最先的实验二运算器的实验
实验二_乘法器
2 运算器部件实验：乘法器 (1)2.1、实验目的 (1)2.2、实验原理 (1)2.3、实验步骤 (7)2.4、实验现象 (7)2.5、思考题 (8)2 运算器部件实验：乘法器2.1、实验目的1、掌握乘法器以及booth乘法器的原理2.2、实验原理首先我们看一下十进制数的乘法。
为了方便起见，我们假定十进制数的各位要么为1要么为0，例如1000×1001：被乘数 1 0 0 010乘数× 1 0 0 1101 0 0 00 0 0 00 0 0 01 0 0 0积 1 0 0 1 0 0 010从上面的步骤我们可以看到，1）从右到左用乘数的每一位乘以被乘数，每一次乘得的中间结果比上一次的结果往左移一位。
2）积的位数比被乘数和乘数的位数要多的多。
事实上，如果我们忽略符号位，n位的被乘数和m位的乘数相乘的结果的位数有（n+m）位。
因此，乘法必须象加法那样处理溢出问题，如果两个32位的数相乘，积也只有32位的时候，就会出现溢出。
在上面的例子中，我们把十进制数的各位限制为0或1。
因此，每一步的乘法相当简单：1）如果乘数位是1，则简单的复制被乘数到合适的位置（1×被乘数）；2）如果乘数位是0，则在合适的位置置0因为二进制数的各位是0或1，所以与上面情况类似。
既然已经知道了乘法的基本规律，下一步就是设计高度优化的乘法器硬件。
为了让大家更明了乘法器的原理，我们一一列举乘法器的三个版本的改进。
我们先假定被乘数和乘数都是正数。
1、第一代乘法器初始的设计模拟我们刚才提到的乘法流程，硬件结构如图2.1所示。
假定乘数在32位乘数寄存器里，64位的积寄存器初始化为0，显然每一步需要把被乘数左移一位。
左移32次之后，被乘数的32位会被移到左边，因此我们需要64位的被乘数寄存器，初始状态为低32位是被乘数，高32位是0。
这个寄存器每一步左移一位，和中间结果对齐，进行相加，相加的结果存在被乘数寄存器里。
实验二 运算器实验
南京工程学院计算机工程学院计算机组成与结构实验报告书实验学生班级 K网络工程121实验学生姓名王云峰学号 240121525实验地点信息楼A115实验二运算器实验同组同学李翔240121515（合作小组朱赛杰240121533）实验日期 11月27日实验仪器号 TEC-XP+14S022一、实验目的1．加深对Am2901运算器内部组成的了解, 掌握四片Am2901芯片间的连接关系, 以及它与有关外部逻辑电路的连接关系。
2．准确把握该运算器的控制与使用, 即掌握其运算与操作功能, 以及正确地为其提供全部控制信号及有关数据的手段与技术。
3．初步了解运算器在计算机整机中的作用。
二、实验内容1．脱机方式下运算器的控制及运行设计控制信号序列，在脱机方式实现给定程序段的功能。
记录按压START 前后的ALU的运算结果和状态标志。
2．联机方式下运算器的控制及运行在联机方式下，汇编并单步执行给定程序段，查看并记录每条指令执行后的运行结果。
使用指令的单步骤执行方式，观察与运算器相关的控制信号的状态。
三、实验步骤与结果脱机的运算器实验，在教学实验中实现如下7项操作功能：预期功能实现方案R0 ←1234 数据开关拨1234，B地址给0，D+0，结果送B口选的R0R9 ←789F 数据开关拨789F，B地址给9，D+0，结果送B口选的R9 R9 ←R9-R0 B地址9，A地址给0，最低位进位给1，B-A，结果送B 口选的R9R0 ←R0+1 B地址给0，最低位进位给1，B+0，结果送B口选的R0 R10←R0 B地址给A，A地址给0，A+0，结果送B口选的R10逻辑右移在有了预期功能和实现方案之后，要解决的具体问题，就是依据教学计算机的简明操作卡中的有关表格中规定的内容，找出实现每一操作功能要用到的控制码。
请把表2-3中各组控制信号的正确的取值填写在相应位置，然后把运行结果的状态信息填入表2-4。
思考题：执行R0+1时，为什么输出Y15-Y0为1234，而不是1235？左右移位时，是通用寄存器本身移位，还是它与Q寄存器联合移位是怎么区分的？最高、最低位的移位输入信号是怎么给出的？C在移位中有什么作用？联机的运算器实验，改用教学计算机的指令实现上述脱机运算器实验完成的功能。
计算机组成原理--实验二算术逻辑运算实验
计算机组成原理--实验⼆算术逻辑运算实验实验⼆算术逻辑运算实验⼀、实验⽬的（1）了解运算器芯⽚（74LS181）的逻辑功能。
（2）掌握运算器数据的载⼊、读取⽅法，掌握运算器⼯作模式的设置。
（3）观察在不同⼯作模式下数据运算的规则。
⼆、实验原理1.运算器芯⽚（74LS181）的逻辑功能74LS181是⼀种数据宽度为4个⼆进制位的多功能运算器芯⽚，封装在壳中，封装形式如图2-3所⽰。
5V A1 B1 A2 B2 A3 B3 Cn4 F3BO A0 S3 S2 S1 S0 Cn M F0 F1 F2 GND图2-374LS181封装图主要引脚有：（1）A0—A3：第⼀组操作数据输⼊端。
（2）B0—B3：第⼆组操作数据输⼊端。
（3）F0—F3：操作结果数据输⼊端。
（4）F0—F3：操作功能控制端。
（5）Cn：低端进位接收端。
（6）（7）M：算数/逻辑功能控制端。
芯⽚的逻辑功能见表2-1.从表中可以看到当控制端S0—S3为1001、M为0、Cn为1时，操作结果数据输出端F0—F3上的数据等于第⼀组操作数据输⼊端A0—A3上的数据加第⼆组操作数据输⼊端B0—B3上的数据。
当S0—S3、M、Cn上控制信号电平不同时，74LS181芯⽚完成不同功能的逻辑运算操作或算数运算操作。
在加法运算操作时，Cn、Cn4进位信号低电平有效；减法运算操作时，Cn、Cn4借位信号⾼电平有效；⽽逻辑运算操作时，Cn、进位信号⽆意义。
2.运算器实验逻辑电路试验台运算器实验逻辑电路中，两⽚74LS181芯⽚构成⼀个长度为8位的运算器，两⽚74LS181分别作为第⼀操作数据寄存器和第⼆操作数据寄存器，⼀⽚74LS254作为操作结果数据输出缓冲器，逻辑结构如图2-4所⽰。
途中算术运算操作时的进位Cy 判别进位指⽰电路；判零Zi和零标志电路指⽰电路，将在实验三中使⽤。
第⼀操作数据由B-DA1(BUS TO DATA1)负脉冲控制信号送⼊名为DA1的第⼀操作数据寄存器，第⼆操作数据由B-DA2(BUS TO DATA2)负脉冲控制信号送⼊名为DA2的第⼆操作数据寄存器。
实验二运算器实验
实验二运算器实验实验二运算器am2901实验该实验操作不需用到电脑，不需实现电脑和实验箱的连接，操作全部在实验箱上完成。
实验过程当中，必须认真展开，避免损毁设备，分析可能将碰到的各种现象，推论结果与否恰当，记录运转结果。
实验目的：1、深入细致介绍am2901运算芯片的功能、结构；2、深入细致介绍4片am2901的级联方式；3、深化运算器部件的组成、设计、控制与使用等知识。
教学计算机的运算器部件主体由4片4位的运算器芯片am2901彼此串联形成，它输入16位的数据运算的结果（用y则表示）和4个结果特征位（用cy，f=0000，over，f15则表示）。
它的输出（用d则表示）就可以源自于内部总线。
确定运算器运算的数据来源、运算功能、结果处置，需要使用控制器提供的i8~i0、b3~b0、a3~a0共17个信号。
运算器的输入轻易相连接至地址寄存器ar的输出插槽，用作提供更多地址总线的信息来源。
运算器的输入还经过两个8位的244器件的掌控（采用dc1译码器的ytoib#信号）被送至内部总线ib，用作把运算器中的数据或者运算结果载入内存储器或者输入输出USB芯片。
运算器产生的4个结果特征位的信息需要保存，为此设置一个4位的标志寄存器flag，用于保存这4个结果特征信息，标志寄存器的输出分别用c、z、v、s表示。
控制标志寄存器何时和如何接收送给它的信息，需要使用控制器提供的sst2~sst0三位信号。
运算器还须要按照指令继续执行的建议，正确地获得最高位的位次输出信号，最高位和最低位的移位输出信号，为此须要布局另一个shift的线路，在控制器提供更多的ssh和sci1~sci0三位信号的掌控下，产生运算器最高位的位次输出信号，最高位和最低位的移位输出信号。
相关器件：4片am2901（alu）两片ar（74ls374）一片flag（gal20v8）一片shift（gal20v8）2片244（alutoib，74ls244）2个12位微动开关（红色）3个手动掌控信号内存芯片（hand，74ls240）am2901芯片的结构和功能：参考教材附录部分芯片具体内容线路表明：1、芯片输出受oe#信号控制，仅当其为低电平时，才有y值正常逻辑信号输出，否则输出为高阻态。
运算器实验
成绩：计算机原理实验室实验报告课程：计算机组成原理姓名：专业：网络工程学号：日期：2016年11月太原工业学院计算机工程系实验一：运算器实验实验环境PC机＋Win 7＋proteus仿真器实验日期2016.11.29 一．实验内容1.熟悉proteus仿真系统2.设计并验证4位算数逻辑单元的功能3.实现输入输出锁存4.实现8位算数逻辑单元二．理论分析或算法分析74181ALU功能表：三．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等） S3S2S1S0=1011A=11111111,B=11111111 M=1,F=ABA02A123A221A319B01B122B220B318CN 7S06S15S24S33M 8F09F110F211F313A=B 14CN+416G 17P15H474LS181SW1SW-SPDTSW2SW-SPDTSW3SW-SPDTSW4SW-SPDTSW5SW-SPDTSW6SW-SPDTSW7SW-SPDTSW8SW-SPDTSW9SW-SPDTSW10SW-SPDTSW11SW-SPDTSW12SW-SPDTSW13SW-SPDTD1LED-REDD2LED-REDD3LED-REDD4LED-REDSW14SW-SPDTA02A123A221A319B01B122B220B318CN 7S06S15S24S33M 8F09F110F211F313A=B 14CN+416G 17P15U174LS181SW15SW-SPDTSW16SW-SPDTSW17SW-SPDTSW18SW-SPDTSW19SW-SPDTSW20SW-SPDTSW21SW-SPDTSW22SW-SPDTD5LED-REDD6LED-REDD7LED-REDD8LED-REDM=0,CN=1,F=AB-1A02A123A221A319B01B122B220B318CN 7S06S15S24S33M 8F09F110F211F313A=B 14CN+416G 17P15H474LS181SW1SW-SPDTSW2SW-SPDTSW3SW-SPDTSW4SW-SPDTSW5SW-SPDTSW6SW-SPDTSW7SW-SPDTSW8SW-SPDTSW9SW-SPDTSW10SW-SPDTSW11SW-SPDTSW12SW-SPDTSW13SW-SPDTD1LED-REDD2LED-REDD3LED-REDD4LED-REDSW14SW-SPDTA02A123A221A319B01B122B220B318CN 7S06S15S24S33M 8F09F110F211F313A=B 14CN+416G 17P15U174LS181SW15SW-SPDTSW16SW-SPDTSW17SW-SPDTSW18SW-SPDTSW19SW-SPDTSW20SW-SPDTSW21SW-SPDTSW22SW-SPDTD5LED-REDD6LED-REDD7LED-REDD8LED-REDM=0,CN=0,F=ABA02A123A221A319B01B122B220B318CN 7S06S15S24S33M 8F09F110F211F313A=B 14CN+416G 17P15H474LS181SW1SW-SPDTSW2SW-SPDTSW3SW-SPDTSW4SW-SPDTSW5SW-SPDTSW6SW-SPDTSW7SW-SPDTSW8SW-SPDTSW9SW-SPDTSW10SW-SPDTSW11SW-SPDTSW12SW-SPDTSW13SW-SPDTD1LED-REDD2LED-REDD3LED-REDD4LED-REDSW14SW-SPDTA02A123A221A319B01B122B220B318CN 7S06S15S24S33M 8F09F110F211F313A=B 14CN+416G 17P15U174LS181SW15SW-SPDTSW16SW-SPDTSW17SW-SPDTSW18SW-SPDTSW19SW-SPDTSW20SW-SPDTSW21SW-SPDTSW22SW-SPDTD5LED-REDD6LED-REDD7LED-REDD8LED-RED四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等） 验证了基本要求,实现了8位算数逻辑单元功能，是算术与逻辑运算的选择端决定了ALU 进行那类运算，S0， S1，S2，S3是功能选择控制端，决定是做加、减、逻辑与、逻辑或、逻辑异或等运算，表一的实验结果与手工验算完全一致，从而验正了整个ALU 的算术/逻辑运算功能和进位处理功能。
计算机组成原理实验exp_2(运算器 ── 进位控制实验)
实验二运算器──进位控制实验一实验目的(1) 验证带进位控制的算术运算功能发生器的功能；(2) 按指定数据完成几种指定的算术运算。
二实验设备TDN－CM＋＋计算机组成原理教学实验系统一台，排线若干。
三实验内容进位控制运算器的实验原理如图3所示，在算术逻辑运算实验的基础上增加进位控制部分，其中74181的进位进入一个7474锁存器，其写入是由T4和AR信号控制，T4是脉冲信号，实验时将T4连至STA TE UNIT的微动开关KK2上。
AR是电平控制信号(低电平有效)，可用于实现带进位控制实验，而T4脉冲是将本次运算的进位结果锁存到进位锁存器中。
图 3 进位控制实验原理图线四实验步骤(1) 按图4连接实验线路，仔细查线无误后，接通电源。
(2) 用二进制数码开关向DR1和DR2寄存器置数，具体方法：图 4 进位控制实验接线图线① 关闭ALU 输出三态门(ALU-B=1)，开启输入三态门(SW-B=0)，设置数据开关； ② 例如向DR 1存入01010101，向DR 2存入10101010。
具体操作步骤如下：(3) 关闭输入三态门(SW-B=1)，开启ALU 输出三态门(ALU-B=0)。
(4) 进位标志清零具体操作方法如下：实验板中SWITCH UNIT 单元中的CLR 开关为标志CY ，ZI 的清零开关，它为零时是清零状态，所以依次将开关做1→0→1操作，即可使标志位清零。
注：进位标志指示灯CY 亮时表示进位标志为“0”，无进位：标志指示灯CY 灭时表示进位为“1”，有进位．(5) 验证带进位运算及进位锁存功能，使Cn=1，AR=0来进行带进位算术运算。
数据开关 (01010101) 三态门 寄存器DR 1 (01010101) 数据开关寄存器DR 2 (10101010) LDDR 1=1 LDDR 2=0 T4=ALU-B=1 SW-B=0LDDR 1=0 LDDR 2=1 T4= 关寄存器 LDDR 1=0 LDDR 2=0例如：做加法运算，首先向DR1，DR2置数，然后使ALU-B=0，S3S2S1S0M状态为10010，此时数据总线上显示的数据为DR1加DR2加当前进位标志，这个结果是否产生进位，则要按动微动开关KK2，若进位标志灯亮，表示无进位；反之，有进位。
实验二脱机运算器实验实验解读
实验二脱机运算器实验实验目的深入了解AM2901运算器的功能与具体用法，2片AM2901的级连方式：深化运算器部件的组成、设计、控制与使用等诸项知识．实验说明脱机运算器实验，是指让运算器从教学计算机整机中脱离出来，此时，它的全部控制信号均需通过两个12位的微型开关来提供，这就谈不上执行指令，只能通过开关、按键等控制教学机的运算器完成指定的运算功能，并通过指示订观察运算结果．下面先把前边讲过的、与该实验直接有关的结论性内容汇总如下．12位微型开关的具体控制功能分配如下：A口、B口地址：送给AM2901器件用于选择源与目的操作数的寄存器编号；I0—I8：选择操作数来源、运算操作功能、选操作数处理结果和运算器输出内容的3组3位的控制：SCI，SSH，和SST：用于确定运算器最低位的进位输入、移位信号的入／出和怎样处理AM2901产生的状态标志位的结果．最低位的移位输入信号Cin：状态寄存器的接收与保持最高、最低位的移位输入信号的形成逻辑注：表中的X表示不必处理、不必过问该位的取值；当通用寄存器本身移位时，Q寄存器不受影响；乘除运算要求实现通用寄存器与Q寄存器联合移位、没有Q寄存器单独移位功能．实验内容1．选择运算器要完成的一项运算功能，包括数据来源，运算功能，结果保存等；2．将实验台上两个红色的微型开关左边的短路子的任意一个或两个短接：将三个控制开关置成1XX(即处于单步状态)；先同时按下“RESET”和“STEP”按键，松开后再按一下“STEP”按键，进行初始化．3．通过两个12位的红色微型开关向运算器提供控制信号，必要时通过8位数据开关向运算器提供数据．4，每按一次“STEP”键，结束一步操作，通过指示灯观察运算结果及状态标志。
观察ALU的运算结果应在按STEP键之前，观察标志寄存器结果在按STEP键之后。
5。
接下来，按下表所列的操作在八位机上进行运算器脱机实验，其中Dl取值为01H，D2取值为10H，将结果填入表中：实验要求1.实验之前认真预习，写出预习报告，包括操作步骤，实验过程所用数据和运行结果等，否则实验效率会很低，所学到的内容也会大受影响；2.实验过程当中，要仔细进行，防止损坏设备，分析可能遇到的各种现象，判断结果是否正确，记录运行结果；3.实验之后，认真写出实验作业报告，包括对遇到的各种现象的分折，实验步骤和实验结果，自己在这次实验的心得体会与收获等．参考答案。
实验2 运算器 实验报告
实验2 运算器实验报告一、实验目的本次实验的主要目的是深入了解运算器的工作原理和功能，通过实际操作和观察，掌握运算器在计算机系统中的重要作用，提高对计算机硬件结构的理解和认识。
二、实验设备本次实验使用了以下设备：1、计算机一台，配置为_____处理器、＿____内存、＿____硬盘。
2、实验软件：＿____。
三、实验原理运算器是计算机中执行算术和逻辑运算的部件。
它主要由算术逻辑单元（ALU）、寄存器、数据通路和控制电路等组成。
算术逻辑单元（ALU）能够进行加、减、乘、除等算术运算，以及与、或、非、异或等逻辑运算。
寄存器用于暂存操作数和运算结果，数据通路负责在各个部件之间传输数据，控制电路则根据指令控制运算器的操作。
在运算过程中，数据从寄存器或内存中读取，经过 ALU 处理后，结果再存回寄存器或内存中。
四、实验内容与步骤（一）加法运算实验1、打开实验软件，进入运算器实验界面。
2、在操作数输入框中分别输入两个整数，例如 5 和 10。
3、点击“加法”按钮，观察运算结果显示框中的数值。
4、重复上述步骤，输入不同的操作数，验证加法运算的正确性。
（二）减法运算实验1、在实验界面中，输入被减数和减数，例如 15 和 8。
2、点击“减法”按钮，查看结果是否正确。
3、尝试输入负数作为操作数，观察减法运算的处理方式。
（三）乘法运算实验1、输入两个整数作为乘数和被乘数，例如 3 和 7。
2、启动乘法运算功能，检查结果的准确性。
3、对较大的数值进行乘法运算，观察运算时间和结果。
（四）除法运算实验1、给定被除数和除数，如 20 和 4。
2、执行除法运算，查看商和余数的显示。
3、尝试除数为 0 的情况，观察系统的处理方式。
（五）逻辑运算实验1、分别进行与、或、非、异或等逻辑运算，输入相应的操作数。
2、观察逻辑运算的结果，理解不同逻辑运算的特点和用途。
五、实验结果与分析（一）加法运算结果通过多次输入不同的操作数进行加法运算，结果均准确无误。
计组实验-运算器实验
计算机组成原理实验课程实验报告实验名称运算器实验
实验二运算器
一．实验目的
了解简单运算器的数据传输通路。
验证运算功能发生器的组合功能。
掌握算术逻辑运算加、减、与的工作原理。
二．实验环境
Quartus 2 9.1
三．实验基本原理及步骤
算术逻辑单元运算器ALU181根据74LS181的功能，用VHDL硬件描述语言编辑而成，构成8位字长的ALU。
参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，S[3..0]的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Sclk（图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，C N为低位的进位位；
F[7..0]为输出结果，C O为运算后的输出进位位。
两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU功能如表所示。
四．仿真及软件设计
Vhd编程（非自己写，粘贴了群里文件）：
将编程存为器件以及定制74373b，如图
bdf电路图:
五．实验结果分析及回答问题（或测试环境及测试结果）实验问题：
发现是
后来将IN[7…0]改为IN[7..0]
运行成功
仿真结果：
经检验结果正确：。
实验二 运算器实验
表2-4 最低进位Cin控制信号SCI SCI 0 0 1 1 0 1 0 1 Cin 0 1 C TCLK2 方波 典型指令 ADD、DEC INC、SUB ADC、SBB 本实验中不使用
表2-5 移位状态控制信号SSH SSH 0 0 1 1 0 1 0 1 左移 RAM0 0 C Q3 * Q0 * * F3 * 右移 RAM3 0 C CY F3⊕OV Q3 * * RAM0 RAM0 说明 补 0（逻辑左右移） 带进位移（循环移位） 带 Q 同时移位（乘除时） 补码右移
实验原理
图 2-1
Am2901 的数据通路
1、运算器数据通路
TEC-XP 教学机的运算器主要采用 4 片 Am2901 芯片级联组成，每片 Am2901 芯片实现 4 位运算，4 片芯片级联成 16 位的运算器。 Am2901 芯片的组成包括：1 个 4 位的算术逻辑单元 ALU、16 个 4 位的通用寄存器、1 个 4 位的乘商寄存器 Q 和若干个多路选择开关。Am2901 的数据通路如图 2-1 所示。 （1）算术逻辑单元 ALU ALU 有两个数据输入端 R 和 S。 R 端的数据来源有三个——寄存器 A、 数据线 D、 数值 0； S 端的数据来源有四个——寄存器 A、寄存器 B、乘商寄存器 Q、数值 0。在 RS 的各种组合 中除去没有意义的和重复的，只有 8 种有效的组合。ALU 的数据来源由控制信号 I2I1I0 决 定，其控制方式如表 2-1 所示。 ALU 可完成两个操作数的加、减、与、或、异或等多种操作，操作类型的控制有控制信 号 I5I4I3 决定，其控制方式如表 2-2 所示。ALU 若要实现乘除等其他运算，可使用串行算法 来完成。 ALU 的输出结果可保存到通用寄存器、乘商寄存器 Q，并且可以将其值乘除 2 之后再保 存，该过程控制由 I8I7I6 和 SSH 控制，其控制方式如表 2-3、表 2-5 所示。 ALU 根据其运算的结果会产生 4 个标志位——符号标志位 F3、零标志位 F=0、溢出标志 位 OVR 和进位标志位 Cn+4。ALU 运算后标志位设置可有多种不同的方式，其设置控制由 SST 控制信号决定，其控制方式如表 2-6 所示。 （2）通用寄存器组 Am2901 中的通用寄存器组是由 16 个寄存器构成， 具有双端口读写电路。 可以通过 A 口、 B 口输入的地址（4 位地址）选择寄存器，将其值送入 A、B 锁存器。其中 A 口地址指定的寄 存器是只读的，B 口地址指定的寄存器是可读写的。 A、 B 锁存器可作为 ALU 的输入数据， ALU 输出的结果值也可以保存到 B 口指定的寄存器 中，而且在写寄存器时，可以通过通用寄存器组入口处的三选一多路开关，选择写入 ALU 结果值，或其左移（乘 2） 、右移（除 2）之后的结果。 （3）乘商寄存器 乘商寄存器 Q 是为配合 ALU 的乘除运算而设置的。该寄存器输入端有三选一多路开关， 可选择 ALU 输出结果、 或乘商寄存器 Q 本身的内容作为其输入数据， 同时还可以将这两个输 入值左移（乘 2） 、右移（除 2）之后，再送入 Q 中。 （4）最低进位信号 Cin Am2901 的基本运算是加法电路， 其减法功能的实现是通过对减数求补而完成的。 因此， 在 ALU 运算时， 应使用 SCI 控制位设置最低进位信号 Cin 的状态， 具体控制方式见表 2-4。
实验二运算器实验
实验二：运算器实验
实验要求：利用COP2000实验仪的K16～K23开关做为DBUS数据，其它开关做
为控制信号，将数据写累加器A和工作寄存器W，并用开关控制ALU
的运算方式，实现运算器的功能。
实验目的：了解模型机中算术、逻辑运算单元的控制方法。
实验说明： COP2000中的运算器由一片可编程芯片EPLD实现．有8种运算，
通过S2、S1、S0来选择。
运算数据由寄存器A及寄存器W给出，运算
结果输出到直通门D。
有兴趣的同学可以参考第76页实现本ALU功能
的ABLE语言。
了解ALU的实现方法。
操作要求：
（１）将55H写入A寄存器
（２）将33H写入W寄存器
（３）置下表的控制信号, 根据Ａ、Ｗ、Ｄ寄存器的值检验运算器
报告要求：
１．写出完成（１）、（２）过程的操作步骤。
２．根据实验过程将结果填入上表。
答：1、（1）根据原理连接好电路图.首先将J1连接J3,将ALUCK与CLOCK 连接,输入端的AEN连接到寄存器的AEN,输入端的WEN连接到寄存器的AEN.
将WEN置高电平时, 在输入端输入数据,在寄存器A上显示,要在寄存器W上显示时,将AEN置高电平.
（2）在输入端分别输入两组数据，实现相应的相加。
2、结果如下图所示：。
计组实验报告-2运算器实验
综合实验报告( 2010-- 2011 年度第一学期)名称：计算机组成原理综合实验题目：运算器实验院系：计算机系班级：学号：学生姓名：指导教师：设计周数：一周成绩：日期：年月一、目的与要求（1）熟悉与深入理解4位的运算器芯片Am2901的功能和内部组成，运行中要求使用的控制信号及其各自的控制作用；（2）熟悉与深入理解用4片4位的运算器芯片构成16位的运算器部件的具体方案，各数据位信号、各控制位信号的连接关系；（3）熟悉与深入理解用2片GAL20V8芯片解决ALU最低位的进位输入信号和最高、最低位的移位输入信号、实现4位的标志位寄存器的方案，理解为什么这些功能不能在运算器芯片之内实现而要到芯片之外另外处理。
（4）明确教学计算机的运算器部件，使用总计23位的控制信号就完全确定了它的全部运算与处理功能，脱机运算器实验中可以通过24位的微型开关中的23位提供这些控制信号，教学计算机正常执行指令时，这些控制信号必须改由控制器部件来提供。
在两种方式下，每一位（组）的控制功能是完全相同的。
二、实验正文1．实验内容1.1脱机运算器和联机运算器的区别和联系脱机运算器实验方式是指使运算器部件完全脱离与计算机主机其他部件正常的连接关系，在完全孤立出来的运算器上进行的教学实验。
此时，只能通过数据开关拨入参加运算的数据，通过微型开关提供操作运算器运行所必需的控制信号，通过信号指示灯观察运算结果，操作简单，实验结果清晰易理解。
联机实验方式是指在运算器部件与计算机主机保持正常连接关系，教学计算机可以正常执行指令的情况下进行的以运算器为重点的教学实验。
此时，可以通过指令提供参加运算的数据，通过控制器提供操作运算器运行所必需的控制信号，通过信号指示灯或者通过运行监控程序观察运算结果，操作略显复杂，涉及到目前尚未讲解到的如何让控制器提供运算器实验所要求的控制信号的办法，有一定难度，当然完成实验后的收获也会更大，提前接触到控制器部件的一些内容。
实验二 加减法运算器的设计实验报告
加减法运算器的设计实验报告实验二加减法运算器的设计一、实验目的1、理解加减法运算器的原理图设计方法2、掌握加减法运算器的VERILOG语言描述方法3、理解超前进位算法的基本原理4、掌握基于模块的多位加减运算器的层次化设计方法5、掌握溢出检测方法和标志线的生成技术6、掌握加减运算器的宏模块设计方法二、实验任务1、用VERILOG设计完成一个4位行波进位的加减法运算器，要求有溢出和进位标志，并封装成模块。
模块的端口描述如下：module lab2_RippleCarry 宽度可定制（默认为4位）的行波进位有符号数的加减法器。
#(parameter WIDTH=4)( input signed [WIDTH-1:0] dataa,input signed [WIDTH-1:0] datab,input add_sub, // if this is 1, add; else subtractinput clk,input cclr,input carry_in, //1 表示有进位或借位output overflow,output carry_out,output reg [WIDTH-1:0] result)2、修改上述运算器的进位算法，设计超前进位无符号加法算法器并封装成模块。
模块的端口描述如下：module lab2_LookaheadCarry // 4位超前进位无符号加法器(input [3:0] a,input [3:0] b,input c0, //carry_ininput clk,input cclr,output reg carry_out,output reg [3:0]sum);3、在上述超前进位加法运算器的基础上，用基于模块的层次化设计方法，完成一个32位的加法运算器，组内超前进位，组间行波进位。
4、用宏模块的方法实现一个32位加减运算器。
三、实验内容1、用VERILOG设计完成一个4位行波进位的加减法运算器，要求有溢出和进位标志，并封装成模块。
实验二运算器实验报告
实验二运算器实验报告
实验二是运算器实验，旨在让我们了解计算机运算器的结构和工作原理。
在本次实验中，我们通过搭建运算器电路并进行验证，深入理解了运算器的运作过程，为我们今后学习和应用计算机原理打下了基础。
一、实验原理
运算器是计算机中重要的组成部分，用于实现各种算术和逻辑运算。
在本次实验中，我们首先学习了运算器的基本原理和功能，并了解了运算器中常用的逻辑门电路，如与门、或门、非门等。
接着，我们根据原理和逻辑门电路的特点，搭建了一个16位的运算器电路，并测试了电路的逻辑功能和运算准确性。
二、实验步骤
1. 搭建16位运算器电路，包括与门、或门、非门等逻辑电路。
2. 对搭建的运算器电路进行测试，如测试与门、或门、非门电路的逻辑输出是否正确。
3. 实现加法和减法运算功能，测试运算器的运算准确性。
4. 对搭建的运算器电路进行进一步优化，提高电路工作效率和运算速度。
三、实验结果
经过实验测试，我们成功搭建了一个16位的运算器电路，并对电路进行了多项测试和验证。
在逻辑输出方面，与门、或门、非门电路均能够正确输出逻辑值，验证了运算器电路的逻辑功能。
在加法和减法运算方面，运算器电路能够正确实现运算功能，并输出正确的运算结果，这表明运算器电路的运算准确性良好。
四、实验总结
通过本次实验，我们深入理解了计算机中运算器的工作原理和结构，掌握了运算器电路的搭建和运作方法，并初步掌握了在运算器上实现加法和减法运算的原理和方法。
此外，我们还了解了运算器电路的优化方法和技巧，提高了电路工作效率和运算速度。
这些知识和技能对我们今后学习和应用计算机原理具有重要的指导意义。
《计算机组成原理》实验1寄存器试验,2运算器试验
《计算机组成原理》实验1寄存器试验,2运算器试验实验指导书课程：计算机组成原理实验教师：班级：第⼀章系统概述1.1 实验系统组成第⼆章基础模块实验实验⼀寄存器实验实验⽬的：熟悉试验仪各部分功能。
掌握寄存器结构、⼯作原理及其控制⽅法。
实验内容：利⽤实验仪开关区上的开关sk23-sk16提供数据，其它开关做为控制信号，将数据通过DBUS写⼊OUT 寄存器，并将OUT寄存器的内容送往扩展区通过数码管和发光⼆极管显⽰。
实验原理：实验箱⽤74HC273 来构成寄存器。
（1）74HC273的功能如下：（2）实验箱中74HC273的连接⽅式：（3）实验逻辑框图12、打开实验仪电源，按CON单元的nRST按键，系统复位；如果EXEC键上⽅指⽰灯不亮，请按⼀次EXEC键，点亮指⽰灯，表⽰实验仪在运⾏状态。
3、利⽤开关和控制信号将数据通过DBUS写⼊OUT寄存器，并将OUT寄存器的内容送往扩展区通过数码管和发光⼆极管显⽰。
并写出将数据5FH写⼊OUT寄存器的操作过程。
实验⼆运算器实验实验⽬的：了解运算器的组成结构；掌握运算器的⼯作原理和控制⽅法。
实验内容：利⽤实验仪提供的运算器，通过开关提供数据信号，将数据写⼊寄存器A和寄存器B，并⽤开关控制ALU的运算⽅式，验证运算器的功能。
实验原理：（1）实验逻辑框图：信号说明：IN0~IN7：ALU数据输⼊信号ALU_D0~ALU_D7：ALU数据输出信号：寄存器A写信号，低电平有效。
当T1节拍信号到来，该信号有效时，IN0~IN7数据可以写⼊寄存器A。
：寄存器B写信号，低电平有效。
当T2节拍信号到来，该信号有效时，IN0~IN7数据可以写⼊寄存器B。
：ALU计算结果读出信号，当T3节拍信号到来，该信号有效时，ALU计算结果送往ALU_D0~ALU_D7。
S3~S0,CN_I：ALU运算控制信号，控制ALU的运算⽅法。
T1,T2,T3：三个节拍信号，⾼电平有效，由con区的uSTEP按键控制，在运⾏状态时，依次按下uSTEP 键会依次发出T1、T2、T3节拍。
实验二 算术逻辑单元实验
实验二算术逻辑单元（ALU）的设计与实现实验目的1．认识算术逻辑单元的功能及意义2．掌握算术逻辑单元的结构与实现3．进一步熟练Modelsim、Vivado软件和Verilog硬件描述语言的使用4．理解Digilent N4 DDR FPGA开发板上数码管显示原理实验原理1.ALU算术逻辑单元（Arithmetic/Logic Unit , ALU）是现代计算机的核心部件之一。
其内部由算术和逻辑操作部件组合而成，可以实现整数加、减等算术运算和与、或等逻辑运算。
一个典型的算术逻辑单元由两路N位输入、一路N位输出、一组功能选择信号和一些标志位（flag）组成。
两路N位输入数据作为参与运算的两个操作数，输入到ALU中，通过改变功能选择信号，控制ALU对两操作数进行不同的算术或逻辑运算操作，并将N位的结果输出，与结果一同输出的还有运算产生的标志位，例如运算结果为零的标记信号Z（zero）与运算结果溢出的标记信号O（over）、进位标志C（CY）、符号位S（SF）等，如图2-1所示。
图2- 1ALU模块示意图在本次实验中，我们把输入和输出的数据长度定为4位，数据输入命名为A、B，数据输出为F，功能控制信号输入为opcode，进位输入为C n，只产生结果为零的zero标志位。
功能控制信号opcode的定义如表2-1所示。
例如：opcode=0001，运算器实现加法运算。
2.数码管显示关于N4 DDR开发板上数码管的显示原理，参见前面的实验准备部分内容。
实验内容1.基础实验。
用实验调试软件验证ALU的功能，并操作分析、记录结果。
图2- 2 ALU虚拟实验示意图（1）运算功能和控制信号①输入输出对于的开关指示灯分配如下：输入信号A:SW(4-7) B:SW(3-0) Cn:SW8 opcode:SW(12-9)输出信号F：LD(12-15) 标志位S :LD(3) Z LD(2) O: LD(1) C: LD(0)②各种运算对应的控制信号及功能，如下表。
实验2运算器ALU实验
实验2 运算器ALU实验运算器ALU是CPU的主要部件，数据处理的中心。
ALU可以实现算术加减运算和逻辑“与”、“或”、“非”运算，本实验设计8位ALU，为完成8为ALU，我们从1位全加器设计开始，经1位加法器，4位加法器，4位加减法器，到4位算术逻辑运算器ALU；再由4位ALU到8位ALU。
2.1 1位加法器设计1位加法器是构成多位加法器的基础，通过1位加法器可以组成4位加法器，4位减法器。
因此，本实验首先从1位全加器开始。
2.1.1 实验题目1位全加器。
2.1.2 实验内容设计1位全加器，并通过输入波形图验证。
2.1.3 实验目的与要求通过本实验使学生进一步掌握电子电路的设计方法，熟悉CAD软件QuartusII的使用，掌握使用QuartusII仿真来验证电路设计正确性的方法。
2.1.4 实验步骤设置本实验的项目所在路径，命名项目的名称为1ALU，顶层文件的名称也自动命名为1ALU。
如在文件夹C:\eda\ALU下新建工程1ALU，如图2-1 新建工程1ALU所示。
图2-1 新建工程1ALU直接点击next，直到器件选择对话框，如图2-2所示。
这里根据最终使用的FPGA器件选择一种器件，如Cyclone下的EP1C3T144C8，如果不下载到FPGA上进行实验，选择哪一种器件都无所谓。
图2-2 实现器件选择指定设计、仿真和时序验证工具，如图2-3所示，点击next，完成工程建立。
图2-3 工具选择设计1位全加器FA1位全加器是指可以实现两个1位二进制数和低位进位的加法运算逻辑电路（半加器不包括低位进位C i-1）。
它依据的逻辑表达式是：进位C i=A i B i+A i C i-1+B i C i-1，和S i=A i⊕B i⊕C i-1（本算式推导过程可以在教材中找到）。
其中A i和B i是两个1位二进制数，C i代表向高位的进位，C i-1代表低位来的进位，S i代表本位和。
依据上述逻辑表达式，设计实现1位全加的电路图。
运算器移位运算实验实验报告
（2）进行四次循环右移或者四次循环左移。
五、实验小结
敢于动手,大胆尝试。
任课教师评语:
教师签字:年月日
教师签字：年月日
上面方括号中的控制电平变化要按照从上到下的顺序来进行, 其中T4的正脉冲是通过按动一次CONTROL UNIT的触动开关START来产生的。
（2）参照表1,改变S0 S1 M 299_G的状态,按动触动开关START,观察移位结果。
表1 74LS299功能表
299_G
S1
S0
M
功能
0
0
0
任意
保持
0
1
0
0
循环右移
0
101带进位循环移001
0
循环左移
0
0
1
1
带进位循环左移
任意
1
1
任意
装数
3.实验结果
循环右移或左移的时候, 每来一次脉冲, 发光二极管亮的次序也跟着依次改变, 进位标志位一直保持亮的状态, 带进位的循环则是产生进位的时候, 进位标志位的二极管熄灭。
四、回答问题
1.X=00101011, Y=10001111, 完成如下运算: （1）X加Y→X, （2）交换X高4位与低4位, 若借助实验1与实验2电路如何实现（简述操作过程）？
信息学院
实验报告
学号：
姓名:
班级：
课程名称:计算机组成原理
实验名称:实验二运算器移位运算实验
实验性质:①综合性实验②设计性实验③验证性实验:√
实验二脱机运算器实验实验解读
实验二脱机运算器实验实验目的深入了解AM2901运算器的功能与具体用法，2片AM2901的级连方式：深化运算器部件的组成、设计、控制与使用等诸项知识．实验说明脱机运算器实验，是指让运算器从教学计算机整机中脱离出来，此时，它的全部控制信号均需通过两个12位的微型开关来提供，这就谈不上执行指令，只能通过开关、按键等控制教学机的运算器完成指定的运算功能，并通过指示订观察运算结果．下面先把前边讲过的、与该实验直接有关的结论性内容汇总如下．12位微型开关的具体控制功能分配如下：A口、B口地址：送给AM2901器件用于选择源与目的操作数的寄存器编号；I0—I8：选择操作数来源、运算操作功能、选操作数处理结果和运算器输出内容的3组3位的控制：SCI，SSH，和SST：用于确定运算器最低位的进位输入、移位信号的入／出和怎样处理AM2901产生的状态标志位的结果．最低位的移位输入信号Cin：状态寄存器的接收与保持最高、最低位的移位输入信号的形成逻辑注：表中的X表示不必处理、不必过问该位的取值；当通用寄存器本身移位时，Q寄存器不受影响；乘除运算要求实现通用寄存器与Q寄存器联合移位、没有Q寄存器单独移位功能．实验内容1．选择运算器要完成的一项运算功能，包括数据来源，运算功能，结果保存等；2．将实验台上两个红色的微型开关左边的短路子的任意一个或两个短接：将三个控制开关置成1XX(即处于单步状态)；先同时按下“RESET”和“STEP”按键，松开后再按一下“STEP”按键，进行初始化．3．通过两个12位的红色微型开关向运算器提供控制信号，必要时通过8位数据开关向运算器提供数据．4，每按一次“STEP”键，结束一步操作，通过指示灯观察运算结果及状态标志。
观察ALU的运算结果应在按STEP键之前，观察标志寄存器结果在按STEP键之后。
5。
接下来，按下表所列的操作在八位机上进行运算器脱机实验，其中Dl取值为01H，D2取值为10H，将结果填入表中：实验要求1.实验之前认真预习，写出预习报告，包括操作步骤，实验过程所用数据和运行结果等，否则实验效率会很低，所学到的内容也会大受影响；2.实验过程当中，要仔细进行，防止损坏设备，分析可能遇到的各种现象，判断结果是否正确，记录运行结果；3.实验之后，认真写出实验作业报告，包括对遇到的各种现象的分折，实验步骤和实验结果，自己在这次实验的心得体会与收获等．参考答案。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验二运算器的实验
一、实验目的
了解模型机中算术、逻辑运算单元的控制方法。
二、实验要求
利用COP2000实验仪的K16..K23开关做为DBUS数据，其它开关做为控制信号，将数据写累加器A和工作寄存器W，并用开关控制ALU的运算方式，实现运算器的功能。
三、实验说明
COP2000中的运算器由一片可编程芯片EPLD实现。
有8种运算, 通过S2,S1,S0来选择。
运算数据由寄存器A及寄存器W给出, 运算结果输出到哪里？（在哪里显示的）。
根据不同的S2 S1 S0 实现8种运算
加减或与带进位加带进位减A取反输出A
注意：是否需要时钟？
四、实验过程
（1
（2）实验数据
将55H写入A寄存器
按住CLOCK脉冲键，CLOCK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A 寄存器。
放开CLOCK键，CLOCK由低变高，产生一个上升沿，数据55H被写入A寄存器。
将33H写入W寄存器
按住CLOCK脉冲键，CLOCK由高变低，这时寄存器W的黄色选择指示灯亮，表明选择W 寄存器。
放开CLOCK键，CLOCK由低变高，产生一个上升沿，数据33H被写入W寄存器。
五、实验感想。