Cadence-PDN电源完整性分析
电源完整性分析
电源完整性设计详解解电源完整性设计详电源完整性设计详解?1、为什么要重视电源噪声问题为什么要重视电源噪声问题?芯片内部有成千上万个晶体管,这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。
随着芯片的集成度越来越高,内部晶体管数量越来越大。
芯片的外部引脚数量有限,为每一个晶体管提供单独的供电引脚是不现实的。
芯片的外部电源引脚提供给内部晶体管一个公共的供电节点,因此内部晶体管状态的转换必然引起电源噪声在芯片内部的传递。
对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步,但是由于内部延时的差别,各个晶体管的状态转换不可能是严格同步的,当某些晶体管已经完成了状态转换,另一些晶体管可能仍处于转换过程中。
芯片内部处于高电平的门电路会把电源噪声传递到其他门电路的输入部分。
如果接受电源噪声的门电路此时处于电平转换的不定态区域,那么电源噪声可能会被放大,并在门电路的输出端产生矩形脉冲干扰,进而引起电路的逻辑错误。
芯片外部电源引脚处的噪声通过内部门电路的传播,还可能会触发内部寄存器产生状态转换。
除了对芯片本身工作状态产生影响外,电源噪声还会对其他部分产生影响。
比如电源噪声会影响晶振、PLL、DLL 的抖动特性,AD 转换电路的转换精度等。
由于最终产品工作温度的变化以及生产过程中产生的不一致性,如果是由于电源系统产生的问题,电路将非常难调试,因此最好在电路设计之初就遵循某种成熟的设计规则,使电源系统更加稳健。
2、电源系统噪声余量分析绝大多数芯片都会给出一个正常工作的电压范围,这个值通常是±5%。
例如:对于3.3V 电压,为满足芯片正常工作,供电电压在3.13V 到3.47V 之间,或3.3V±165mV。
对于1.2V 电压,为满足芯片正常工作,供电电压在1.14V 到1.26V 之间,或1.2V±60mV。
这些限制可以在芯片datasheet 中的recommended operating conditions 部分查到。
芯片设计中的电源完整性优化方案有哪些
芯片设计中的电源完整性优化方案有哪些在当今的科技领域,芯片作为核心组件,其性能和稳定性对于各种电子设备的运行至关重要。
而在芯片设计中,电源完整性是一个关键的考虑因素。
电源完整性不佳可能导致信号失真、噪声增加、性能下降甚至芯片失效等问题。
那么,为了确保芯片的正常运行,有哪些有效的电源完整性优化方案呢?首先,合理的电源分配网络(PDN)设计是基础。
PDN 就像是芯片的“血管”,负责为各个部分输送稳定的电源。
在设计 PDN 时,需要考虑到电流的需求、电阻和电感的影响。
通过使用多层板和大面积的电源平面,可以减小电阻和电感,从而降低电源线上的电压降和噪声。
同时,合理规划电源引脚的布局,使得电流能够均匀地分布到芯片的各个区域。
其次,去耦电容的选择和布局也非常重要。
去耦电容就像是电源的“蓄水池”,能够在电流需求突然变化时迅速提供能量,从而稳定电源电压。
在选择去耦电容时,需要考虑电容的容量、等效串联电阻(ESR)和等效串联电感(ESL)等参数。
通常,会使用多种不同容量的电容组合,以覆盖不同频率范围的噪声。
在布局去耦电容时,应尽量靠近电源引脚和芯片的敏感区域,以减少寄生电感的影响。
芯片封装的设计也对电源完整性有着显著的影响。
优质的封装可以降低电感和电阻,提高电源的传输效率。
例如,采用倒装芯片封装技术,可以缩短芯片与封装之间的连接路径,从而减小电感。
此外,优化封装的引脚布局和电源引脚的数量,也有助于改善电源的分布。
在芯片内部,电源门控技术是一种有效的节能和优化电源完整性的方法。
通过在不需要某些模块工作时关闭其电源,可以减少静态功耗,同时降低电源噪声的影响。
这种技术需要在设计时仔细考虑电源开关的控制逻辑和时序,以避免出现错误的操作。
电源网格的布线也是一个关键环节。
布线的宽度和间距需要根据电流大小进行合理设计,以确保足够的电流承载能力。
同时,要尽量避免直角转弯和过长的走线,以减小电感的影响。
使用先进的布线工具和算法,可以帮助优化电源网格的布线。
Allegro_信号与电源完整性
• Cadence Allegro PCB SI L, XL, and GXL • Cadence OrCAD Signal Explorer
优点
•减少设计高速互联所需的时间 一次性成功的可能性 •缩短建立最优约束所需的时间 束驱动的PCB设计流程 •通过参数扫描分析提高产品性能 •通过使用Allegro PCB PI Option XL设计 PCB电源网络降低最终产品的单位成本 •通过高级仿真技术消除了MultiGigabit高速串行传输设计用物理原型进 行多次验证的过程 •使用S参数和单个或耦合过孔模型实现 快速的MGH信号分析 期 •提高产品质量 成本和性能 从而缩短设计周 实现约 并提高
宏模型
宏模型让工程师更快更精确地对MGH驱 动器和接收器进行建模和仿真 比起
道分析仿真结果
见图
系统设计用户可以迅速的为复杂的驱动 器或接收器建立实用设置 tap 设置
ห้องสมุดไป่ตู้
晶体管级仿真 其仿真速度可以提高0到 00倍 见图
设计师可以在几秒钟内得到特定拓扑的 最优设置 可以节约数周的仿真时间 用 户可以在激励中加入确定或随机抖动,临
Allegro PCB SI搭配基于SPICE的仿真器 包含了一种强大的宏模型功能 将传统的 基于SPICE的结构建模与行为建模的速度 优势结合 内嵌的场分析工具可以对趋肤 效应 邻近/拥挤效应 回路阻抗和频域介 电常数建模 强大的建模语言对I/O缓冲器 的建模提供了扩展IBIS模型的应用功能 并且支持有损耦合的频变传输线模型 可 以精确预测PCB网络的分布式行为 图2 模型 无源互连的任何一部分都可以通过拓扑管理器在SigWave中被绘制为S参数 S参数与其他互联拓扑模型互联结 见图 legro PCB SI可以通过源同步总线中不同 信号的用户定义的derating table为用户 提供计算建立和保持时间容限的方法 见图
电源完整性设计
电源完整性设计一、电源完整性定义电源完整性是指电源波形的质量,研究的是电源分配网络(PDN),并从系统供电网络综合考虑,消除或者减弱噪声对电源的影响。
电源完整性的设计目标是把电源噪声控制在运行的范围内,为芯片提供干净稳定的电压,并使它能够维持在一个很小的容差范围内(通常为5%以内),实时响应负载对电流的快速变化,并能够为其他信号提供低阻抗的回流路径。
在高度集成的电子产品中,电源系统的设计占到了设计工作量的50%左右;对于复杂的FPGA类型的产品应用,在电路中常常会达到15~30路不同的电源。
电源完整性的目的就是给系统提供持续、稳定、干净的电源,保证系统稳定的工作。
在数字系统中,使信号完整性满足系统设计的要求也需要有一个非常稳定的电源系统,但是又不能使电源系统超标。
所以在设计电源完整性时,不仅仅关注的是去耦电容,还需要关注电源完整性、信号完整性和电磁兼容性这个“生态系统”,尤其是要考虑高度集成化的数字电路对电源完整性的影响。
二、电源完整性概览电源完整性的层面:芯片层面、芯片封装层面、电路板层面及系统层面。
在电路板层面的电源完整性要达到以下三个需求:1.使芯片引脚的电压噪声+电压纹波比规格要求要小一些(例如芯片电源管脚的输入电压要求1V 之间的误差小于+/-50 mV);2.控制接地反弹(地弹)(同步切换噪声SSN、同步切换输出SSO);3.降低电磁干扰(EMI)并且维持电磁兼容性(EMC):电源分布网络(PDN)是电路板上最大型的导体,因此也是最容易发射及接收噪声的天线。
电源噪声来源1.稳压芯片输出的电压不是恒定的,会有一定的纹波。
2.稳压电源无法实时响应负载对于电流需求的快速变化。
稳压电源响应的频率一般在200Khz 以内,能做正确的响应,超过了这个频率则在电源的输出短引脚处出现电压跌落。
3.负载瞬态电流在电源路径阻抗和地路径阻抗产生的压降。
4.外部的干扰。
三、电源完整性相关参数讲解1.SI和PI传统分析信号完整性和电源完整性都是分开分析的,为了更好的分析SI和PI的相互影响,我们需要把SI和PI放在同一个EM仿真中来分析。
电源完整性问题以及改进思路分析
首页技术文库|业界新闻|产品新知|应用实例|论坛|在线研讨会|深度报道|基础知识库|白皮书放大|调整与转换|功率与驱动|RF/无线|信号处理|信号采集|设计测试有名读者发表评论申请免费杂志订阅收藏打印版推荐给同仁发送查询网友推荐相关文章精品文章IIC-China2010春季展上海 3月15-16日白皮书L×(di/dt),虽然其他噪声成份有时也会占主导地位,比如传播和反射噪声以及谐振噪声压降变异方法来分析集成电路各个部分的电压下降。
随着工艺尺寸的不断缩小,相对重要的电源完,调整比例为,大约工作电压调整比例为,减少量仅约为频率调整比例为,可以有订阅速递赶快加入订阅!热点下载锂离子电池组的主动充电平衡法分析延长锂离子电池寿命的充电和放电方法投票数 芯片面积调整比例为,只减少2绝对技术指南研讨会推荐:我们将讨论如何在当今的嵌入式设计中应用系统级可编程设计方法。
利用这种方法可助你:排行榜在线研讨会新闻聚合器首页技术文库|业界新闻|产品新知|应用实例|论坛|在线研讨会|深度报道|基础知识库|白皮书放大|调整与转换|功率与驱动|RF/无线|信号处理|信号采集|设计测试有名读者发表评论申请免费杂志订阅收藏打印版推荐给同仁发送查询网友推荐相关文章精品文章在上述缩放条件下,平均有效电流的缩放系数为电压缩放系数的倒数,即由于频率缩放系数为,因此缩放系数为。
? 另外,由于芯片面积缩放系数为,因此每边的缩放系数。
如果每边尺寸更小,并假设电源总线用相同的宽度和间距绘制,那么每条边的并行总线数量减少,或有效电感增加。
缩放倍数为,或IIC-China2010春季展上海 3月15-16日白皮书锂离子电池组的主动充电平衡法分析延长锂离子电池寿命的充电和放电方法投票数1绝对技术指南研讨会推荐:订阅速递赶快加入订阅!热点下载排行榜研讨会推荐:我们将讨论如何在当今的嵌入式设计中应用系统级可编程设计方法。
利用这种方法可助你:在线研讨会在线研讨会新闻聚合器首页技术文库|业界新闻|产品新知|应用实例|论坛|在线研讨会|深度报道|基础知识库|白皮书放大|调整与转换|功率与驱动|RF/无线|信号处理|信号采集|设计测试有名读者发表评论申请免费杂志订阅收藏打印版推荐给同仁发送查询网友推荐相关文章精品文章IIC-China2010春季展上海 3月15-16日白皮书图1:用于栅噪声评估的三角形负载电流外形图。
如何将电源完整性分析与签核的速度提高10倍?
如何将电源完整性分析与签核的速度提高10倍?
在移动计算时代,片上系统(SoC)的设计已经变得更为复杂,因为在设计过程中面临着诸多挑战,如需遵循针对高级流程节点的复杂设计规则,需采用低功率电路设计技术,并放大电路的尺寸。
电源完整性是设计方案能被成功签核的关键因素之一。
本文介绍了一种新的工具,与其他现有技术相比较,它不仅能将电源完整性分析与签核的速度提高10倍,同时还能达到类似于集成电路通用模拟程序(SPICE)的准确度。
该工具将一套完整的设计实现和签核工具整合到一起,以便更好地克服在签核过程中遇到的挑战,从而实现业内最快的设计收敛流程。
简介
为了满足移动计算的各种要求,片上系统的设计变得越来越复杂。
随着消费者开始青睐更小巧、性能更好、电池续航时间更长的设备,设备中所使用的芯片必须能提供更丰富的功能,更低的能耗以及更小的尺寸。
对设计工程师来说,这些变化意味着他们在设计过程中必须运用先进的电源技术(例如电源控制开关)、增加知识产权的内容和功能(例如模拟/混合信号宏指令)以及减少设计裕度(例如电源电压小于1V)。
另一方面,产品上市周期变得越来越短,因此在设计周期的最后阶段,电源签核对成功将设计方案送交制造来说至关重要。
Cadence PCB设计及信号电源完整性解决方案
CadencePCB设计及信号电源完整性解决方案(2012/9/27)序言随着芯片封装板级系统的设计越来越复杂,信号速率越来越高,电源功耗越来越大,产品设计高密化趋势越来越明显,设计要求的越来越严格,我们需要更加专业的PCB设计及仿真工具;进一步完善信号完整性和电源完整性分析流程,通过相关工具与方法学的引入,进一步提高设计与创新能力。
随着业界领先的信号完整性和电源完整性仿真软件供应商Sigrity成为Cadence的一员,全新的Cadence芯片封装板级协同设计及仿真解决方案让你能够迅速优化芯片封装板级协同设计及仿真解决方案让你能够迅速优化芯片和封装之间的网络连接,以及封装与PCB之间的网络连接。
通过网表管理、自动化优化路径以及信号和电源完整性分析,你可以对产品的成本与性能进行优化。
将这种单一供应商的解决方案应用于芯片、封装与PCB,系统架构师可以尽早做出设计决策,然后将这些决策分配给单独的设计团队进行最终实施。
Cadence PCB设计及仿真解决方案的优点如下。
提供一个经实践证明的、可扩展的、低成本高成效的PCB设计解决方案,并可根据需要自由选择基础设计工具包加可选功能的组合形式。
通过约束驱动式PCB设计流程避免不必要的重复。
支持以下各种规则:物理、间距、制造、装配和测试的设计(DFX)、高密度互连(HDI)、及电气约束(高速)。
具有通用和统一的约束管理系统,用于创建、管理和验证从前端到后端的约束。
兼容第三方应用程序的开放式环境,提高效率的同时,提供访问用其他开发工具开发的程序的入口。
第一章原理图设计Cadence提供了完整的、可调整的技术,应用于印制电路板(PCB)的设计创建、管理和重用。
将原理图设计输入功能与广泛的仿真和电路板布局技术相结合,Cadence能够帮助工程师一开始就抓住设计意图。
不管是用于设计新的模拟电路,还是为现有的PCB修改原理图图表,还是设计一个带有HDL模块的数字块图表,Cadence原理图输入技术让工程师可以输入、修改和检验PCB设计。
芯片设计中的电源完整性分析方法有哪些
芯片设计中的电源完整性分析方法有哪些在当今高度集成的芯片设计领域,电源完整性分析已成为确保芯片性能和可靠性的关键环节。
电源完整性问题若未得到妥善处理,可能导致信号失真、噪声增加、功耗上升以及芯片功能故障等严重后果。
那么,在芯片设计中,都有哪些有效的电源完整性分析方法呢?首先,我们来谈谈直流压降(IR Drop)分析。
这是电源完整性分析中的基础且重要的一步。
芯片在工作时,电流会从电源引脚流入,通过电源网络分配到各个电路模块。
由于电源网络存在电阻,电流通过时会产生电压降。
过大的直流压降会使芯片某些区域供电不足,影响其正常工作。
为了进行直流压降分析,需要建立芯片的电源网络模型,包括电源层、过孔、走线等的电阻信息。
通过模拟电流在网络中的流动,计算出各个节点的电压值,从而评估直流压降是否在可接受的范围内。
接下来是交流阻抗分析。
随着芯片工作频率的不断提高,电源网络的寄生电感和电容对电源完整性的影响愈发显著。
交流阻抗分析主要关注电源网络在不同频率下的阻抗特性。
当电流变化频率较高时,寄生电感会产生较大的感抗,而寄生电容则会在特定频率下形成谐振,导致电源噪声增大。
通过对电源网络进行频域分析,可以确定其阻抗曲线,识别可能存在的谐振点,并采取相应的措施,如添加去耦电容来降低阻抗,减小电源噪声。
电迁移分析也是不容忽视的一个方面。
长时间的大电流通过金属导线会导致原子迁移,从而可能引发导线断裂等可靠性问题。
电迁移分析需要考虑电流密度、温度等因素,评估导线的寿命和可靠性。
通过计算电流密度分布,并结合材料特性和工作环境,预测电迁移可能发生的位置和时间,以便在设计阶段采取优化措施,如增加导线宽度、调整布线等。
电源噪声分析是另一个关键环节。
芯片内部的数字电路在开关状态转换时会产生瞬间的电流变化,这会引起电源电压的波动,即电源噪声。
电源噪声分析旨在评估这种噪声对芯片性能的影响。
通过模拟电路的开关行为,结合电源网络的阻抗特性,可以计算出电源噪声的幅度和频谱。
Cadence-PDN电源完整性分析
Cadence-PDN电源完整性分析Cadence PDN电源平面完整性分析——孙海峰随着超大规模集成电路工艺的发展,芯片工作电压越来越低,而工作速度越来越快,功耗越来越大,单板的密度也越来越高,因此对电源供应系统在整个工作频带内的稳定性提出了更高的要求。
电源完整性设计的水平直接影响着系统的性能,如整机可靠性,信噪比与误码率,及EMI/EMC等重要指标。
板级电源通道阻抗过高和同步开关噪声SSN过大会带来严重的电源完整性问题,这些会给器件及系统工作稳定性带来致命的影响。
PI设计就是通过合理的平面电容、分立电容、平面分割应用确保板级电源通道阻抗满足要求,确保板级电源质量符合器件及产品要求,确保信号质量及器件、产品稳定工作。
Cadence PCB PDN analysis电源平面分析主要可以解决以下几个问题:板级电源通道阻抗仿真分析,在充分利用平面电容的基础上,通过仿真分析确定旁路电容的数量、种类、位置等,以确保板级电源通道阻抗满足器件稳定工作要求。
板级直流压降仿真分析,确保板级电源通道满足器件的压降限制要求。
板级谐振分析,避免板级谐振对电源质量及EMI的致命影响等。
那么Cadence PCB PDN analysis如何对PCB进行电源平面完整性的分析?接下来,我将以一个3v3如下图所示的电源平面为例,来进行该平面的电源平面分析。
对图中3v3电源平面进行完整性分析,具体步骤将作详细解析。
在对该电源平面进行分析之前,我们需要首先确定PCB参数的精确,如:电源平面电平Identify DC Nets、PCB叠层参数Cross-Section等,这些参数都必须和PCB板厂沟通(板厂对叠层参数生产能力不同),在此基础上精确参数方能得到精确的分析结果。
这些参数也可以在PDN Analysis分析界面上点击Identify DC Nets,Cross-Section来调整优化。
1. 认识PCB PDN analysis分析界面调用Allegro PCB PDN Option或者Allegro SI-GXL的license 打开PCB设计分析界面,然后在该界面中执行Analyze/PDN Analysis 命令即可打开PDN分析界面。
集成电路中电源完整性与信号完整性分析
集成电路中电源完整性与信号完整性分析哎呀,说起集成电路中的电源完整性和信号完整性分析,这可真是个让人又爱又恨的“家伙”。
就拿我之前经历的一件事儿来说吧。
有一次,我参与了一个小型电子设备的研发项目。
那时候,我们团队满心欢喜地设计好了整个集成电路的架构,觉得大功告成。
可谁知道,在实际测试的时候,问题接二连三地冒了出来。
先是电源方面,设备运行没多久,就出现了电压不稳定的情况。
这就好比你正在跑步,突然有人给你使绊子,让你的脚步变得踉踉跄跄。
我们开始仔细排查,发现是电源布线不合理,导致电流在传输过程中出现了损耗和波动。
再说说信号完整性。
明明发送出去的是清晰准确的信号,可接收端却总是出现误码和失真。
这感觉就像是你给朋友精心准备了一份礼物,结果快递给你弄破了包装,里面的东西也坏了。
那咱们先来说说电源完整性。
电源完整性简单来说,就是要确保集成电路中的电源供应稳定、干净,没有杂波和干扰。
这就像我们家里的电,如果电压一会儿高一会儿低,那电器能正常工作吗?肯定不行!在集成电路里也是一样,如果电源不稳定,那各个元器件就像失去了主心骨,没法好好干活。
比如说,在多层电路板的设计中,如果电源层和地层的间距不合理,就会产生寄生电容和电感。
这就好比在一条马路上,突然多了一些障碍物,让电流的通行变得不顺畅。
还有,电源分配网络的设计也至关重要。
如果电阻过大,电流就会遇到“堵车”,导致电压下降。
再讲讲信号完整性。
信号在集成电路中传播,就像是一场旅行。
如果路径不好,信号就会“迷路”或者“受伤”。
比如说,高速信号在传输线上传播时,如果传输线的特征阻抗不匹配,就会发生反射,这就像声音在空旷的山谷中回荡,影响了信号的质量。
还有串扰问题。
相邻的信号线就像住在隔壁的邻居,如果靠得太近,彼此之间就会互相干扰。
想象一下,你正在专心看书,旁边有人大声吵闹,你能静下心来吗?信号也是一样,被干扰了就没法准确传达信息。
为了保证电源完整性和信号完整性,我们在设计的时候要特别小心。
AllegroSigrityPISolution电源完整性解决方案-Cadence
Allegro Sigrity PI Solution (电源完整性)解决方案Allegro Sigrity PI solution(电源完整性)提供了可扩展、高性价比的预布局及布局后系统PDN设计和分析环境,包含电路板、封装和系统级的初阶及进阶分析。
Allegro Sigrity PI Base与Cadence PCB和IC封装layout编辑器、Cadence Allegro Design Authoring紧密集成,实现了PCB和IC封装设计从前端至后端的约束驱动PDN设计。
Allegro Sigrity PI solution(电源完整性)可帮助设计工程师在整个设计过程中解决PDN问题,包括设计密度增加、数据吞吐率加快、产品设计时间缩减等设计挑战。
更可帮助设计团队消除设计后期耗时的设计迭代问题。
PDN中的电源和接地网络可通过混合求解器或3D全波求解器进行建模。
用户可根据自身的设计信息和专业知识选择合适的模型。
电源完整性约束集(PI Csets)可帮助决定去耦电容的放置,可以将电容与元器件相关联,约束将电容放置在离器件约束距离范围之内,以及定义电容应放置在设计元器件位置的同侧还是异侧。
核心优势• 高度集成的设计和分析环境,消除了手动设计过程中产生的出错、耗时等问题。
• 直观的在线设计分析工具,可统一从前端到后端的电气约束管理环境,从而简化布线后的签收验证过程。
• 直流压降分析(DC IR drop)以双窗口视图模式运行。
设计师们在Allegro编辑器进行编辑的同时也可查看直流压降分析结果。
• 设计规则检查(DRC)标记可以在Allegro编辑器中精准锁定直流压降分析结果超出约束限制的位置。
• 可轻松评估IC封装设计的质量,并可用于芯片间的瞬态电源分析。
主要功能设计界面与Allegro Sigrity PI solution(电源完整性)相结合,当分析AllegroPCB或者IC封装设计时,可用AllegroSigrity PI进行查看和修改设计。
电源完整性
引言电源完整性这一概念是以信号完整性为基础的,两者的出现都源自电路开关速度的提高。
当高速信号的翻转时间和系统的时钟周期可以相比时,具有分布参数的信号传输线、电源和地就和低速系统中的情况完全不同了。
与信号完整性是指信号在传输线上的质量相对应,电源完整性是指高速电路系统中电源和地的质量。
它在对高速电路进行仿真时,往往会因信号参考层的不完整造成信号回流路径变化多端,从而引起信号质量变差和产品的EMI性能变差,并直接影响信号完整性。
为了提高信号质量、产品的EMI性能,人们开始研究怎样为信号提供一个稳定、完整的参考平面,并随之提出了电源完整性的概念。
EDA厂商Cadence公司资深技术工程师曾指出,在未来的三到五年内,电源完整性设计将取代信号完整性设计成为高速PCB设计新的难点和重点。
电源完整性的影响因素及措施电源完整性的作用是为系统所有的信号线提供完整的回流路径。
但在技术高速发展以及生产成本的控制下,往往不能为所有的信号线提供理想而完整的回流路径,这就是说,在高速电路中,不能够简单地将电源和地当作理想的情况来处理。
这主要是因为地弹噪声太大、去耦电容设计不合理、回流影响严重、多电源/地平面的分割不当、地层设计不合理、电流分配不均匀、高频的趋肤效应导致系统阻抗变化等诸多因素都会破坏电源完整性。
地弹噪声地弹噪声也称为同步开关噪声(SSN),通常认为是由电路的感应引起的。
当电路中有较大的瞬态电流出现时(比如多条信号线上的信号同时翻转),会在电路分布参数所引起的感性阻抗上产生瞬态电压,进而便引起SSN。
芯片封装结构的SSN是由于突变的电流流过封装结构的引脚、引线和焊盘等寄生电感所导致。
如芯片的多个输出管脚同时触发时,将有一个较大的瞬态电流在芯片与板的电源平面流过,芯片封装与电源平面的电感和电阻会引发电源噪声,这样会在真正的地平面(0V)上产生电压波动,此波动对其他共电源/地总线的静态驱动将构成严重的干扰,甚至引起误触发。
信号完整性与电源完整性的仿真分析与设计.doc
信号完整性与电源完整性的仿真分析与设计信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送端口信号的还原程度。
在讨论信号完整性设计的性能时,如果指定不同的收发参考端口,就要用不同的指标来描述信号还原程度。
通常情况下指定的收发参考端口是发送芯片输出处及接收芯片输入处的波形可测点,此时,主要使用上升/下降及保持时间等指标来描述信号还原程度。
当指定的参考收发端口是信道编码器输入端及解码器输出端时,就要用误码率来描述信号还原程度。
电源完整性是指系统供电电源在经过一定的传输网络后在指定器件端口相对该器件对工作电源要求的符合程度。
同样,对于同一系统中的同一个器件,如果指定的端口不同,那么对正常工作的电源要求也不同。
通常情况下指定的器件参考端口是芯片电源及地连接引脚处的可测点,此时该芯片的手册中应给出该端口处的相应指标,常用的有纹波大小或电压最大偏离范围。
一个典型背板信号传输的系统示意图如图1所示。
本文中系统一词包含信号传输所需的所有相关硬件及软件,包括芯片、封装与PCB板的物理结构,电源及电源传输网络,所有相关电路实现以及信号通信所需的协议等。
在设计时,需要硬件提供可制作的支撑及电信号有源/无源互联结构;需要软件提供信号传递的传输协议以及数据内容。
但是,由于这些支撑与互联结构会对电信号的传输呈现出一定的频率选择性衰减,因此,会对信号及电源的完整性产生影响。
同时,在相同的传输环境下,不同传输协议及不同数据内容的表达方式具有不同的适应能力,因此,需要进一步根据实际的传输环境来选择或优化可行的传输协议及数据内容表达方式。
图1 背板信号传输的系统示意图版图完整性问题、分析与设计上述背板系统中的硬件支撑及无源互联结构基本上都在一种层叠平板结构上实现。
这种层叠平板结构可以由3类元素组成:正片结构、负片结构及通孔。
正片结构有时也被称为信号层,该层上的走线大多为不同逻辑连接的信号线或离散的电源线,在制版光刻中所有的走线都会以相同图形的方式出现;负片结构有时也被称为平面层(细分为电源平面层和地平面层),该层上基本是相同逻辑的一个或少数几个连接(通常是电源连接或地连接),用大面积敷铜的方式实现,在光刻工艺中用相反图形来表示;通孔用来进行不同层之间的物理连接。
基于Cadence的电源完整性仿真步骤
基于Cadence的电源完整性仿真步骤1、设置电路板的参数用PI模式打开要仿真的电路板,仿真其CPU_1.8V电源平面的完整性。
1.1调用设置向导在PI中选择“Analyze”—>“Power Integrity”出现提示对话框,点击“确定”后出现设置向导窗口。
1.2板框(Board Outline)点击“Next”进入设置向导里的“Board Outline”窗口PI需要一个板框来进行布局和电源平面提取。
如果板框不完整或不存在,则上图右上角会有信息提示。
1.3Stack-up设置点击“Next”进入设置向导里的“Stack-up”窗口。
PI需要叠层关系来计算电源对从而为平面建模。
如果叠层不存在或者不包含平面层,则屏幕右上角会有信息显示。
在这里可以调整叠层关系(Edit stack-up)或从另一个设计中导入(Import stack-up)。
屏幕右上角有相应的示意图,如图:当不勾选“Physical view”时,各层厚度平均显示;勾选后各层按比例显示。
1.4DC Net-Plane Association点击“Next”进入设置向导里的“DC Net-Plane Association”窗口,如图:PI 在估算去耦电容之前需要给每一个需要仿真的电源平面分配DC电压,在这里可以调整现有的电压分配。
同一层的分割平面会有不同的“shape”,因此每个“shape”都有一个不同的DC网络。
1.5DC Power Pair Setup点击“Next”进入设置向导里的“DC Power Pair Setup”窗口,如图:在进行PI 之前,电源和地平面必须成对。
一个地可以被多个平面共享,但一次只能分析一对平面。
在“Plane 1”栏中选择要分析的平面,在“Plane 2”栏中选择对应的平面,选中的平面对将在右边的叠层视图中高亮。
点击“Add”创建对应的平面对。
1.6选择去耦电容点击“Next”,如图:1.7选择电容模型点击“Next”,如图:选好所用的电容模型后,点击“Finish”完成对电路板参数的设置,弹出“Power Integrity Design&Analyze”窗口,如图:2、单节点仿真可以通过运行单节点仿真来验证选择的电容数量能否在频率范围内维持目标阻抗。
集成电路中电源完整性分析与优化
集成电路中电源完整性分析与优化哎呀,一说起集成电路中的电源完整性分析与优化,这可真是个既有趣又有点复杂的话题。
就拿我前阵子遇到的一件事儿来说吧。
我有个朋友在一家小型电子厂工作,他们正在研发一款新的智能设备。
结果在测试阶段,总是出现莫名其妙的故障,一会儿屏幕闪烁,一会儿系统卡顿。
经过一番排查,发现问题竟然出在电源完整性上!咱们先来说说电源完整性是啥。
简单来讲,就是确保集成电路中电源的供应稳定、干净,没有杂波和干扰。
这就好比咱们家里用电,如果电压不稳,那电灯可能会忽明忽暗,电器也容易出毛病。
在集成电路里也是一样,如果电源不干净、不稳定,那整个电路系统就可能会“闹脾气”,不好好工作。
那怎么去分析电源完整性呢?这可得有一双“火眼金睛”。
首先,得看看电源的布线合不合理。
就像咱们修马路,如果路修得弯弯曲曲、宽窄不一,那车跑起来能顺畅吗?电源布线也是这个道理,如果线走得乱七八糟,电流通过的时候就会遇到阻碍,产生压降和噪声。
再来说说电源的阻抗。
阻抗这东西就像电路中的“拦路虎”,如果阻抗不匹配,那电源能量的传输就会大打折扣。
想象一下,你想给朋友递个东西,结果中间有人伸手拦一下,东西能顺利到朋友手里吗?还有电容的布局和选型也很关键。
电容就像是电路中的“小水库”,能储存和释放电能,起到平滑电源波动的作用。
要是电容选得不对或者放的位置不合适,那“小水库”可就发挥不了作用啦。
分析完了,就得想办法优化。
优化的方法有很多,比如说合理规划电源平面,让电流能够顺畅地流动;选择合适的去耦电容,把电源中的杂波“吃掉”;还有优化电源的布线,减少阻抗。
就像我朋友他们那个产品,经过仔细的分析和优化,重新调整了电源布线,增加了一些合适的去耦电容,问题终于解决了,产品也顺利投入生产。
总之,集成电路中的电源完整性分析与优化可不是一件简单的事儿,需要我们像侦探一样,仔细观察、认真分析,找到问题的根源,然后对症下药,才能让集成电路稳定可靠地工作。
这不仅需要扎实的理论知识,还需要丰富的实践经验。
cadence信号完整性分析精要总结
第1章 高速电路基础要点1、 高速电路的定义:数字逻辑电路的频率达到或超过50MHZ ,而且工作在这个频率之上的电路占整个系统的1/3以上,就可以称为高速电路。
2、 高速信号实质:信号传输时间大于数字信号驱动端上升时间的1/2,则可以认为是高速信号并产生传输线效应,实质是,:传输时间小于上身时间的一半时,那么在本次信号状态改变前,接收端的反射信号就已经到达驱动端,不会引起逻辑错误,反之,大于一半时,接收端的反射信号就可能会与下一次驱动端的输出信号进行叠加,若反射信号很强,就可能会影响下一次输出的正常逻辑。
3、 高信号的确定:Tr 表示信号上升时间,Tpd 表示传输延迟,若Tr>4Tpd,信号在安全区域,若2 Tpd<T r≤4 Tpd,信号在不确定区域,若Tr ≤2 Tpd ,信号落在问题区域,设计需保证信号落在安全区域。
4、 传输线:传输线上由两个具有一定长度的导体组成的回路的连接线,有时也称延迟线,传输线上每一点都有不同的电势。
(可以理解为机械波的振动,或电场吸纳促使电子移动导致电位变化模型,需要时间,故不同点电位不一致,不深按纠)5、 传输线的确定:信号传输路径长度大于信号波长的1%,或接收端元器件是边缘敏感,或系统没有过冲和下冲容限,此时虚认为传输路径是传输线。
(实质:边沿时间、波形变化时间、传输时间三者很接近时就必须考虑为传输线)零碎常识:(1)、PCB 上走线等效电阻阻值约为0.25~0.55Ω(2)、空气电信号传播速度85ps/in ,空气介电常数约为1,真空为1.(2)、FR4内层布线180ps/in ,介电常数为4.5;外层:140~180,2.8~4.56、反射系数:Z L 是当次传播负载端等效阻抗,Z O 当次传播输出端等效阻抗。
ρL =OL O L Z Z Z Z + 7、反射电压:反射系数乘ρL 以输入电压Vi 。
即Vf=ρL *Vi注:上表达式是乘以输入电压,即得反射电压,不在需要与1或原始量进行加减运算。
电源完整性基础讲解
电源完整性基础讲解1.从信号完整性角度分析电源将SI以大类来看,其SI&PI&EMI三者的关系:2.电源完整性系统框图3.电源分配网络PDN讲解:电源完整性(PI)更关注于电源路径及终端,也就是电源分配网络(PDN)。
从源端稳压模块(VRM)经过路径(单层直达或过孔转换的几个层面),到达终端,最终流向使用芯片或经过线缆到使用设备。
电源路径与信号路径是有区别的,电源分配网络中一个电源路径可以在一个节点分成多个路径,或者说转换成多个电源,终端挂多个元器件,可以理解为一对多。
而信号路径只能一对一。
既然电源分配网络是为终端设备提供所需电源,那就是有要求,就需要对电源分配网络管控。
如信号路径,除了保证返回电流,还要尽量保证返回路径的低阻抗。
由于是一对多的情况,这样的管控,才能保证返回电流不相互重叠,不会发生地弹,即尽量避免开关噪声(SSN)。
基本要求是,保证供电电压稳定,至少能够维持在一个很小的容差范围内,通常在+/-5%以内。
电源的测试中有纹波测试,这个纹波测试标准就是+/-5%。
讲到返回电流,这里就要分为直流部分和交流部分。
直流部分:终端设备需要稳定的电压输出,电源分配网络互连之间串联电阻的存在,直流部分通过,就会产生压降,通常称为IR 压降。
当电流发生波动时,压降也会随之波动,从而影响终端设备的识别。
之前的USB设备好像最低电压值4.75 V。
交流部分:当交流电流通过电源路径时,电源分配网络上也将产生电压降,这个压降会随着频率发生变化:电源路径的不同(层数&Shape宽度等),造成的压降变化是不同的,输出稳定电压到终端的难度很大,我们所要做的只是保证电压的变化在一定的范围之内,也就是所谓的噪声容差。
上式就可能转换为目标阻抗:既然保证不了路径上电压的稳定,那么电源分配网络的电流在波动的情况下,就需要保持电源分配网络阻抗低于目标阻抗。
需要注意的是,即使同一个电源芯片或模块,针对不同的产品,也会给出不同的标准。
信号完整性与电源完整性的详细分析
信号完整性与电源完整性的详细分析最近在论坛里看到一则关于电源完整性的提问,网友质疑大家普遍对信号完整性很重视,但对于电源完整性的重视好像不够,主要是因为,对于低频应用,开关电源的设计更多靠的是经验,或者功能级仿真来辅助即可,电源完整性分析好像帮不上大忙,而对于50M -100M以内的中低频应用,开关电源中电容的设计,经验法则在大多数情况下也是够用的,甚至一些芯片公司提供的Excel表格型工具也能搞定这个频段的问题,而对于100M以上的应用,基本就是IC的事情了,和板级没太大关系了,所以电源完整性仿真,除非能做到芯片到芯片的解决方案,加上封装以及芯片的模型,纯粹做板级的仿真意义不大,真是这样吗?其实电源完整性可做的事情还很多,下面就来了解了解吧。
信号完整性与电源完整性分析信号完整性(SI)和电源完整性(PI)是两种不同但领域相关的分析,涉及数字电路正确操作。
在信号完整性中,重点是确保传输的1在接收器中看起来就像1(对0同样如此)。
在电源完整性中,重点是确保为驱动器和接收器提供足够的电流以发送和接收1和0。
因此,电源完整性可能会被认为是信号完整性的一个组成部分。
实际上,它们都是关于数字电路正确模拟操作的分析。
分析的必要性如果计算资源是无限的,这些不同类型的分析可能不存在。
整个电路将会被分析一次,而电路某一部分中的问题将会被识别并消除。
但除了受实际上可仿真哪些事物的现实束缚之外,具有不同领域分析的优点在于,可成组解决特定问题,而无需归类为“可能出错的任何事物”。
在信号完整性中,例如,重点是从发射器到接收器的链路。
可仅为发射器和接收器以及中间的一切事物创建模型。
这使得仿真信号完整性变得相当简单。
另一方面,要仿真电源完整性可能有点困难,因为“边界”有点不太明确,且实际上对信号完整性领域中的项目具有一定的依赖性。
在信号完整性中,目标是消除关于信号质量、串扰和定时的问题。
所有这些类型的分析都。
基于Cadence的电源完整性仿真步骤
基于Cadence的电源完整性仿真步骤1、设置电路板的参数用PI模式打开要仿真的电路板,仿真其CPU_1.8V电源平面的完整性。
1.1调用设置向导在PI中选择“Analyze”—>“Power Integrity”出现提示对话框,点击“确定”后出现设置向导窗口。
1.2板框(Board Outline)点击“Next”进入设置向导里的“Board Outline”窗口PI需要一个板框来进行布局和电源平面提取。
如果板框不完整或不存在,则上图右上角会有信息提示。
1.3Stack-up设置点击“Next”进入设置向导里的“Stack-up”窗口。
PI需要叠层关系来计算电源对从而为平面建模。
如果叠层不存在或者不包含平面层,则屏幕右上角会有信息显示。
在这里可以调整叠层关系(Edit stack-up)或从另一个设计中导入(Import stack-up)。
屏幕右上角有相应的示意图,如图:当不勾选“Physical view”时,各层厚度平均显示;勾选后各层按比例显示。
1.4DC Net-Plane Association点击“Next”进入设置向导里的“DC Net-Plane Association”窗口,如图:PI 在估算去耦电容之前需要给每一个需要仿真的电源平面分配DC电压,在这里可以调整现有的电压分配。
同一层的分割平面会有不同的“shape”,因此每个“shape”都有一个不同的DC网络。
1.5DC Power Pair Setup点击“Next”进入设置向导里的“DC Power Pair Setup”窗口,如图:在进行PI 之前,电源和地平面必须成对。
一个地可以被多个平面共享,但一次只能分析一对平面。
在“Plane 1”栏中选择要分析的平面,在“Plane 2”栏中选择对应的平面,选中的平面对将在右边的叠层视图中高亮。
点击“Add”创建对应的平面对。
1.6选择去耦电容点击“Next”,如图:1.7选择电容模型点击“Next”,如图:选好所用的电容模型后,点击“Finish”完成对电路板参数的设置,弹出“Power Integrity Design&Analyze”窗口,如图:2、单节点仿真可以通过运行单节点仿真来验证选择的电容数量能否在频率范围内维持目标阻抗。
Cadence推出Voltus-Fi定制型电源完整性方案
当然有些消费类产品可能 不需要28nm制程,可能 0.13μm就可以了,这款新 产品也同样适用。
Vo l t u s - F i 定 制 型 电 源 完整性解决方案通过一些 核心功能可以缩短关键的 电源签收环节和分析阶 段,主要包括:1.Cadence 获专利的基于电压的迭代 方法,需要占用的内存较少,运行速 度相比于目前行业传统的基于电流 的迭代方法大大提升。2.完全集成于 Cadence Virtuoso® 平台,提供统一的 设计流程,提升了设计人员在模拟 和定制模块进行EMIR签收的工作效 率。
8605
2014.9
产 业 聚 焦 Industry Spotlight
责任编辑:于寅虎
Cadence推出Voltus-Fi定制型电源完整性方案
8月5日,Cadence公司在上 海隆重举办年度CDNLive使用者 大会。期间,Cadence宣布推出 Voltus-Fi定制型电源完整性解决 方案,芯片签收与验证部门产 品营销总监Jerry Zhao向行业媒 体具体讲解了新产品的特点。
VoltusTM-Fi定制型电源完整 性解决方案具备晶体管级的电 迁移和电流电阻压降分析技术 (EMIR),获得晶圆厂在电源签收 中SPICE级精度的认证,从而创建了 设计收敛的最快路径。新的解决方案 采用Cadence Spectre® APS(Accelerated Parallel Simulator)进行签收级别的 SPICE仿真,提供业界一流的晶体管 级精度,以满足在先进制程上复杂
完善电源完整性解决方案
的生产工艺要求,它补充了Cadence Voltus IC电源完整性解决方案中全芯 片、模块级电源签收工具,完善了公 司电源签收的技术方案(如图)。
“该产品也同样适用于中国市 场,因为中国一些本土企业跟世界上 的顶尖厂商相比一点不差,也是数 字和模拟都要做。”Jerry Zhao说。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Cadence PDN电源平面完整性分析——孙海峰 随着超大规模集成电路工艺的发展,芯片工作电压越来越低,而工作速度越来越快,功耗越来越大,单板的密度也越来越高,因此对电源供应系统在整个工作频带内的稳定性提出了更高的要求。
电源完整性设计的水平直接影响着系统的性能,如整机可靠性,信噪比与误码率,及EMI/EMC等重要指标。
板级电源通道阻抗过高和同步开关噪声SSN过大会带来严重的电源完整性问题,这些会给器件及系统工作稳定性带来致命的影响。
PI设计就是通过合理的平面电容、分立电容、平面分割应用确保板级电源通道阻抗满足要求,确保板级电源质量符合器件及产品要求,确保信号质量及器件、产品稳定工作。
Cadence PCB PDN analysis电源平面分析主要可以解决以下几个问题:板级电源通道阻抗仿真分析,在充分利用平面电容的基础上,通过仿真分析确定旁路电容的数量、种类、位置等,以确保板级电源通道阻抗满足器件稳定工作要求。
板级直流压降仿真分析,确保板级电源通道满足器件的压降限制要求。
板级谐振分析,避免板级谐振对电源质量及EMI的致命影响等。
那么Cadence PCB PDN analysis如何对PCB进行电源平面完整性的分析?接下来,我将以一个3v3如下图所示的电源平面为例,来进行该平面的电源平面分析。
对图中3v3电源平面进行完整性分析,具体步骤将作详细解析。
在对该电源平面进行分析之前,我们需要首先确定PCB参数的精确,如:电源平面电平Identify DC Nets、PCB叠层参数Cross-Section等,这些参数都必须和PCB板厂沟通(板厂对叠层参数生产能力不同),在此基础上精确参数方能得到精确的分析结果。
这些参数也可以在PDN Analysis分析界面上点击Identify DC Nets,Cross-Section来调整优化。
1. 认识PCB PDN analysis分析界面调用Allegro PCB PDN Option或者Allegro SI-GXL的license打开PCB设计分析界面,然后在该界面中执行Analyze/PDN Analysis命令即可打开PDN分析界面。
其中主要有三个选项卡Power and Ground用以设置需要分析的电源平面和地贿赂平面并相关参数设置;Decoupling Capacitors用以设置PCB电源平面上应用的去耦电容参数;Components and Ports用以设定PCB中应用该电源平面的相关器件的激励端(Source)和接收端(Sink),下面将详细说明。
1.1 Power and Ground选项卡如下图所示:其中点击Select DC Nets将弹出电源、地网络列表,从中我们来选择需要分析的电源网络(3v3)以及对应的地回路网络(0),如下图所示,这里需要注意:必须有对应的地回路网络,没有回路,将无法进行分析。
选择好待分析电源平面后,我们需要定义相关的分析参数,如下面的介绍。
Ripple:允许的电源平面纹波极限,典型值2.5%;MAX. Delta Current:电源平面允许的最大极限电流;Target Impedance:电源平面目标阻抗——电源平面电压*纹波比例/平面极限电流,即Zmax=(Vdd*Ripple)/Imax,Imax=50%*MAX Delta Current(留有余量);MAX.DC IRDROP:电源平面允许的最大直流压降值,压降超过该值,PDN分析将会报警;Current THold:电流阀值,电流值超过界限将会报警——电源供电的器件参数有该限值;Density THold:电流密度限值,电流密度超过该值即会报警——由器件参数中电流密度限值决定。
1.2 Decoupling Capacitors选项卡如下图所示:·在Configure decoupling capacitors区域选择待分析电源网络,然后在下面的电容参数区域,可以对设计中的去耦电容添加电容RLC参数,也可以在设计中添加不同频点的去耦电容,以提高电源平面的完整性。
1.2.1 添加去耦电容模型库在以上窗口中点击Library,即可指定设计中应用电容模型库,包括:选择当前设计中的去耦电容模型库;添加电容模型库——其中电容的频率参数直观的显示出来如下图所示。
1.2.2 添加去耦电容模型参数选择电源平面中应用的去耦电容,然后点击Add Model,其中需要添加电容的R/L/C模型参数如下图所示。
完成电容模型参数设定后,如果需要修改参数,可以点击Edit Model以编辑优化去耦电容R/L/C参数。
对于上图所示的电容模型参数,点击Plot Graph,即可在完成模型参数设置后实时看到准确的电容频域曲线,即可了解电容对哪个频段的杂波抑制效果最好——去耦电容频率特性由电容值Capacitance、特征阻抗ESR、特征电感ESL 及安装寄生电感Mounted Inductance等参数决定。
由上图所示,该电容模型将主要用以抑制8.76MHz频率的杂波激励,以确保3v3电源平面的完整性和阻抗连续性。
1.3 Components and Ports选项卡如下图所示:在Components and Ports 选项卡中,主要设置电源平面的返回路径、电源平面分析的激励源端(Source 电源接入引脚)以及电源平面接收端(Sink 电源使用的器件Pin )——Source 为电源平面接入Pin (电源转换端接入端),Sink 为使用该电源的器件Pin 。
其中Sink 的选择,不需要选择全部的电源使用Pin 为分析Sink 端,只需要着重分析该电源使用频率最高的器件。
1.3.1 电源平面激励端接收端设置如上图所示,设置U12.4为Source 端(U12为电源转换芯片,实现10v-3v 转换,U12.4为3v 电平输出端),U15.AA5……U15.W11设置为Sink 端(U15为电源3v3平面主要使用芯片,AA5……W11为电源3v3平面的使用Pins ),设置完成后,U15上电源使用Pin 的允许电流为Current THold/电源使用Pin 的数量(分析时默认情况电流为平均分布),如下图所示。
Sink 电源平面接收端(器件电源使用引脚)的电流分析阈值为mA A N ld CurrentTHo PowerPins 4545.45221==1.3.2 电源平面返回路径设置在Components and Ports选项卡中,点击右上角的Return Path在弹出的Return Path Configuration对话框中可以设置电源的返回平面,即对应的返回地平面,如下图所示,指定电源引脚Power Pins对应器件Ground Pins的地网络——即可完成所有电源Pin的电流返回路径(对应地Pin)设置。
2. 电源平面仿真参数设置电源平面的参数设置,包括待分析电源平面,电源叠层参数,电源平面去耦电容参数,电源平面返回平面,以及激励端、接收端等参数的设置。
完成这些参数设置后,在真正进行电源平面的仿真分析前,我们必须完成电源完整性分析的仿真参数设定。
在PDN Analysis主分析界面中,点击Analyze->Mesh/Static IRDrop Analysis/PI Plane Analysis/PI Network Analysis命令都可以打开电源平面仿真参数设置界面,如下图所示。
在Power/Ground Plane的仿真参数设置界面中,点击Preferences弹出Preferences窗口,该界面即可用以设置电源平面仿真各参数,包括Mesh网格参数、仿真叠层参数、分析频域范围、分析温度参数等各类PDN Analysis仿真参数,改善这些参数可以优化电源平面分析的准确度、仿真精度以及仿真速度。
2.1 Preferences/General选项卡参数设置其中参数设置如下:Default参数——仿真默认参数,即PDN Analysis主界面的参数设置,不再赘述;Target impedance shape(Default)参数——电源平面目标阻抗曲线,包括平面阻抗曲线的拐点(Corner Impedance)、阻抗变化后的斜率(Slope)及其倍增量(Multiplier),即目标阻抗某范围内是保持不变的,超过该拐角频率后目标阻抗将以某个斜率值呈线性变化的趋势;Decoupling capacitor参数——去耦电容参数,包括电容安装后的寄生电感(Mounted inductance),以及去耦电容的去耦有效半径(0.005H)。
2.2 Preferences/Simulation仿真范围设置其中电源平面仿真参数如下:Frequency Domain频域参数——电源平面分析的频率分析范围,包括电源平面分析的起始频率(Lower Frequency)、终止频率(Upper Frequency)、频率扫描分析方式(Sweep Scale)以及频率分析次数(Sweep Number);Time Domain时间参数——电源平面分析的时间参数,包括仿真持续时间(Duration Time),以及时间分辨率,即分析的时间采样率(Resolution Time);Color Legend颜色参数——电源平面分析的颜色参数,可以设置分析结果显示的颜色设置如下图所示,设置完成后平面分析结果将以这个颜色参数在界面中显示分析的电压、电流、温度、电流密度以及平面阻抗等电压平面性能。
注意:PDN Analysis电源平面分析一般在1MHz-5GHz之间,频率小于1MHz 或大于5GHz的超低频或超高频时,电源平面分析就需要IC器件的内部分析模型,与PDN进行协同分析。
2.3 Preferences/Field Solver仿真求解算法设置其中电源平面分析的算法参数如下:Mesh Information…Rectangle参数——网格化参数设置,包括网格化尺寸,网格化的平面范围(Scope)等平面网格化参数;Field Solver Option算法参数——电源平面分析的算法选择设置,一般选择默认全波分析算法既可(Full Wave Model);Ambient Temperature温度参数——环境温度设置,即默认的分析温度;Surface Roughness粗糙度参数——PCB表面曾粗糙度参数,板厂会有对应粗糙度参数,若不考虑PCB表面粗糙度,设置为0即可。
注意:Mesh网格化尺寸参数,有Fine/Regular/Coarse/Custom四种参数,其决定的电源平面的网格尺寸分别为1/20的波长(Fine),1/10的波长(Regular),1/5的波长(Coarse),波长=3e8/Freq。