触发器是数字电路中的一种

触发器是数字电路中的一种基本单元触发器是数字电路中的一种基本单元第5章触发器5.1 概述触发器是数字电路中的一种基本单元，它与门电路配合，能构成各种各样的时序逻辑部件，如记数器、寄存器、序列信号发生器等。

一个触发器具有如下的特点：①两个互补的输出端Q和Q；②“O”和“1”两个稳态；③触发器翻转的特性；④记忆能力。

1．对触发器的基本要求1）应该具有两个稳定状态——0状态和1状态2）能够接收、保存和输出信号2．触发器的现态和次态现态——触发器接收输入信号之前的状态叫做现态，用Q n表示。

次态——触发器接收输入信号之后的状态叫做次态，用Q n+1表示。

3．触发器的分类1）按照电路结构和工作特点分基本触发器、同步触发器、主从触发器和边沿触发器2）按照（在时钟控制下的）功能分RS型触发器、D触发器、JK触发器、T触发器和T´触发器4．时序逻辑电路组合逻辑电路的特点是电路的输出仅取决于当时的输入，与电路的历史状态无关。

即Z=F(X)。

时序逻辑电路的输出状态不仅与该时刻的输入有关，而且还与电路的历史状态有关。

由现在的输入状态和现在的输出状态共同决定下一次的输出状态。

电路特点①输入、输出之间至少有一条反馈路径；②电路中含有贮存单元。

时序电路的一般结构如图。

X为输入变量；Z为输出变量；Q为触发器的输出，称为状态变量。

Q n表示现态，Q n+1 表示次态；状态是时序电路的输输C触发器的状态输出控制输入一个重要概念。

W 为触发器的输入，也是时序电路的控制变量；CP 为时钟脉冲。

5．描述时序电路逻辑功能的方法(1)方程式：①输出方程：Z =F 1 (X ，Q n )②驱动方程：W =F 2 (X ，Q n )③状态方程：Q n +1= F 3 (W ，Q n )(2)状态表反映输入、输出、现态、次态之间的关系的表格。

(3)状态图反映时序逻辑电路的状态转换规律及相应输入出取值情况的几何图形。

(4)时序图表示各信号，电路状态等的取值在时间上的对应关系。

构成时序逻辑电路常用存储单元是触发器。

5.2 基本RS 触发器5.2.1 由与非门组成直接置0、置1，是构成各种不同功能触发器的基本单元。

用与非门构成的RS 触发器及逻辑符号如图。

1．功能分析触发器的状态指Q 端的状态。

(1)R D =0，S D =1，则触发器置0。

在R D 端加一负脉冲（宽度＞2t pd ），电路将可靠地翻转为Q =0状态，并保持下来。

Q =0态，称为“复位状态”。

R D 端称为“复位端”或称直接置0端。

(2)R D =1，S D =0，则触发器置1。

在S D 端加一负脉冲（宽度＞2t pd ），电路将可靠地翻转为Q =1状态，并保持下来。

Q =1态，称为“置位状态”。

S D 端称为“置位端”或称直接置1端。

(3)R D =1，S D =1，则触发器保持原来的状态。

例如： Q =1，Q 、R D 的全1使Q =0，Q 的0又维持了Q 的1，这是触发器的一个稳态。

同理，若Q =0，则触发器将保持另一个稳态—0态。

S Q R QS Re(4)R D=0，S D=0，将迫使Q、Q端同时出现1态，破坏了正常的互补状态。

对一个存储单元来说，这既不是“0”态，也不是“1”态，没有意义。

当R D、S D端的负脉冲同时撤消以后，则两门的输入有同时出现全1，于是，两门有争先恐后地向低电平翻转，触发器的状态不能确定。

（若是有先有后地撤消R D、S D端的负脉冲，则触发器的状态是确定的。

）使用时，不许在R D、S D同时加信号！2．描述功能的方法有状态转移真值表、特性方程、状态转移图和时序图(工作波形)等。

(1)状态转移真值表以表格的形式描述文字定义，也叫特性表。

根据上述分析，可列出基本RS触发器的状态转移真值表。

→现态Q n：触发器接收信号前的状态；次态Q n+1：触发器接收信号后的状态；Q n与R、S一起决定Q n+1。

故列表时把Q n也视为一个输入变量。

简化真值表→(2)特性方程次态的函数表达式。

表示了输入(R D、S D)之间的关系。

nDDn QRSQ+=+1=DDSR（约束条件）或者R D+S D=1(3)状态转移图和激励表状态转移真值表简化真值表n不状态转移图：说明状态转换方向及条件的图形。

激励表：欲使触发器从Q n →Q n +1的各种情况下， 要求输入所具有的条件。

也称驱动表。

状态图和激励表是分析设计时序电路的重要工具。

通过它们，不但能看出在某种数据输入下触发器的次态，而且也能知道要触发器从一种状态变为另一种状态时所必须的输入条件。

5.2.2 由或非门组成的RS 触发器由或非门构成的RS 触发器特性方程 n D D n Q R S Q +=+1 0=D D S R （约束条件）由正脉冲触发。

注意真值表、特性方程和状态图的差别。

分析从略。

4．基本RS 触发器的应用①可以存放一位二进制数码； ②构成消抖动电路。

（也称单脉冲发生器，见教材P177之图5.2.7）基本RS 触发器结构简单，是构成其它类型触发器的基础。

存在问题：RS 之间有约束，直接控制。

5.2.3 集成基本触发器1.CMOS 集成基本触发器CC4044------4RS 基本触发器 与非门构成、16脚、三态输出、输入低电平有效、违约Q 和Q 端均输出0；激励表R D =1,S D =0 R D =0,S D =1 R D =0 S D =× R D =×S D R QS Q R D =1,S D =0 R D =×S DCC4043------4RS 基本触发器或非门组成、16脚、三态输出、输入高电平有效、违约Q 和Q 端均输出1；2.TTL 集成基本触发器74279、74LS279---------4个基本RS 触发器、违约Q 和Q 端均输出1，内部电路及管脚如下。

5.3 钟控触发器基本RS 触发器是直接置“0”、置“1”的。

有时，我们希望R 、S 信号只在特定时间内起作用。

或者说，按一定的时间节拍把R 、S 信号送入触发器中。

这需要在基本RS 触发器的基础上，再加两个引导门及一个控制端，从而出现了各种时钟控制的触发器，也称同步触发器。

5.3.1钟控RS 触发器①关于CPCP 是一个标准矩形脉冲信号，称为“时钟脉冲”（Clock Pulse ）。

CP=1期间记为“使能”； & & C Q Q& & 使不前沿 后沿4.主要特点主从控制，时钟脉冲触发CP=1主触发器接受输入信号CP 下降沿从触发器按照主触发器的内容更新状态。

从触发器输出端的变化只能发生在CP 的下降沿。

5.4.2 主从JK 触发器1.电路结构解决 R 、S 之间有约束的问题，增加功能，引入JK 触发器。

由于n Q J S =，n KQ R =，所以S 和R 不会同时为1。

2.工作原理 CP 高电平时触发器接收信号并暂存（即主触发器状态由J 、K 决定，从触发器状态保持不变）。

C 下降沿从触发器翻转（从触发器状态与主触发器状态一致）。

CP 低电平时, 主触发器封锁J 、K 不起作用, 要求CP 高电平期间J 、K 的状态保持不变。

①J =K =0，触发器保持原状态。

②J =0，K =1，若现态为0，则保持0；若现态为1，则触发器被置0。

③J =1，K =0，若现态为0，则触发器被置1；若现态为1，则保持1。

④J =1，K =1，若现态为0，则触发器被置1；若现态为1，则触发器被置0。

3.JK 触发器的状态表 简化真值表 →4.JK 触发器的特性方程由状态表填入卡诺图，求得特性方程为： Q n +1=n n Q K Q J5.JK 触发器的状态图和激励表状态图和激励表是选用JK 触发器设计时序电路的工具，图、表形式不同，掌握一种即可6.主要特点第一步：CP 由0→1和=1期间，主触发器打开，接收信号。

在这一步中，输入信号仅决定了主触发器的状态，并不能直接影响从触发器的状态，即不能直接控制输出。

第二步：CP 由1返回到0时：从触发器打开，接收CP=1期间存入主触发器的信号，并更新状态。

此时，由于CP 变为0，故主触发器被封锁，不接收输入信号，这就彻底解决了直接控制问题。

一次变化问题影响了抗干扰能力。

5.5 集成边沿触发器 5.5.1 边沿 D 触发器本着“了解原理，掌握功能”的原则，现在介绍一下CMOS 边沿触发器。

1.电路结构JK 触发器的简化真值表激励表D S J =1,K =× J =×,K =1J =×K =0J K =×2.工作原理CP=0期间，TG 1通、TG 2断，主触发器接收D 信号，送到Q ′(=D )端。

此时TG 3断，Q ′不会影响从触发器。

TG 4通，G 3、G 4构成基本RS 触发器，从触发器保持原来的状态。

CP 由0→1和CP=1期间，TG 1断，D 信号不影响主触发器。

TG 2通，G 1、G 2构成基本RS 触发器，保持CP 由0→1这一短暂时间内反映到Q ′端的信号。

TG 3通，TG 4断，Q ′端的信号传到输出端，使Q =D 。

特性方程：Q n +1= D C P ↑(C P ↑可以隐含，不用写出来。

)可见D 触发器的状态转换发生在CP 由0→1瞬间，即CP 上升沿。

且仅接受上升沿之前瞬间的D 信号。

所以，现态与次态的划分以CP 上升沿为基准。

S D 、R D 为直接置1、置0端，与CP 无关，所以也叫异步置1、置0端。

从集成双D 触发器CC4013的功能表看出，当S D 、R D 同为“1”时，将出现Q 和Q 端均为“0”态的不正常现象，所以S D 与R D 之间有约束，应保证S D R D =0这一条件。

不需要S D 、R D 的时候应接“0”。

3.波形由于D 触发器的状态转换发生在CP 由0→1瞬间，即CP 上升沿。

因此画波形时，现态与次态的划分以CP 上升沿为基准。

假设初始状态为 0CC4013功能表5.5.2 边沿JK 触发器1．电路结构1 1 CQQ≥1≥1≥1≥1TGTGCCTG C CTG CCCCGGGG DR DSD Q ≥1 & & J KQ从上图看出，与D 触发器的不同点仅在于输入端增加了控制门。

符号为：其特性方程为：D =(J +Q n )n KQ =n n Q K Q J +因此 Q n +1=D =n n Q K Q J + 产品CC4027的功能表如表所示 2. 主要特点(1)CP 的上升沿或下降沿触发(2)抗干扰能力极强，工作速度很高，在触发沿瞬间，按n n n Q K Q J Q +=+1的规定更新状态；(3)功能齐全(保持、置 1、置 0、翻转)，使用方便。

3．集成触发器的逻辑符号5.5.3 边沿触发器功能分类、功能表示方法及转换1．边沿触发器逻辑功能分类 (1)JK 型触发器1）定义: 在CP 作用下，J 、K 取值不同时， 具有保持、置0、置1、翻转CC4027的功能表CP J K R D S D Q n +1 1+n Q × × ↑ ↑ ↑ ↑ ×× × 0 0 1 1 ×× × 0 1 0 1 ×0 1 0 0 0 0 11 0 0 0 0 0 11 0 Q n 01n Q 0 0 1 n Q1 0 Q n 0S1JC11KRS C K RQQS1JC11KRS J C RQ Q S 1D C1 D CRQ Q RS1DC1SCRQQRS1JC1 1KS CR Q Q &R &功能的电路，都叫做JK 型触发器。