计算机组成原理试卷B答案

计算机组成原理试卷B
答案
Last revised by LE LE in 2021
卷号：B
__C____。

A 直接
B 间接
C 寄存器直接
D 寄存器间接
6．以下四种类型指令中，执行时间最长的是___C___。

型指令型指令型指令 D.程序控制指令
7.描述PCI总线中基本概念不正确的句子是___C___。

A HOST 总线不仅连接主存，还可以连接多个CPU
B PCI 总线体系中有三种桥，它们都是PCI 设备
C 从桥连接实现的PCI总线结构不允许许多条总线并行工作
D 桥的作用可使所有的存取都按CPU 的需要出现在总线上
8．计算机使用总线结构的主要优点是便于实现积木化，同时__C____。

A 减少了信息传输量
B 提高了信息传输的速度
C 减少了信息传输线的条数
D 加重了CPU的工作量
9．计算机的外围设备是指___D___。

A 输入/输出设备
B 外存储器
C 远程通信设备
D 除了CPU 和内存以外的其它设备
10.中断向量地址是：__C____。

A 子程序入口地址
B 中断服务例行程序入口地址
C中断服务例行程序入口地址的指示器 D 中断返回地址
二. 填空题（每题2分，共16分）
1．按照总线仲裁电路的A___位置___不同，总线仲裁有B__集中式____仲裁和C__分布式____仲裁两种方式。

2．在计算机术语中，将运算器、控制器、cache合在一起，称为A__中央处理器（CPU）____，而将B__CPU____和存储器合在一起，成为C__中央处理机（主机）____。

3.指令格式是指令用A___二进制代码___表示的结构形式，通常由B__操作友____
字段和C___地址码___字段组成。

4.条件转移指令、无条件转移指令、转子指令、返主指令、中断返回指令等都是
A__转移____指令。

这类指令在指令格式中所表示的地址，表示要转移的是B__
下一条指令____而不是C__操作数____。

5．CPU从A___主存___取出一条指令并执行这条指令的时间和称为B__指令周期____。

由于各种指令的操作功能不同，各种指令的时间和是不同的，但在流水线CPU中要力求做到C___一致___。

6．磁表面存储器主要技术指标有存储密度____，B. __存储容量____，C. __平均存取时间____，数据传输率。

7． RISC机器一定是A__流水线____CPU，但后者不一定是RISC机器。

奔腾CPU是B___流水线___CPU，但奔腾机是C__CISC____机器。

8． {（26）
16 or（63）
16
} nor（135）
8
的值为A. _（80）
16
_____。

三．（10分）设机器字长32位，定点表示，尾数31位，数符1位，问：
（1）定点原码整数表示时，最大正数是多少最大负数是多少
（2）定点原码小数表示时，最大正数是多少最大负数是多少
解：（1
10
（2）定点原码小数表示：
最大正数值 = （1 – 2-31）
10
最大负数值 = -（0）
10
四.（10分）某16位字长机器的指令结构如下所示，试分析指令格式及寻址方式特
点。

（1）二地址指令。

（2）操作码OP可指定26=64条指令。

（3）源和目标都是通用寄存器（可分别指定32个寄存器），所以是RR型指令，两个操作数均在寄存器中
（4）这种指令格式常用于算术逻辑类指令。

五．（11分）设存储器容量为32字，字长64位，模块数m = 4，分别用顺序方式和交叉方式进行组织。

存储周期T = 200ns,数据总线宽度为64位，总线周期τ = 50ns .问顺序存储器和交叉存储器的带宽各是多少
解：顺序存储器和交叉存储器连续读出m=4个字节的信息总量都是：
顺序存储器和交叉存储器连续读出m=4个字节所需的时间分别是：
顺序存储器和交叉存储器的带宽分别是：
说明：由于题中并未明确说明连续读多少字节，所以字节数量不一定是4，只要公式正确，计算无误便可以。

六．（11分）在流水CPU中，将一条指令从取指到执行结束的任务分割为一系列子任务，并使各子任务在流水线的各个过程段并发地执行，从而使流水CPU具有更强大的数据吞吐能力。

请用时空图法证明这个结论的正确性。

解：假设指令周期包含四个子过程：取指令（IF）、指令译码（ID）、取操作数
（EX）、进行运算（WB），每个子过程称为过程段（S
i
），这样，一个流水线由一系列串连的过程段组成。

在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。

S
1 S
2
S
3
S
4
入→
→
图（B）表示非流水CPU的时空图。

由于上一条指令的四个子过程全部执行完毕后才能开始下一条指令，因此每隔4个单位时间才有一个输出结果，即一条指令执行结束。

图（C）表示非流水CPU的时空图。

由于上一条指令与下一条指令的四个过程在时间上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执行一条指令。

比较后发现：流水CPU在八个单位时间中执行了5条指令，而非流水CPU仅执行了2条指令，因此流水CPU具有更强大的数据吞吐能力。

七（11分）设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存
控制信号，WR作读写命令信号（高电平为读，低电平为写）。

现有下列存储芯片：
ROM（2K8位，4K4位，8K8位），
RAM（1K4位，2K8位，4K8位）
及74138译码器和其他门电路（门电路自定）。

试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。

要求：
（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑。

答：4k系统程序区选用2片2K8位ROM
用户程序区选用3片4K8位RAM
片选逻辑图如下：
八．（11分）CPU执行一段程序时，cache完成存取的次数为5000次，主存
完成存取的次数为200次。

已知cache存取周期为40ns，主存存取周期
为160ns。

求：
1．ache 命中率H，
2．Cache/主存系统的访问效率e，
3．平均访问时间Ta。

解：①命中率 H = Nc/（Nc+Nm） = 5000/（5000+2000）=5000/5200=
②主存慢于cache的倍率 R = Tm/Tc=160ns/40ns=4
访问效率：
ｅ＝１／［ｒ＋（１－ｒ）Ｈ］＝１／［４+（１－４）×０.９６］
＝８９.３℅
③平均访问时间Ｔａ＝Ｔｃ／ｅ＝４０／０.８９３＝４５nｓ。