集成电路制造工艺流程
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
引言
1•无生产线集成电路设计技术
A随着集成电路发展的过程,其发展的总趋势是革新工艺.提富修成度和速度。
>设计工作由有生成勒路设计到无生卜线I 第成电路段计的发展过程。
A无生产线(Fabless)集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。
引言
2.代客户加工(代工)方式
A芯片设计单位和工艺制造单位的分离,即芯片设计单位可以不拥有生产线而存在和发展,而芯片制造单位致力于工艺实现, 即代客户加工(简称代工)方式。
A代工方式已成为集成电路技术发展的一个
重要特征。
引言
3・PDK文件
A首先,代工单住将经过前期开发确定的一套工艺役计丈件PDK (Pocess Design Kits)通过因特网传送给设计单位。
■ PDK文件包括:工艺电路模拟用的森件的SP1CE (Simulation Program with IC Emphasis) 参数,版图设计用的属次定艾,段计规则,晶体管、削阻、削彖等元件和通孔CVIAJ、焊盘等基本结构的版图,与设计工具关联的设计规则检查
CDRCJ、参数提取CEXTJ和版图亀路对照( LVSJ用的丈件。
(威漑),
引言
4・电路设计和电路仿真
》段计单住根据研处项目提出的技术指标,在自己
掌握的亀珞与糸统知€只的基础上,利用PDK提
供的工艺数攥和CAD/EDA工具,进行削路设计、削珞仿真1或称栈拟丿和优化、版图
设计、设计规
则检查DRC、参数提取和版图削路图对照LVS,
最终生成通常称之为GDS-n格或的版图丈件。再通过因特网传送到代工单位。
引言
5. 掩模与流片
>代工单住根据设计单位提供的GDS-n 格或的版图 数据,首宪制作施栈fMaskJ ,将版鹵薮据
定义 的图形固化到铭板等材料的一套掩模上。
> 一张掩模一方面对应于版图设计中的一层的图形,
另一方面对应于芯片制作中的一道或多道工艺。
>在一张张掩模的参与下,工艺工程师完成总片的
流水式加工,将版图数据;t 义的图形最终有序的 小化到怂片上。这一过程通常简称为
“流片”
引言
6.代工工艺
代工(Foundry丿厂家很多,如I:
■无锡上华(0.6/0.5 pimCOS和4 pimBiCMOS 工
艺)
■上海先进半导体公司(1 pimCOS工艺)
■首钢NEC(1.2/0.18 ymCOS工艺)
■上海华虹NEC(0.35 pimCOS工艺)
■上海中芯国际(8英寸晶圆0.25/0.18 pimCOS 工
艺)
引言
6.代工工艺
代工(Foundry丿厂家很多,如:
■宏力8英寸晶圆0.25/0.18 immCMOS工艺■华虹NEC 8英寸晶圆0.25pimCMOS工艺■台积电(TSMC)在松江筹建8英寸晶圆0.18 immCMOS 工艺
■联华(UMC)在苏州筹建8英寸晶圆0.18 pmCMOS工
艺等等。
7■境外代工厂家一览表
表14境外主要代工厂家所在的地区和其主导(特有)工艺
引言
8.芯片工程与多项目晶圆计划
■ F&F( Fa bless and Foundry)模式
■工业发达国家通过组织无生产线1C设计的芯片计划
来促进集成电路设计的专业发展、人才培养、技术研
究和中小企业产品开发,而取得成■这种忠片工程通常由大学或研究所作为龙头单位负责
人员培训、技术指导、版图汇总、组织芯片的工艺实
现,性能测试和封装。大学教师、研究生、研究机
构、中小企业作为工程受益群体,自愿参加,并付一
定费用。
Relation of F&F (无生产线与代工的关
系)
Relation of F&F (无生产线与代工的关系)
Internet
Layout
设计单位
Chip
代工单位
Fabless
Foundry
Design kits
引言
8.芯片工程与多项目晶圆计划
■多项目晶®MPW (multi-project wafer)技术服
务是一种国际科研和大学计划的流行方式。
■ MPW技术把几到几十种工艺上兼容的芯片拼装
到一个宏总片CMacro-ChipJ上然后以步进的方式排列到一到多个晶圆上,制版和硅片加工费
用由几十种芯片分担,极大地降低芯片研制成
本,在一个晶圆上可以通过变换版图数据交替
布置多种宏芯片。
漑),
代工单位与其他单位关系图
1.12无生产域1C tti l讥位I HCD h MPW技术瞬务中心和代r舉也之岡前£集
集成电路制造工艺分类
1.双极型工艺(bipolar)
2.MOS工艺
3.BiMOS工艺
§1-1双极集成电路典型的
PN结隔离工艺
思考题
1 •需要几块光刻掩膜版(mask) ? 2•每块掩膜版的作用是什么? 3•器件之间是如何隔离的? 4•器件的电极是如何引出的?
5 •埋层的作用?
双极集成电路的基本制造工艺,可以粗略的分为两类:一类为在元器件间要做隔离区。隔离的方法有多种,如PN结隔离,全介质隔离及PN结-介质混合隔离等。另一类为器件间的自然隔离。
典型PN结隔离工艺是实现集成电路制
造的最原始工艺,迄今为止产生的各种双极型集成电路制造工艺都是在此工艺基础上改进而来的。