实验七 移位寄存器及其指导应用

实验七移位寄存器及其应用

一、实验目的

1. 掌握中规模4位双向移位寄存器逻辑功能及使用方法。

2. 熟悉移位寄存器的应用——环形计数器。

二、实验原理

1. 移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又有右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。

本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同,可互换使用，其逻辑符号及引脚排列如图1所示。

图 1 74LS194的逻辑符号及其引脚排列

其中D

3、D

2

、D

1

、D

为并行输入端，Q

3

、Q

2

、Q

1

、Q

为并行输出端；S

R

为右移串

行输入端，S

L 为左移串行输入端，S

1

、S

为操作模式控制端；CR为直接无条件清零端；

CP为时钟脉冲输入端。74LS194有5种不同操作模式：即并行送数寄存，右移（方向由Q

3

→Q

0），左移（方向由Q

→Q

3

），保持及清零。S

1

、S

和CR端的控制作用如表1所示。

表1

2．移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计致器和串行累加器的线路及其原理。

(1) 环形计数器：把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，

如图2所示，把输出端Q

0和右移串行输入端S

R

相连接，设初始状态Q

3

Q

2

Q

1

Q

=1000，

则在时钟脉冲作用下Q

3Q

2

Q

1

Q

将依次变为0100→0010→0001→1000→……，可见它是具

有四个有效状态的计数器，这种类型的计效器通常称为环形计数器。图2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。

图 2

（2）串行累加器（了解容）

累加器是由移位寄存器和全加器组成的一种求和电路，它的功能是将本身寄存的数和另一个输入的数相加，并存放在累加器中。

图3是由二个右向移位寄存器、一个全加器和一个进位触发器组成的串行累加器。

设开始时，被加数A＝0A

1-

N …A

和加数B＝0B

1-

N

…B

已分别存入N+1位累加数移位寄

存器和加数移位寄存器。再设进位触发器D已被清零。

在第一个CP脉冲到来之前，全加器各输入、输出端的情况为：A

n ＝A

，B

n

＝B

，C

1-

n

＝

0，S

n ＝A

＋B

＋0＝S

，C

n

＝C

。当第一个CP脉冲到来后，S

存入累加移位寄存器的

最高位，C

存入进位触发器D端，且两个移位寄存器中的容都向右移动一位。全加器输出

为：S

n ＝A

1

＋B

1

十C

＝S

1

，C

n

＝C

1

。

图 3 串行累加器结构框图

在第二个脉冲到来后，两个移位寄存器的容又右移一位，S

1

存入累加和移位寄存器的

最高位，原先存入的S

0进入次高位，C

1

存入进位触发器Q端，全加器输出为：S

n

＝

A

2+B

2

+C

1

, C

n

＝C

2

。

如此顺序进行，到第N+1个CP时钟脉冲后，不仅原先存入两个移位寄存器中的数已被

全部移出，且A、B两个数相加的和及最后的进位C

1

n

也被全部存入累加和移位寄存器中。若需要继续累加，则加数移位寄存器中需再一次存入新的加数。

中规模集成移位寄存器，其位数往往以4位居多，当需要的位数多于4位时，可把几块移位寄存器用级联的方法来扩展位数。

三、实验设备及器件

1、数字电路实验箱

2、双踪示波器

3、万用表

4、74LS194（CC40194）×1

四、实验容

1．测试74LS194（或CC40194）的逻辑功能

按图4接线，即CR、S

1、S

、S

L

、S

R

、D

3

、D

2

、D

1

、D

分别接至逻辑开关的输

出插口；Q

3、Q

2

、Q

1

、Q

接至LED逻辑电平显示输入插口。CP端接（正或负）单次脉

冲源输出插口。按表9－9－2所规定的输入状态，逐项进行测试。

图 4 741S194逻辑功能测试

（1）清除：令CR＝0，其它输入均为任意态，这时寄存器输出Q3、Q2、Q

1、Q

均

为0。清除后，置CR＝l。

（2）送数：令CR＝S

1＝S

＝1，送入任意4位二进制数，如D

3

D

2

D

1

D

＝abcd，加

CP脉冲，观察CP＝0、CP由0→1、CP由l→0三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在CP脉冲的上升沿。