晶振的匹配电容选择修订稿
24M晶振匹配电容计算
从模块24M 晶振（SMD3225-24MHz -7pF ）电容匹配测试报告图 1.1 24M 晶振原理图 1测试PCB 板寄生电容如上图1.1，图中C1与C2为匹配电容，C3为测试使用表笔（5.6pf ）。
通过频率计测试电路频率偏移，结合晶振T/S 值（T/S 值按20ppm/pf 计算），可计算出PCB 寄生电容。
使用频率计测试晶振电路频偏为-25.6ppm ，如下图1.2所示。
图 1.2 频率偏移频偏-25.6ppm 换算成电容为1.28pf 。
加入表笔后的频率影响，总电容为：pf C 14.52.8//2.86.5=+=）（总根据公式：L C C C C +=+总频偏寄生有：1.28pf 7pf 14.5+=+寄生C pf可算出寄生电容C 寄生:pf 14.3=寄生C2.根据寄生电容值进行匹配方案设计使用的晶振为24.000MHz,CL=7pf 。
根据C 寄生的取值，能够优化出以下几个备选方案：表 1不同匹配电容的备选方案可见方案B 串联后容值匹配效果较好。
已知匹配电容C1=C2=8.2pf ，表笔电容5.6pf ，晶振的T/S=20ppm/pf ，接下来可计算出实际的频率偏移。
使用表笔（5.6pf ）测试出晶振电路频偏为-25.6ppm ，计算此时电路实配电容：14.52C 1C 2C 1C =++•+表笔表笔）（C C pf同时，计算不加表笔时匹配电容：pf C C 1.42//1=表笔令整个电路的匹配电容增加1.04pf ，即频偏增加了20.8ppm ，根据“电容容值越大，晶振电路频率越低”的原理，可得出电路未引入表笔时频偏为-4.8ppm 。
3. 测试方案B 的波形和特性阻抗。
图 1.3 方案B 芯片输入波形图 1.4 方案B芯片输出波形负阻抗测试，约1.5K欧姆时，不能正常抄表。
查规格书，等效电阻最大约为50欧姆，阻抗值为等效阻抗30倍，合理。
4.之前使用以下原理，未串入电阻，匹配电容10pf时输入存在明显过冲，输出波形畸变较为严重。
负载电容12pf晶振匹配电容
负载电容12pf晶振匹配电容
负载电容是指连接到晶振输出端的电容，用来调整晶振的频率。
晶振匹配电容是指用来匹配晶振频率的电容。
根据负载电容的大小，可以选择不同的晶振匹配电容进行匹配。
一般来说，负载电容为12pF的晶振，可以选择与负载电容相
等或相近的匹配电容。
所以，可以选择一个12pF的晶振匹配
电容进行匹配。
但具体的匹配电容大小还需要根据实际情况和应用需求进行调整和优化。
在实际设计中，可以通过实验或仿真来确定最佳的匹配电容大小。
详细讲解晶振，一篇文章学会计算晶振的负载电容，电阻选型（1）
详细讲解晶振，一篇文章学会计算晶振的负载电容，电阻选型（1）前言作为一名硬件工程师，从接触单片机的那天，就看到MCU的旁边经常看到会用到晶振，经常的旁边往往会放两个电容，有时候还会再放个电阻，很多硬件工程师都是看别的工程师放多大的电容，电阻，自己也跟着放，这样也没错，但是知其然不知其所以然，对你的硬件水平提高是没有任何帮助的，今天我们就讲一下晶振电路，以及晶振外围阻容器件的选型计算，下一篇文章会讲晶振和MCU是否匹配已经晶振常见问题处理。
晶振晶振电路晶振电路有两种，一种是Pierce电路，另外一种是Colpitts电路，其实就是两种晶振拓扑，比较常用的是Pierce电路。
所以我们大概介绍一下Colpitts电路的特点就跳过了，采用Colpitts电路的晶振的缺点是晶振两端会有杂散电抗，此时比较难考虑杂散电抗的影响，说白了就是计算起来比较麻烦，电路可靠性也更低，还会在晶振两端形成DC偏置电压，有点是电路有振幅限制，从而功耗更低，对外部电路辐射干扰更小。
我们重点要介绍的是Pierce电路，具体电路就是下图这种形式，也是最常见的拓扑图，该电路一般由非门电路（增益特别大的运放），反馈电阻，负载电容构成，电容和晶振是外置的，一般要自己选型，运放和反馈电阻一般集成在IC内部，启动速度更快，可靠性更高，所以说除非有很严苛的功耗要求，一般推荐使用此电路。
1）Rs是限流电阻，Rs的值越小，晶振启动速度越快，为了避免晶振过驱动，Rs也不能过小，在高频晶振中，Rs可以短路。
2）Rb是反馈电阻，为运放输入提供反馈，让运放工作在线性区，当运放工作在线性区时，晶振才能正常起振，当然反馈电阻Rb也会影响运放的环路增益，反馈电阻越大，增益越大。
阻容元件计算1）负载电容计算Cl=(C1*C2) / (C1+C2)+Cs+CpCs就是晶振内部的杂散电容，晶振规格书中一般会标出该值，Cp 就是PCB板上的走线以及晶振引脚的寄生电容，Cs和Cp的电容加起来总计2-8pF，最准确的方法是通过测试晶振输出波形来确认负载电容是否合适。
晶振负载电容和匹配电容的计算
晶振负载电容和匹配电容的计算
晶振负载电容和匹配电容的计算
晶振是电子设备中常用的一种元器件，其主要作用是产生稳定的时钟信号。
为了保证晶振能正常工作，需要进行负载电容和匹配电容的计算。
首先，负载电容的作用是让晶振的输出信号稳定，保证其频率准确无误。
负载电容的大小取决于晶振的特性和工作条件，可以通过以下公式计算：
C = (CL - CI) / 2
其中，C表示负载电容的大小，CL表示晶振的额定负载电容，CI表示晶振内部的等效电容。
需要注意的是，负载电容的大小应该略大于计算值，以确保晶振能够正常工作。
其次，匹配电容的作用是将晶振的阻抗与系统的阻抗匹配，提高信号传输的效率和稳定性。
匹配电容的大小取决于晶振的特性和系统设计，可以通过以下公式计算：
C = 1 / (2 * pi * f * R)
其中，C表示匹配电容的大小，f表示晶振的频率，R表示晶振的等效电阻。
需要注意的是，匹配电容的大小应该略小于计算值，以避免过度匹配导致信号失真。
总的来说，晶振负载电容和匹配电容的计算是晶振应用中非常重要的一步，需要根据实际情况进行精确计算和调整，以确保晶振能够稳定工作，提高系统的性能和可靠性。
晶振和电容的匹配原理
晶振和电容的匹配 /spec_pages/PNDescrpt/Load_Cap.htm 晶振 等效 于 电感/电容/内阻使用 VCXO (压控晶体振荡器)作为时钟(CLK)发生器 测量时可接出一段锡丝，锡丝上紧密缠绕十多匝线，形成天线感应，再用 counter 频率计用探头（可用示波器探头）测量。
其中 两个电容 C1、C2 通过地串联又与晶振并联，并与其他杂散电容并联。
一般选择 C1、C2 值要比其他杂散电容高 8~10 倍，来减少杂散电容影响。
一般 IC 引脚约 2~3pF，杂散电容 2~3pF Co(晶振内部电容)3~5pF 所有 Cl=C1 串 C2+IC+杂散+Co 即 Load capacitance :Cl 值fS = (Series) frequency =I2C BUS 很常用, 也常出问题, 所以我们通常要用 DIGITAL SCOPE 来观察它在出 状况前和出状况时的波形有无异样. 什么样的波形才算正确呢? 1) rise time 2) fall time 3) ack voltage 4) start condition 5) stop condition 6) 读的时候, ACK 从哪里来, 每个 BYTE 都要有? 最后一个 BYTE? 7) 写的时候, ACK 从哪里来, 每个 BYTE 都要有? 最后一个 BYTE? 8) repeated start condition 9) 9 个 CLK 的间隔必须一样吗?如何选用 Voltage Regulator? 似乎很简单, 提几个问题让大家考虑一下. 1)输出电流需要多大? 2)Dropout(压降)多大? 3)功耗多大? 4)采用哪一种 PAKAGE? 5)站立式的,要加 HEATSINK 吗? 多大的 HEATSINK 才够? 6)贴片式的, 要多大的铜片才够上热?7)PCB 所能承受的最高温度是多少? 8)如输入电压太高, REGULATOR 两端的压降太大而引起过热, 如何解决? 9) 多大的电流要求多宽的 COPPER TRACK? 10) 多大的电流要求多大的过孔?The table below gives rough guidelines of how wide to make a trace for a given amount of current. Trace Width [inches] 0.010 0.015 0.020 0.025 0.050 0.100 0.150 Trace Width [mm] 0.254 0.381 0.508 0.635 1.27 2.54 3.81 Current [A] 0.3 0.4 0.7 1.0 2.0 4.0 6.0Here is what I have used for years to calculate the current carrying capacity of a plated-thru hole. Find the circumference of the hole by multiplying the diameter x 3.141 this will give you the equivalent 1 Oz. trace width that can be used to find the current carrying capacity from the tables in IPC-D-275. Remember the copper in the hole is always 1 Oz. 1) Φ0.5 (diameter = 0.5mm) via Circumference of via = 0.5x3.14 = 1.57 mm 2) Φ0.3 (diameter = 0.3mm) via Circumference of via = 0.3x3.14 = 0.942 mm若用铜箔作为散热, 需要多大的面积? /Article/com/200511/791.html 1.系统要求: VOUT=5.0V；VIN(MAX)=9.0V；VIN(MIN)=5.6V；IOUT=700mA；运行周期=100%；T A=50℃ 根据上面的系统要求选择 750mA MIC2937A-5.0BU 稳压器，其参数为： VOUT=5V±2%(过热时的最坏情况) TJ MAX=125℃。
晶振负载电容外匹配电容计算
晶振负载电容外匹配电容计算及晶振振荡电路设计经验总结对应MCU（STM32F103XX）、WiFi（AP6212、AP6XXX）或USB HUB(FE1.1S、GL850G)一般需外部提供时钟信号，需要外挂一颗晶振，常有客户问到，如何结合晶振的负载电容计算外匹配电容容值以及在晶振振荡电路设计时需注意哪些事项，（1）晶振负载电容定义晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容，是晶振要正常震荡所需要的电容。
如果从石英晶体插脚两端向振荡电路方向看进去的全部有效电容为该振荡电路加给石英晶体的负载电容。
石英晶体的负载电容的定义如下式：其中：C S为晶体两个管脚之间的寄生电容（又名晶振静态电容或Shunt Capacitance），在晶体的规格书上可以找到具体值，一般0.2pF~8pF不等。
如图二是某32.768KHz的电气参数，其寄生电容典型值是0.85pF（在表格中采用的是Co）。
图1、某晶体的电气参数C G指的是晶体振荡电路输入管脚到GND的总电容，其容值为以下三个部分的和。
●需加外晶振主芯片管脚芯到GND的寄生电容 C i●晶体震荡电路PCB走线到到GND的寄生电容C PCB●电路上外增加的并联到GND的外匹配电容 C L1C D指的是晶体振荡电路输入管脚到GND的总电容。
容值为以下三个部分的和。
●需加外晶振主芯片管脚芯到GND的寄生电容, C o●晶体震荡电路PCB走线到到gnd的寄生电容，C PCB●电路上外增加的并联到GND的外匹配电容, C L2图1中标示出了C G，C D，C S的的组成部分。
图2、晶体振荡电路的概要组成（1）晶体负载电容和频偏之间的关系负载电容（load capacitance）主要影响负载谐振频率和等效负载谐振电阻，它与石英谐振器一起决定振荡器的工作频率，通过调整负载电容，一般可以将振荡器的工作频率调到标称值。
应用时我们一般外接电容，便是为了使晶振两端的等效电容等于或接近负载电容，对于要求高的场合还要考虑ic输入端的对地电容，这样便可以使得晶振工作的频率达到标称频率。
有源晶振电容大小选取规则_概述说明以及解释
有源晶振电容大小选取规则概述说明以及解释1. 引言1.1 概述本文旨在探讨有源晶振电容大小选取规则，并对其进行概述和说明。
有源晶振是一种常见的电子元器件，广泛应用于各种电路中。
而电容作为有源晶振中重要的组成部分，其大小的选取对有源晶振的性能至关重要。
1.2 文章结构本文分为四个主要部分：引言、正文、有源晶振电容大小选取规则和结论。
引言部分将介绍本文的目的和主要内容，正文部分将深入探讨相关理论知识。
而在有源晶振电容大小选取规则部分，我们将详细解释电容大小的作用，并列举一些常见的选取规则，同时考虑实际因素及应用场景。
最后，在结论部分，我们将总结全文并提出未来研究方向。
1.3 目的本文的目标是帮助读者更好地理解有源晶振电容大小选取规则，并提供一些实用指导。
通过阐述不同情况下选择合适大小的电容可以提升有源晶振性能，并减少可能出现的问题。
同时，我们也希望激发读者对有源晶振电容大小的更深入研究，并为未来相关领域的发展提供一些建议。
以上是文章“1. 引言”部分的详细内容，希望对您有所帮助！2. 正文在设计电路板时，选择合适的有源晶振电容大小至关重要。
有源晶振电容的大小直接影响到晶振的稳定性、频率精度和启动时间等方面。
本节将详细探讨有源晶振电容大小的选取规则。
在确定有源晶振电容大小之前，首先需要了解晶振所处的应用场景和系统要求。
不同的应用场景和系统对于有源晶振电容大小可能会有不同的要求。
一般来说，较大的电容可以提高晶振的稳定性，并降低由温度变化、供电波动和负载变化引起的频率误差。
然而，选择过大的电容也可能导致启动时间延长和功耗增加。
为了确定合适的有源晶振电容大小，可以考虑以下几个因素：首先是工作频率范围。
根据实际需求选择相应频率范围内的有源晶振，并参考其数据手册中给出的推荐电容范围。
其次是系统要求对频率精度及稳定性的要求。
如果系统对频率精度和稳定性要求较高，则可以选择较大的电容值。
此外，还需要考虑晶振的启动时间和功耗。
石英晶体振荡器负载电容的匹配设计
［ １ ． Ｎ ａ ｖ ａ ｌ Ｄ ｅ ｐ ｕ ｔ ｙ Ｏ ｉｃ ｆ ｅ ｏ ｆ Ｓ ｈ ａ ｎ ｇ ｈ ａ ｉ Ｍａ ｉ ｒ ｎ ｅ Ｄ ｉ ｅ ｓ ｅ ｌ Ｅ ｎ ｇ ｉ ｎ ｅ Ｒ ｅ ｓ ｅ ａ ｒ ｃ ｈ Ｉ ｎ ｓ ｔ ｉ ｔ ｕ ｔ ｅ ， Ｓ ｈ ａ ｎ ｇ ｈ ａ ｉ ２ ０ １ １ ０ ８ ， Ｃ ｈ ｉ ｎ ａ ； ２ ． Ｓ ｈ ａ ｎ ｇ ｈ ａ ｉ Ｅ ｌ ｅ ｃ ｔ ｉ ｒ ｃ ａ ｌ Ａ ｐ ｐ ａ ｒ ａ ｔ ｕ ｓ Ｒ ｅ ｓ ｅ ａ ｒ ｃ ｈ Ｉ ｎ ｓ ｔ ｉ ｔ ｕ ｔ ｅ （ Ｇ ｒ ｏ ｕ ｐ ） Ｃ ｏ ． ， Ｌ ｔ ｄ ． ，Ｓ ｈ ａ ｎ ｇ ｈ ａ ｉ ２ ０ ０ ０ ６ ３ ，Ｃ ｈ ｉ ｎ ａ ］
ｔ ｏ ｃ ｙｓ ｒ ｔ ａ ｌ ｏ ｓ ｃ ｉ ｌ ｌ ａ ｔ ｏ ｒ ｉ ｆ ｔ ｈ ｅ ｒ ｅ ｓ ｏ ｎ ａ ｎ ｃ ｅ ｉ ｍｐ ｅ ｄ ａ ｎ ｃ ｅ ｍｉ ｓ ｍａ ｔ ｃ ｈ ｅ ｓ ｏ ｓ ｃ ｉ ｌ ｌ ａ ｔ ｉ ｏ ｎ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ， ｓ ｕ ｃ ｈ ａ ｓ ｏ ｓ ｃ ｉ ｌ ｌ ａ ｔ ｉ ｏ ｎ ｓ ｔ ａ ｒ ｔ — ｕ ｐ ｆ ａ ｉ ｌ ｕ ｒ ｅ ａ ｎ ｄ ｌ ａ ｒ ｇ ｅ ｆ ｒ ｅ ｑ ｕ ｅ ｎ ｃ ｙ ｄ ｅ ｖ ｉ ａ ｔ ｉ ｏ ｎ ． Ｂ ａ ｓ ｅ ｄ ｏ ｎ ｔ ｈ ｅ ａ ｐ ｐ ｌ ｉ ｃ ａ ｔ ｉ ｏ ｎ ｏ ｆ ｐ ｏ ｗ ｅ ｒ ｍｏ ｎ ｉ ｔ ｏ ｒ ｉ ｎ ｇ ｍｏ ｄ ｕ ｌ ｅ ｉ ｎ ｍａ ｒ ｉ ｎ ｅ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｂ ｒ ｅ ａ ｋ ｅ ｒ ， ｔ ｈ ｉ ｓ ｐ ａ ｐ ｅ ｒ ｏ ｐ ｔ ｉ ｍｉ ｚ ｅ ｄ ｔ ｈ ｅ ｄ ｅ ｓ ｉ ｇ ｎ ｏ ｆ ｔ ｈ ｅ ｃ ｙｓ ｒ ｔ ａ ｌ ｏ ｓ ｃ ｉ ｌ ｌ ａ ｔ ｏ ｒ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ．
晶振与匹配电容的总结
晶振与匹配电容的总结 Document number：PBGCG-0857-BTDO-0089-PTT1998匹配电容-----负载电容是指晶振要正常震荡所需要的电容。
一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。
要求高的场合还要考虑ic输入端的对地电容。
一般晶振两端所接电容是所要求的负载电容的两倍。
这样并联起来就接近负载电容了。
2．负载电容是指在电路中跨接晶体两端的总的外界有效电容。
他是一个测试条件，也是一个使用条件。
应用时一般在给出负载电容值附近调整可以得到精确频率。
此电容的大小主要影响负载谐振频率和等效负载谐振电阻。
3．一般情况下，增大负载电容会使振荡频率下降，而减小负载电容会使振荡频率升高4．负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和，可看作晶振片在电路中串接电容。
负载频率不同决定振荡器的振荡频率不同。
标称频率相同的晶振，负载电容不一定相同。
因为石英晶体振荡器有两个谐振频率，一个是串联揩振晶振的低负载电容晶振：另一个为并联揩振晶振的高负载电容晶振。
所以，标称频率相同的晶振互换时还必须要求负载电容一至，不能冒然互换，否则会造成电器工作不正常。
一份电路在其输出端串接了一个22K的电阻，在其输出端和输入端之间接了一个10M的电阻，这是由于连接晶振的芯片端内部是一个线性运算放大器，将输入进行反向180度输出，晶振处的负载电容电阻组成的网络提供另外180度的相移，整个环路的相移360度，满足振荡的相位条件，同时还要求闭环增益大于等于1，晶体才正常工作。
晶振输入输出连接的电阻作用是产生负反馈，保证放大器工作在高增益的线性区，一般在M欧级，输出端的电阻与负载电容组成网络，提供180度相移，同时起到限流的作用，防止反向器输出对晶振过驱动，损坏晶振。
和晶振串联的电阻常用来预防晶振被过分驱动。
晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀，这将引起频率的上升，并导致晶振的早期失效，又可以讲drive level调整用。
晶振电路中的两个小电容要怎样选取？
晶振电路中的两个小电容要怎样选取？
晶振分为有源晶振和无源晶振，有源晶振需要供电不需要电容。
无源晶振需要外接电容才可以起振。
无源晶振典型的电路图如下图所示：
上图中，晶振的两个引脚接单片机的晶振引脚。
在晶振的两端接两个瓷片电容，这两个电容一般为15-30pF,成为起振电容。
如果单片机没有特别说明，则选择15-30pF的电容即可，否则要在单片机数据手册的指导下进行电容选型。
单片机的数据手册都会介绍外接晶振的起振电路，如下表所示，就是单片机手册上推荐的晶振电容的选择方法。
根据所接晶振的频率，选择合适的电容。
在设计电路时一定要多研究单片机的数据书册。
以上就是这个问题的回答，感谢留言、评论、转发。
https:///a6647803750935167240/
更多精彩内容请关注本头条号：玩转嵌入式。
感谢大家。
一.因为每一种晶振都有各自的特性，所以最好按照制造厂商所提供的参数来选择外部器件。
二.允许范围内，外部的这两电容越小越好。
值越小，起振时间越短，值越大，稳定性高。
一般12MHZ的晶振可以选择18pf或者22pf 的电容。
三.晶振需要考虑分类，比如有源和无源。
考虑等效电阻，负载电容，频率偏差等。
找份规格书多了解一下，就能学到很多。
当然有点英语知识是必要的。
晶振的匹配电容
12M配30P；24M配22P；大于33M的配5-15P及10K电阻。
一般的电路里晶振旁边都接了两个电容，是起什么作用的啊～～请教高手的指点啊～～～答 1:谐振组成振荡器电路谐振答 2:启振电容。
有空就翻几个老帖出来看看，里面应该有。
答 3:电容三点试振荡器的槽路电容，正反馈量由此两个电容分压决定答 4:负载电容用来纠正晶体的振荡频率用的答 5:re答 6:re 正说，是为了稳定振荡频率；俗说，就是劫持干扰。
电容与内部电路共同组成一定频率的振荡，这个电容是硬连接，固定频率能力很强，其他频率的干扰就很难进来了。
想起一个笑话，大概意思就是本飞机被我劫持了，其他劫持者等下次吧。
这个电容就是本次劫机者。
答 7:晶振电路其实是个电容三点式振荡电路，输出是正玄波晶体等效于电感，加两个槽路分压电容，输入端的电容越小，正反馈量越大。
答 8:负载电容每个晶振都会有的参数例如：稳定度是多少PPN 负载电容是多少PF 等。
当晶振接到震荡电路上在震荡电路所引入的电容不符合晶振的负载电容的容量要求时震荡电路所出的频率就会和晶振所标的频率不同例如：一个4.0000MHz +-20PPN 负载电容是16PF 的晶振当负载电容是10PF时震荡电路所出的频率就可能会是4.0003MHz当负载电容是20PF时震荡电路所出的频率就可能会是3.9997MHz晶振负载电容有2种接法 1 并联在晶振上 2 串联在晶振上第2种比较常用 2个脚都接一个电容对交流地在一些对频率精度要求高的电路上如PLL的基准等。
就是并多个可调电容来微调频率的如果对频率精度要求不高就用固定电容就行了晶振是晶体振荡器的简称，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。
由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。
无源晶振电容匹配与常见问题
1、无源晶振的匹配电容一般最好选择两个不等值的电容，一大一小可以加快起振。
在许可范围内尽量选小一些的电容，大些的电容虽有利于振荡的稳定，但会增加起振时间.一般常用的电容有12PF、15PF,22PF,33PF等，大致都是一个二十皮法量级。
2、石英晶体不可以在RC正弦波振荡电路中使用。
由于石英晶振处于串联谐振点时，晶体阻抗接近于零，调解电容器C，使LC并联电路的谐振频率接近石英晶体的固有谐振频率，电路才能产生稳定的振荡。
所以石英晶体不能在RC正弦波振荡电路中使用
3、无源晶振电路经常出现的问题有以下几种
a、不起振。
晶振的欠激励现象，原因在于激励功率不够或起振时间太长。
这种现象通常表现为上电复位后晶振不工作或是低功耗模式下晶振不工作，但是敲击一下晶振又会正常起振。
解决方法是选择能耗小的晶体，同时在数据手册允许范围内减少外接电容值，缩短起振时间，电容取值不要相同。
b、频率偏大，此为过激励现象，用示波器可以观察到输出波形的波峰和波谷被削平。
此时晶振被过分驱动，应在芯片相关脚上串接电阻调整至输出波形清晰完整。
32.768khz晶振 电容
32.768khz晶振电容
32.768kHz晶振通常需要与一个电容配合使用，以构成振荡电路。
这个电容的值取决于具体的电路设计和应用需求。
对于一个典型的实时时钟（RTC）应用，32.768kHz晶振通常与两个电容（一个
负载电容和一个旁路电容）一起使用。
负载电容的值通常在10-30pF之间，而旁路电容的值通常在0.1-1uF之间。
这些电容的选择和值会影响晶振的频率和稳定性。
因此，在选择电容时，需要考虑电路的阻抗、频率和温度稳定性等因素。
需要注意的是，具体的电容值和类型可能会因不同的应用和电路设计而有所不同。
因此，在实际应用中，建议参考相关的数据手册和应用指南来选择合适的电容值和类型。
晶振与匹配电容的总结
晶振与匹配电容的总结1.匹配电容-----负载电容是指晶振要正常震荡所需要的电容;一般外接电容,是为了使晶振两端的等效电容等于或接近负载电容;要求高的场合还要考虑ic输入端的对地电容;一般晶振两端所接电容是所要求的负载电容的两倍;这样并联起来就接近负载电容了;2.负载电容是指在电路中跨接晶体两端的总的外界有效电容;他是一个测试条件,也是一个使用条件;应用时一般在给出负载电容值附近调整可以得到精确频率;此电容的大小主要影响负载谐振频率和等效负载谐振电阻;3.一般情况下,增大负载电容会使振荡频率下降,而减小负载电容会使振荡频率升高;4.负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和,可看作晶振片在电路中串接电容;负载频率不同决定振荡器的振荡频率不同;标称频率相同的晶振,负载电容不一定相同;因为石英晶体振荡器有两个谐振频率,一个是串联揩振晶振的低负载电容晶振：另一个为并联揩振晶振的高负载电容晶振;所以,标称频率相同的晶振互换时还必须要求负载电容一至,不能冒然互换,否则会造成电器工作不正常;晶振旁的电阻并联与串联一份电路在其输出端串接了一个22K的电阻,在其输出端和输入端之间接了一个10M的电阻,这是由于连接晶振的芯片端内部是一个线性运算放大器,将输入进行反向180度输出,晶振处的负载电容电阻组成的网络提供另外180度的相移,整个环路的相移360度,满足振荡的相位条件,同时还要求闭环增益大于等于1,晶体才正常工作;晶振输入输出连接的电阻作用是产生负反馈,保证放大器工作在高增益的线性区,一般在M欧级,输出端的电阻与负载电容组成网络,提供180度相移,同时起到限流的作用,防止反向器输出对晶振过驱动,损坏晶振;和晶振串联的电阻常用来预防晶振被过分驱动;晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀,这将引起频率的上升,并导致晶振的早期失效,又可以讲drive level调整用;用来调整drive level和发振余裕度;Xin和Xout的内部一般是一个施密特反相器,反相器是不能驱动晶体震荡的.因此,在反相器的两端并联一个电阻,由电阻完成将输出的信号反向 180度反馈到输入端形成负反馈,构成负反馈放大电路.晶体并在电阻上,电阻与晶体的等效阻抗是并联关系,自己想一下是电阻大还是电阻小对晶体的阻抗影响小大电阻的作用是将电路内部的反向器加一个反馈回路,形成放大器,当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振,由于晶体的Q值非常高,因此电阻在很大的范围变化都不会影响输出频率;过去,曾经试验此电路的稳定性时,试过从100K～20M都可以正常启振,但会影响脉宽比的;晶体的Q值非常高, Q值是什么意思呢晶体的串联等效阻抗是 Ze = Re + jXe, Re<< |jXe|, 晶体一般等效于一个Q很高很高的电感,相当于电感的导线电阻很小很小;Q一般达到10^-4量级;避免信号太强打坏晶体的;电阻一般比较大,一般是几百K;串进去的电阻是用来限制振荡幅度的,并进去的两颗电容根据LZ的晶振为几十MHZ 一般是在20~30P左右,主要用与微调频率和波形,并影响幅度,并进去的电阻就要看 IC spec了,有的是用来反馈的,有的是为过EMI的对策可是转化为并联等效阻抗后,Re越小,Rp就越大,这是有现成的公式的;晶体的等效Rp很大很大;外面并的电阻是并到这个Rp上的,于是,降低了Rp值 -----> 增大了Re -----> 降低了Q关于晶振石英晶体振荡器是高精度和高稳定度的振荡器,被广泛应用于彩电、计算机、遥控器等各类振荡电路中,以及通信系统中用于频率发生器、为数据处理设备产生时钟信号和为特定系统提供基准信号;一、石英晶体振荡器的基本原理1、石英晶体振荡器的结构石英晶体振荡器是利用石英晶体二氧化硅的结晶体的压电效应制成的一种谐振器件,它的基本构成大致是：从一块石英晶体上按一定方位角切下薄片简称为晶片,它可以是正方形、矩形或圆形等,在它的两个对应面上涂敷银层作为电极,在每个电极上各焊一根引线接到管脚上,再加上封装外壳就构成了石英晶体谐振器,简称为石英晶体或晶体、晶振;其产品一般用金属外壳封装,也有用玻璃壳、陶瓷或塑料封装的;2、压电效应若在石英晶体的两个电极上加一电场,晶片就会产生机械变形;反之,若在晶片的两侧施加机械压力,则在晶片相应的方向上将产生电场,这种物理现象称为压电效应;如果在晶片的两极上加交变电压,晶片就会产生机械振动,同时晶片的机械振动又会产生交变电场;在一般情况下,晶片机械振动的振幅和交变电场的振幅非常微小,但当外加交变电压的频率为某一特定值时,振幅明显加大,比其他频率下的振幅大得多,这种现象称为压电谐振,它与LC回路的谐振现象十分相似;它的谐振频率与晶片的切割方式、几何形状、尺寸等有关;3、符号和等效电路当晶体不振动时,可把它看成一个平板电容器称为静电电容C,它的大小与晶片的几何尺寸、电极面积有关,一般约几个PF到几十PF;当晶体振荡时,机械振动的惯性可用电感L来等效;一般L的值为几十mH 到几百mH;晶片的弹性可用电容C来等效,C的值很小,一般只有～;晶片振动时因摩擦而造成的损耗用R来等效,它的数值约为100Ω;由于晶片的等效电感很大,而C很小,R也小,因此回路的品质因数Q很大,可达1000～10000;加上晶片本身的谐振频率基本上只与晶片的切割方式、几何形状、尺寸有关,而且可以做得精确,因此利用石英谐振器组成的振荡电路可获得很高的频率稳定度;4、谐振频率从石英晶体谐振器的等效电路可知,它有两个谐振频率,即1当L、C、R支路发生串联谐振时,它的等效阻抗最小等于R;串联揩振频率用fs表示,石英晶体对于串联揩振频率fs呈纯阻性,2当频率高于fs时L、C、R支路呈感性,可与电容C;发生并联谐振,其并联频率用fd表示;根据石英晶体的等效电路,可定性画出它的电抗—频率特性曲线;可见当频率低于串联谐振频率fs或者频率高于并联揩振频率fd时,石英晶体呈容性;仅在fs二、石英晶体振荡器类型特点石英晶体振荡器是由品质因素极高的石英晶体振子即谐振器和振荡电路组成;晶体的品质、切割取向、晶体振子的结构及电路形式等,共同决定振荡器的性能;国际电工委员会IEC将石英晶体振荡器分为4类：普通晶体振荡TCXO,电压控制式晶体振荡器VCXO,温度补偿式晶体振荡TCXO,恒温控制式晶体振荡OCXO;目前发展中的还有数字补偿式晶体损振荡DCXO等;普通晶体振荡器SPXO可产生10^-5～10^-4量级的频率精度,标准频率1—100MHZ,频率稳定度是±100ppm;SPXO没有采用任何温度频率补偿措施,价格低廉,通常用作微处理器的时钟器件;封装尺寸范围从21×14×6mm及5××;电压控制式晶体振荡器VCXO的精度是10^-6～10^-5量级,频率范围1~30MHz;低容差振荡器的频率稳定度是±50ppm;通常用于锁相环路;封装尺寸14×10×3mm;温度补偿式晶体振荡器TCXO采用温度敏感器件进行温度频率补偿,频率精度达到10^-7～10^-6量级,频率范围1—60MHz,频率稳定度为±1～±,封装尺寸从30×30×15mm至××;通常用于手持电话、蜂窝电话、双向无线通信设备等;恒温控制式晶体振荡器OCXO将晶体和振荡电路置于恒温箱中,以消除环境温度变化对频率的影响;OCXO频率精度是10^-10至10^-8量级,对某些特殊应用甚至达到更高;频率稳定度在四种类型振荡器中最高;三、石英晶体振荡器的主要参数晶振的主要参数有标称频率,负载电容、频率精度、频率稳定度等;不同的晶振标称频率不同,标称频率大都标明在晶振外壳上;如常用普通晶振标称频率有：48kHz、500 kHz、kHz、1MHz～ MHz等,对于特殊要求的晶振频率可达到1000 MHz以上,也有的没有标称频率,如CRB、ZTB、Ja等系列;负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和,可看作晶振片在电路中串接电容;负载频率不同决定振荡器的振荡频率不同;标称频率相同的晶振,负载电容不一定相同;因为石英晶体振荡器有两个谐振频率,一个是串联揩振晶振的低负载电容晶振：另一个为并联揩振晶振的高负载电容晶振;所以,标称频率相同的晶振互换时还必须要求负载电容一至,不能冒然互换,否则会造成电器工作不正常;频率精度和频率稳定度：由于普通晶振的性能基本都能达到一般电器的要求,对于高档设备还需要有一定的频率精度和频率稳定度;频率精度从10^-4量级到10^-10量级不等;稳定度从±1到±100ppm不等;这要根据具体的设备需要而选择合适的晶振,如通信网络,无线数据传输等系统就需要更高要求的石英晶体振荡器;因此,晶振的参数决定了晶振的品质和性能;在实际应用中要根据具体要求选择适当的晶振,因不同性能的晶振其价格不同,要求越高价格也越贵,一般选择只要满足要求即可;四、石英晶体振荡器的发展趋势1、小型化、薄片化和片式化：为满足移动电话为代表的便携式产品轻、薄、短小的要求,石英晶体振荡器的封装由传统的裸金属外壳覆塑料金属向陶瓷封装转变;例如TCXO这类器件的体积缩小了30～100倍;采用SMD封装的TCXO厚度不足2mm,目前5×3mm 尺寸的器件已经上市;2、高精度与高稳定度,目前无补偿式晶体振荡器总精度也能达到±25ppm,VCXO的频率稳定度在10～7℃范围内一般可达±20～100ppm,而OCXO在同一温度范围内频率稳定度一般为±～5ppm,VCXO控制在±25ppm以下;3、低噪声,高频化,在GPS通信系统中是不允许频率颤抖的,相位噪声是表征振荡器频率颤抖的一个重要参数;目前OCXO主流产品的相位噪声性能有很大改善;除VCXO外,其它类型的晶体振荡器最高输出频率不超过200MHz;例如用于GSM等移动电话的UCV4系列压控振荡器,其频率为650～1700 MHz,电源电压～,工作电流8～10mA;4、低功能,快速启动,低电压工作,低电平驱动和低电流消耗已成为一个趋势;电源电压一般为;目前许多TCXO和VCXO产品,电流损耗不超过2 mA;石英晶体振荡器的快速启动技术也取得突破性进展;例如日本精工生产的VG—2320SC型VCXO,在±规定值范围条件下,频率稳定时间小于4ms;日本东京陶瓷公司生产的SMD TCXO,在振荡启动4ms后则可达到额定值的90%;OAK公司的10～25 MHz的OCXO产品,在预热5分钟后,则能达到± ppm的稳定度;五、石英晶体振荡器的应用1、石英钟走时准、耗电省、经久耐用为其最大优点;不论是老式石英钟或是新式多功能石英钟都是以石英晶体振荡器为核心电路,其频率精度决定了电子钟表的走时精度;从石英晶体振荡器原理的示意图中,其中V1和V2构成CMOS反相器石英晶体Q与振荡电容C1及微调电容C2构成振荡系统,这里石英晶体相当于电感;振荡系统的元件参数确定了振频率;一般Q、C1及C2均为外接元件;另外R1为反馈电阻,R2为振荡的稳定电阻,它们都集成在电路内部;故无法通过改变C1或C2的数值来调整走时精度;但此时我们仍可用加接一只电容C有方法,来改变振荡系统参数,以调整走时精度;根据电子钟表走时的快慢,调整电容有两种接法：若走时偏快,则可在石英晶体两端并接电容C,如图4所示;此时系统总电容加大,振荡频率变低,走时减慢;若走时偏慢,则可在晶体支路中串接电容C;如图5所示;此时系统的总电容减小,振荡频率变高,走时增快;只要经过耐心的反复试验,就可以调整走时精度;因此,晶振可用于时钟信号发生器;2、随着电视技术的发展,近来彩电多采用500kHz或503 kHz的晶体振荡器作为行、场电路的振荡源,经1/3的分频得到 15625Hz的行频,其稳定性和可靠性大为提高;面且晶振价格便宜,更换容易;3、在通信系统产品中,石英晶体振荡器的价值得到了更广泛的体现,同时也得到了更快的发展;许多高性能的石英晶振主要应用于通信网络、无线数据传输、高速数字数据传输等晶振的负载电容晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容;是指晶振要正常震荡所需要的电容;一般外接电容,是为了使晶振两端的等效电容等于或接近负载电容;要求高的场合还要考虑ic输入端的对地电容;应用时一般在给出负载电容值附近调整可以得到精确频率;此电容的大小主要影响负载谐振频率和等效负载谐振电阻;晶振的负载电容=CdCg/Cd+Cg+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic集成电路内部电容+△CPCB上电容.就是说负载电容15pf的话,两边个接27pf的差不多了,一般a为～各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器. 晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联. 在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十 M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振. 石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 , 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量.设计考虑事项：1.使晶振、外部电容器如果有与 IC之间的信号线尽可能保持最短;当非常低的电流通过IC晶振振荡器时,如果线路太长,会使它对 EMC、ESD 与串扰产生非常敏感的影响;而且长线路还会给振荡器增加寄生电容;2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置;3.当心晶振和地的走线4.将晶振外壳接地如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使晶振的振荡幅度下降不在峰点,影响混频信号的信号强度与信噪.当波形出现削峰,畸变时,可增加负载电阻调整几十K到几百K.要稳定波形是并联一个1M左右的反馈电阻.。
电容的选择晶振记得用NPO切记
电容的选择晶振记得用NPO切记* NPO电容器NPO是一种最常用的具有温度补偿特性的单片陶瓷电容器。
它的填充介质是由铷、钐和一些其它稀有氧化物组成的。
NPO电容器是电容量和介质损耗最稳定的电容器之一。
在温度从-55℃到+125℃时容量变化为0±30ppm/℃,电容量随频率的变化小于± 0.3ΔC。
NPO电容的漂移或滞后小于±0.05%,相对大于±2%的薄膜电容来说是可以忽略不计的。
其典型的容量相对使用寿命的变化小于±0.1%。
NPO电容器随封装形式不同其电容量和介质损耗随频率变化的特性也不同,大封装尺寸的要比小封装尺寸的频率特性好。
下表给出了NPO电容器可选取的容量范围。
封装 DC=50V DC=100V08050.5---1000pF 0.5---820pF12060.5---1200pF 0.5---1800pF1210560---5600pF 560---2700pF2225 1000pF---0.033μF 1000pF---0.018μFNPO电容器适合用于振荡器、谐振器的槽路电容,以及高频电路中的耦合电容。
* X7R电容器X7R电容器被称为温度稳定型的陶瓷电容器。
当温度在-55℃到+125℃时其容量变化为15%,需要注意的是此时电容器容量变化是非线性的。
X7R电容器的容量在不同的电压和频率条件下是不同的,它也随时间的变化而变化,大约每10年变化1%ΔC,表现为10年变化了约5%。
X7R电容器主要应用于要求不高的工业应用,而且当电压变化时其容量变化是可以接受的条件下。
它的主要特点是在相同的体积下电容量可以做的比较大。
下表给出了X7R电容器可选取的容量范围。
封装 DC=50V DC=100V0805 330pF---0.056μF 330pF---0.012μF1206 1000pF---0.15μF 1000pF---0.047μF1210 1000pF---0.22μF 1000pF---0.1μF2225 0.01μF---1μF 0.01μF---0.56μF* Z5U电容器Z5U电容器称为”通用”陶瓷单片电容器。
晶振匹配电容对晶振的影响
晶振匹配电容对晶振的影响
首先，晶振匹配电容的大小会直接影响晶振的振荡频率。
在电
路设计中，选择合适的匹配电容可以确保晶振振荡频率的稳定性和
精确性。
如果匹配电容选择不当，可能会导致晶振的频率偏离预期值，从而影响整个电子系统的性能。
其次，晶振匹配电容也会影响晶振的启动时间和启动可靠性。
正确选择匹配电容可以帮助晶振在启动时快速达到稳定的振荡状态，从而提高系统的响应速度和可靠性。
此外，晶振匹配电容还会影响晶振的抗干扰能力。
通过合适选
择匹配电容，可以减小晶振对外部干扰的敏感度，提高系统的抗干
扰能力，保证信号的稳定性和可靠性。
总的来说，晶振匹配电容对晶振的影响主要体现在振荡频率的
稳定性、启动时间和可靠性以及抗干扰能力上。
正确选择匹配电容
可以有效地提高晶振的性能和整个电子系统的稳定性和可靠性。
常用晶振外接电容值
常用晶振外接电容值
晶振外接电容值是指在使用晶体振荡器时，需要外接的电容器的数值。
晶振外接电容值的选择对于振荡器的性能和稳定性有着重要的影响。
一般来说，晶振外接电容值的选择取决于晶振的频率。
在实际应用中，常见的晶振外接电容值有两种，串联电容和并联电容。
对于串联电容，一般的选择规则是将两个相同数值的电容器串联连接，然后与晶振并联连接到电路中。
这种方式可以有效地减小串扰和提高抗干扰能力。
而对于并联电容，一般的选择规则是将两个相同数值的电容器并联连接，然后与晶振串联连接到电路中。
这种方式可以提高振荡器的启动和保持能力。
在实际应用中，晶振外接电容值的选择需要根据具体的晶振型号和频率来确定。
通常情况下，晶振的厂家会提供相应的外接电容值推荐，用户可以根据这些推荐值来选择合适的外接电容器。
总的来说，正确选择晶振外接电容值对于振荡器的性能和稳定性有着重要的影响。
合适的外接电容值可以提高振荡器的稳定性和抗干扰能力，从而保证电路的正常工作。
因此，在设计电路时，需要认真考虑并选择合适的晶振外接电容值。
晶振的匹配电容选择
晶振的匹配电容选择 The manuscript was revised on the evening of 2021匹配电容是指晶振要正常震荡所需要的电容，一外接电容是为了使晶振两端的等效电容等于或接近于负载电容（晶体的负载电容是已知的，在出厂的时候已经定下来了，一般是几十PF，）。
应用时一般在给出负载电容值附近调整可以得到精确频率，此电容的大小主要影响负载谐振频率，一般情况下，增大电容会使振荡频率下降，而减小电容会使振荡频率升高，晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C] 式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内部电容）+△C（PCB上电容，一般情况下，Cd、Cg取相同的值并联后等于负载电容是可以满足振荡条件的, 在许可的范围内Cd和Ｃg的值越小越好，电容值偏大会虽然有利于震荡的稳定，但是电容过大会增加起振的时间。
如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量。
在电路中输出端和输入端之间接了一个大的电阻，这是由于连接晶振的芯片端内部是一个线性运算放大器，将输入进行反向180度输出，晶振处的负载电容电阻组成的网络提供另外180度的相移，整个环路的相移360度，满足振荡的相位条件，同时还要求闭环增益大于等于1，晶体才正常工作。
晶振输入输出连接的电阻作用是产生负反馈，保证放大器工作在高增益的线性区，一般在M欧级，输出端的电阻与负载电容组成网络，提供180度相移，同时起到限流的作用，防止反向器输出对晶振过驱动，损坏晶振，有的晶振不需要是因为把这个电阻已经集成到了晶振里面。
设计是注意事项：1.使晶振、外部电容器（如果有）与 IC之间的信号线尽可能保持最短。
当非常低的电流通过IC晶振振荡器时，如果线路太长，会使它对 EMC、ESD 与串扰产生非常敏感的影响。
而且长线路还会给振荡器增加寄生电容；2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置；3.当心晶振和地的走线；4.将晶振外壳接地。
24M晶振匹配电容计算
从模块24M 晶振（SMD3225-24MHz -7pF ）电容匹配测试报告图 1.1 24M 晶振原理图 1测试PCB 板寄生电容如上图1.1，图中C1与C2为匹配电容，C3为测试使用表笔（5.6pf ）。
通过频率计测试电路频率偏移，结合晶振T/S 值（T/S 值按20ppm/pf 计算），可计算出PCB 寄生电容。
使用频率计测试晶振电路频偏为-25.6ppm ，如下图1.2所示。
图 1.2 频率偏移频偏-25.6ppm 换算成电容为1.28pf 。
加入表笔后的频率影响，总电容为：pf C 14.52.8//2.86.5=+=）（总根据公式：L C C C C +=+总频偏寄生有：1.28pf 7pf 14.5+=+寄生C pf可算出寄生电容C 寄生:pf 14.3=寄生C2.根据寄生电容值进行匹配方案设计使用的晶振为24.000MHz,CL=7pf 。
根据C 寄生的取值，能够优化出以下几个备选方案：表 1不同匹配电容的备选方案可见方案B 串联后容值匹配效果较好。
已知匹配电容C1=C2=8.2pf ，表笔电容5.6pf ，晶振的T/S=20ppm/pf ，接下来可计算出实际的频率偏移。
使用表笔（5.6pf ）测试出晶振电路频偏为-25.6ppm ，计算此时电路实配电容：14.52C 1C 2C 1C =++•+表笔表笔）（C C pf同时，计算不加表笔时匹配电容：pf C C 1.42//1=表笔令整个电路的匹配电容增加1.04pf ，即频偏增加了20.8ppm ，根据“电容容值越大，晶振电路频率越低”的原理，可得出电路未引入表笔时频偏为-4.8ppm 。
3. 测试方案B 的波形和特性阻抗。
图 1.3 方案B 芯片输入波形图 1.4 方案B芯片输出波形负阻抗测试，约1.5K欧姆时，不能正常抄表。
查规格书，等效电阻最大约为50欧姆，阻抗值为等效阻抗30倍，合理。
4.之前使用以下原理，未串入电阻，匹配电容10pf时输入存在明显过冲，输出波形畸变较为严重。
晶振负载电容和匹配电容的计算
晶振负载电容和匹配电容的计算
晶振负载电容和匹配电容的计算公式如下：
1. 负载电容的计算公式为：
Cload = (CL - Cstray) / 2
其中，Cload表示晶振的负载电容，CL表示晶振的额定负载电容，Cstray表示系统中存在的串扰电容。
2. 匹配电容的计算公式为：
Cmatch = (CL - C0) / 2 + Css
其中，Cmatch表示晶振的匹配电容，C0表示晶振的本身电容，Css表示系统中需要的稳定电容。
需要注意的是，计算中所使用的电容值需要选择最接近的标准值。
另外，一些晶振厂商也提供了负载电容和匹配电容的推荐值，可以参考厂商提供的数据进行选择。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
晶振的匹配电容选择 WEIHUA system office room 【WEIHUA 16H-WEIHUA WEIHUA8Q8-
匹配电容是指晶振要正常震荡所需要的电容，一外接电容是为了使晶振两端的等效电容等于或接近于负载电容（晶体的负载电容是已知的，在出厂的时候已经定下来了，一般是几十PF，）。
应用时一般在给出负载电容值附近调整可以得到精确频率，此电容的大小主要影响负载谐振频率，一般情况下，增大电容会使振荡频率下降，而减小电容会使振荡频率升高，
晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C] 式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内部电容）+△C（PCB上电容，一般情况下，Cd、Cg取相同的值并联后等于负载电容是可以满足振荡条件的, 在许可的范围内Cd和Ｃg的值越小越好，电容值偏大会虽然有利于震荡的稳定，但是电容过大会增加起振的时间。
如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量。
在电路中输出端和输入端之间接了一个大的电阻，这是由于连接晶振的芯片端内部是一个线性运算放大器，将输入进行反向180度输出，晶振处的负载电容电阻组成的网络提供另外180度的相移，整个环路的相移360度，满足振荡的相位条件，同时还要求闭环增益大于等于1，晶体才正常工作。
晶振输入输出连接的电阻作用是产生负反馈，保证放大器工作在高增益的线性区，一般在M欧级，输出端的电阻与负载电容组成网络，提供180度相移，同时起到限流的作用，防止反向器输出对晶振过驱动，损坏晶振，有的晶振不需要是因为把这个电阻已经集成到了晶振里面。
设计是注意事项：
1.使晶振、外部电容器（如果有）与 IC之间的信号线尽可能保持最短。
当非常低的电流通过IC晶振振荡器时，如果线路太长，会使它对 EMC、ESD 与串扰产生非常敏感的影响。
而且长线路还会给振荡器增加寄生电容；
2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置；
3.当心晶振和地的走线；
4.将晶振外壳接地。