PCB设计的阻抗控制和阻抗匹配_黄书伟
PCB设计中阻抗匹配与0欧电阻
谈谈嵌入式系统PCB 设计中的阻抗般配与0 欧电阻1、阻抗般配阻抗般配是指信号源也许传输线跟负载之间的一种合适的搭配方式。
依照接入方式阻抗般配有串行和并行两种方式；依照信号源频率阻抗般配可分为低频和高频两种。
〔1〕高频信号一般使用串行阻抗般配。
串行电阻的阻值为20~75Ω，阻值大小与信号频率成正比，与PCB 走线宽度和长度成反比。
在嵌入式系统中，一般频率大于20M 的信号PCB走线长度大于5cm时都要加串行般配电阻，比方系统中的时钟信号、数据和地址总线信号等。
串行般配电阻的作用有两个：◆ 减少高频噪声以及边沿过冲。
若是一个信号的边沿特别陡峭，那么含有大量的高频成分，将会辐射搅乱，其他，也简单产生过冲。
串通电阻与信号线的分布电容以及负载输入电容等形成一个 RC电路，这样就会降低信号边沿的陡峭程度。
◆ 减少高频反射以及自激振荡。
当信号的频率很高时，那么信号的波长就很短，当波长短得跟传输线长度可以比较时，反射信号叠加在原信号大将会改变原信号的形状。
若是传输线的特色阻抗跟负载阻抗不相等〔即不般配〕时，在负载端就会产生反射，造成自激振荡。
PCB板内走线的低频信号直接连通即可，一般不需要加串行匹配电阻。
〔 2〕并行阻抗般配又叫“终端阻抗般配〞，一般用在输入 / 输出接口端，主要指与传输电缆的阻抗般配。
比方， LVDS与 RS422/485 使用 5 类双绞线的输入端般配电阻为 100~120Ω；视频信号使用同轴电缆的般配电阻为 75Ω或 50Ω、使用篇平电缆为 300Ω。
并行般配电阻的阻值与传输电缆的介质有关，与长度没关，其主要作用也是防范信号反射、减少自激振荡。
值得一提的是，阻抗般配可以提高系统的 EMI 性能。
其他，解决阻抗般配除了使用串 / 并联电阻外，还可使用变压器来做阻抗变换，典型的例子如以太网接口、 CAN总线等。
2、0 欧电阻的作用（1〕最简单的是做跳线用，若是某段线路不用，直接不焊接该电阻即可〔不影响外观〕。
PCB设计的阻抗控制和阻抗匹配
重要性，电路板出故障或问题的概率， 为一个电容（ 图 １ － １） 。
阻抗控制的精度就越低。
电路中信号的完整性，电路的 Ｅ Ｍ Ｉ 和
（４ ）容易造成焊锡短路，可能会增
ＥＭＣ 特性。但是随着产品的可靠性发展
加产品的成本。
和越来越受到重视，在设计时不再是
ＰＣＢ 的各层分布一般是对称的。不
简单的导线连接，必须考虑电路中信
Key words: Reliability; Characteristic Impedance; Impedance Controlling; Impedance match
CLC number: TN306
Document code:A
Article ID:1003-0107(2005)04-0029-03
４３００６８）
Huang Shuwei, Zhao Danling1
(Hubei University of Technology,
Wuhan 430068,China)
摘 要： 阻抗设计是 ＰＣＢ 可靠性设计的一个重要环节。本文从多层 ＰＣＢ 板叠层的设计原理、特性阻抗的
计算方法、严格的阻抗控制，来保证阻抗匹配，实现 Ｐ Ｃ Ｂ 的可靠性，使产品稳定的工作。
号完全相等。这就是说， 应将信号对称 别是在高频电路中，特性阻抗主要取 特性阻抗是否一致，是否匹配。因此，
地布线在内部地线层的两侧。这样做 决于连线的单位分布电容和单位分布 在 Ｐ Ｃ Ｂ 设计的可靠性设计中有两个概
的优点是容易控制阻抗和环流；缺点 电感带来的分布阻抗。理想传输线的 念是我们必须注意的。
印制电路板上导线的特性阻抗是
传输线的特性阻抗只与信号连线 电路板设计的一个重要指标，特别是
电子设计中的PCB走线与阻抗匹配
在高频信号传输中，走线长度对阻抗 的影响较大。随着走线长度的增加， 信号的传输时间延长，导致阻抗减小 。
长度越短，阻抗越大
在低频信号传输中，走线长度对阻抗 的影响较小。较短的走线意味着信号 传输时间较短，因此阻抗较大。
走线材料对阻抗的影响
电导率高的材料具有较低的阻抗
材料的电导率决定了其导电性能，电导率越高，导电性能越好，阻抗越低。常 见的具有高电导率的材料包括铜、银等。
间距
间距决定了走线之间的隔离。适当的间距可以减少串扰 和电磁干扰，确保信号的完整性。
走线的方向与弯曲
方向
尽量保持走线的一致性，避免突然的转向和交叉 。垂直和水平方向的走线在传输高频信号时具有 不同的特性阻抗，需谨慎处理。
弯曲
避免90度直角弯曲，因为这可能导致信号反射和 失真。使用圆弧或更小的角度进行弯曲，以减少 信号损失和反射。
射频信号的阻抗匹配
总结词
射频信号的阻抗匹配对于信号的传输效率和质量至关重要，它能够减少信号的反射和能量损失。
详细描述
在射频信号传输中，阻抗不匹配会导致信号能量反射回源端，不仅降低了信号传输效率，还可能对其他电路产生 干扰。因此，在PCB设计中，需要对射频信号的走线进行精确计算和控制，以确保阻抗匹配。
减小信号衰减和延迟。
集成化与小型化
随着电子设备向集成化和小型化方 向发展，PCB走线和阻抗匹配技术 需要适应更紧凑的设计要求，提高 空间利用率。
智能优化算法
采用智能优化算法对PCB走线和阻 抗匹配进行自动优化，减少人工干 预和设计周期，提高设计效率。
THANKS
感谢观看
04 信号完整性分析
对PCB布局布线结果进行
信号完整性分析，确保信
PCB的阻抗设计
PCB的阻抗设计PCB（Printed Circuit Board，印刷电路板）是电子产品中最重要的组成部分之一，其设计和制造质量直接影响产品的性能和可靠性。
阻抗设计是PCB设计的一个重要方面，它涉及到电路板的层间耦合、反射和传播延迟等参数。
在本文中，我将详细介绍PCB阻抗设计的原理、方法和注意事项。
首先，我们需要了解阻抗的定义。
在电学中，阻抗是指电流和电压之间的比率。
对于PCB来说，阻抗特指信号的电流和电压在PCB导线上的传播特性。
设计阻抗是为了确保信号在PCB上以期望的速度传播，并减少信号的反射和干扰。
阻抗设计的首要目标是匹配信号源和负载的阻抗。
信号源的输出阻抗和负载的输入阻抗应该与PCB设计的阻抗相匹配。
这样，信号能够完全传输到负载端，减少信号的反射和失真。
PCB阻抗设计的方法主要包括以下几个方面：1.选择合适的PCB材料：PCB材料对阻抗有很大的影响。
不同的材料具有不同的介电常数和介电损耗因子，会导致不同的信号传播速度和阻抗特性。
因此，在PCB阻抗设计中，应选择合适的材料以满足要求的阻抗。
2.控制PCB线宽和线间距：PCB线宽和线间距的选择也会影响阻抗。
一般来说，线宽越宽，阻抗越低，线间距越宽，阻抗越高。
因此，在设计PCB时，需要根据要求的阻抗选择合适的线宽和线间距。
3.添加阻抗控制结构：为了实现特定的阻抗，可以在PCB设计中添加阻抗控制结构，如阻抗微带线、差分线和阻抗转换器等。
这些结构可以在特定位置和距离上调整阻抗。
4.使用阻抗计算工具：在PCB阻抗设计中，可以使用专门的阻抗计算工具来计算和模拟阻抗。
这些工具可以帮助设计师根据所选材料和几何参数来优化阻抗。
此外，在进行PCB阻抗设计时，还需要注意以下几个方面：1.阻抗的一致性：在整个PCB中，同一条信号线的阻抗应保持一致，以避免信号的干扰和失真。
这要求PCB上的线宽和线间距要一致，并且要控制好线的长度。
2.制造工艺影响：PCB阻抗设计并不仅仅是在设计阶段进行的，而且还需要考虑到制造工艺对阻抗的影响。
PCB阻抗控制及设计说明
PCB 阻抗控制设计说明随着PCB 信号切换速度不断增长，当今的PCB 设计厂商需要理解和控制PCB 迹线的阻抗。
相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。
在实际情况中，需要在数字边际速度高于1ns 或模拟频率超过300Mhz 时控制迹线阻抗。
PCB 迹线的关键参数之一是其特性阻抗 (即波沿信号传输线路传送时电压与电流的比值) 。
印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电路的PCB 设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。
这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。
阻抗控制阻抗控制(eImpedance Controling) ，线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。
故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。
PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。
影响PCB 走线的阻抗的因素主要有: 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。
PCB 阻抗的范围是25 至120 欧姆。
在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。
迹线和板层构成了控制阻抗。
PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。
但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：信号迹线的宽度和厚度迹线两侧的内核或预填材质的高度迹线和板层的配置内核和预填材质的绝缘常数PCB 传输线主要有两种形式：微带线( Microstrip )与带状线( Stripline )。
微带线( Microstrip )微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数Er 线路板的表面之上，以电源或接地层为参考。
高速PCB设计中的阻抗匹配
高速PCB设计中的阻抗匹配1、阻抗匹配阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这说明全部能量都被负载吸收了。
反之则在传输中有能量损失。
在高速PCB设计中，阻抗的匹配与否关系到信号的质量优劣。
PCB走线什么时候需要做阻抗匹配？不主要看频率，而关键是看信号的边沿陡峭程度，即信号的上升/下降时间，一般认为假如信号的上升/下降时间〔按10%〜90%计〕小于6倍导线延时，就是高速信号，必需留意阻抗匹配的问题。
导线延时一般取值为150ps/inch。
特征阻抗信号沿传输线传播过程当中，假如传输线上各处具有一致的信号传播速度，并且单位长度上的电容也一样，那么信号在传播过程中总是看到完全一致的瞬间阻抗。
由于在整个传输线上阻抗维持恒定不变，我们给出一个特定的名称，来2、表示特定的传输线的这种特征或者是特性，称之为该传输线的特征阻抗。
特征阻抗是指信号沿传输线传播时，信号看到的瞬间阻抗的值。
特征阻抗与PCB导线所在的板层、PCB所用的材质〔介电常数〕、走线宽度、导线与平面的距离等因素有关，与走线长度无关。
特征阻抗可以使用软件计算。
高速PCB布线中，一般把数字信号的走线阻抗设计为50欧姆，这是个大约的数字。
一般规定同轴电缆基带50欧姆，频带75欧姆，对绞线〔差分〕为100欧姆。
常见阻抗匹配的方式1、串联终端匹配在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射。
匹配电阻选择原则：匹配电阻值与驱动器的输出阻抗之和等于传输线的特3、征阻抗。
常见的CMOS和TTL驱动器，其输出阻抗会随信号的电平大小改变而改变。
因此，对TTL或CMOS电路来说，不行能有十分正确的匹配电阻，只能折中考虑。
链状拓扑结构的信号网路不适合使用串联终端匹配，全部的负载必需接到传输线的末端。
串联匹配是最常用的终端匹配方法。
PCB设计中的层叠阻抗匹配技术
PCB设计中的层叠阻抗匹配技术PCB设计中的层叠阻抗匹配技术是一种在多层PCB中实现信号传输时需考虑的重要技术。
在高频信号传输中，为了确保信号在PCB中能够稳定传输且不受干扰，需要进行阻抗匹配以保证信号的传输质量。
层叠PCB通常由内层和外层构成，不同层之间通过介质层隔离。
在设计过程中，我们需要考虑每一层的阻抗匹配，以确保信号在传输过程中不会出现反射、损耗等问题。
层叠阻抗匹配技术主要包括以下几个方面：1. 层间阻抗匹配：在层叠PCB中，内层和外层之间的阻抗匹配是非常关键的。
通过调整不同层之间的介质厚度和介电常数，可以实现目标阻抗值的匹配。
同时，还需要考虑不同层之间的引线长度，以避免信号传输过程中的干扰。
2. 差分信号阻抗匹配：差分信号在高速传输中具有较好的抗干扰性能，但在设计过程中需要确保差分信号对的阻抗匹配。
通过调整差分线的宽度、间距等参数，可以实现差分信号对的阻抗匹配，提高信号传输的质量。
3. 端口阻抗匹配：在PCB设计中，信号源和负载的阻抗匹配也是非常重要的。
通过设计匹配网络或使用阻抗变换器等方法，可以实现信号源和负载的阻抗匹配，减小信号反射和损耗。
在实际的PCB设计中，可采用仿真软件进行阻抗匹配的设计和分析。
通过仿真模拟不同参数的调整，可以找到最佳的阻抗匹配方案，提高PCB设计的成功率。
总的来说，PCB设计中的层叠阻抗匹配技术是实现高速信号传输和抗干扰的关键技术之一。
设计人员需要充分了解不同阻抗匹配技术的原理和方法，灵活运用在实际的项目中，以确保PCB设计的性能和稳定性。
通过不断的实践和优化，可以提高PCB设计的质量和效率，满足不同应用场景的需求。
PCB堆栈设计中的阻抗匹配技术
PCB堆栈设计中的阻抗匹配技术在PCB（Printed Circuit Board）堆栈设计中，阻抗匹配技术是非常重要的一环。
阻抗匹配指的是将信号线的特征阻抗与传输线上的特性阻抗匹配，以确保信号的有效传输和减少信号反射。
正确的阻抗匹配可以提高信号的传输速率和可靠性，降低噪声，减少串扰，提高整体系统的性能。
首先，要了解信号线的特性阻抗和传输线的特性阻抗。
在PCB设计中，信号线通常采用微带线或者同轴电缆，这两种传输线的特性阻抗是通过线宽、线距和介质常数等参数决定的。
而信号线的特性阻抗是为了匹配传输线的特性阻抗而设计的，通常通过控制线宽、线距和堆叠层厚度等参数来实现。
其次，在PCB堆栈设计中，需要考虑不同信号线之间的阻抗匹配。
在设计多层PCB时，不同信号线可能会通过相同的地层或者电源层，这样就会造成信号线之间的相互影响。
为了避免信号互相干扰或者交叉耦合，需要在PCB堆栈设计中合理安排信号线的走线路径和堆叠层顺序，以减小信号线之间的串扰影响。
此外，还需要考虑器件的布局和连接方式对阻抗匹配的影响。
在PCB设计中，布局合理的器件可以减少信号线的走线长度，降低信号传输过程中的损耗和信号衰减，有助于提高信号的稳定性和传输速率。
同时，正确选择连接方式（如差分传输线、屏蔽传输线等）也可以提升系统的抗干扰能力和抗串扰能力，改善系统的整体性能。
总的来说，在PCB堆栈设计中，阻抗匹配技术是至关重要的一环。
通过合理设计信号线的特性阻抗、匹配传输线的特性阻抗、考虑信号线之间的阻抗匹配、注意器件布局和连接方式等方面，可以有效提升整个系统的性能和可靠性，确保信号的正常传输和稳定工作。
通过不断学习和实践，工程师们可以不断提升自己的阻抗匹配技术水平，为PCB设计和电子系统的性能优化贡献自己的力量。
电子设计中的PCB走线与阻抗匹配优化研究
THANKS
感谢观看
阻抗匹配新算法和新模型的研究
总结词
阻抗匹配是电子设计中非常重要的环节，新的算法和模型可以更好地实现阻抗匹配，提 高信号传输的质量。
详细描述
目前，研究者正在研究新的阻抗匹配算法和模型，如基于人工智能的阻抗匹配算法、多 频段阻抗匹配模型等。这些新算法和模型可以更准确地预测和调整阻抗，提高信号的传
输效率和稳定性。
电子设计中的 pcb走线与阻抗 匹配优化研究
作者：XXX 20XX-XX-XX
目 录
• Pcb走线的基础知识 • 阻抗匹配的基础知识 • Pcb走线与阻抗匹配的关系 • Pcb走线与阻抗匹配的优化实践 • Pcb走线与阻抗匹配的未来研究方向
01
CATALOGUE
Pcb走线的基础知识
Pcb走线的定义和重要性
阻抗ቤተ መጻሕፍቲ ባይዱ配的设计
在设计电路时，应充分考虑阻抗匹配 问题，合理选择传输线的类型、线宽 、线厚等参数，以及信号源和负载的 阻抗值，以确保信号传输的质量。
阻抗匹配的测量和调试
阻抗匹配的测量
通过测量信号的反射系数、输入输出电压和电流等参数，可以评估电路的阻抗匹配程度。常用的测量仪器包括示 波器、频谱分析仪和矢量网络分析仪等。
Pcb走线的材料和工艺
材料
常见的PCB走线材料包括铜、铝、金等，其中铜是最常用的 材料。
工艺
PCB走线的制作工艺包括电镀、蚀刻、光刻等，不同的工艺 具有不同的特点和适用范围。
02
CATALOGUE
阻抗匹配的基础知识
阻抗匹配的定义和原理
阻抗匹配的定义
阻抗匹配是指电路中信号源、传输线和负载的阻抗相互匹配，使信号能够无反射 地传输。
迭代优化
PCB的阻抗设计
PCB的阻抗设计PCB(印刷电路板)的阻抗设计是指在电路板设计过程中，对于信号传输线的特性阻抗进行设计和控制，以确保电路板上的信号传输质量和稳定性。
阻抗匹配是一种基本的电路设计要求，特别是在高频和高速电路中更为重要。
本文将详细介绍PCB的阻抗设计。
PCB的阻抗设计的基本原理是通过控制信号传输线的几何尺寸和材料特性来实现。
在PCB设计中，常见的传输线类型包括微带线和同轴线。
微带线是在电路板表面上的一条带状导线，而同轴线是一种环绕在中心导体周围的导体层。
这两种传输线类型都可以用于高速信号传输和阻抗匹配。
首先，对于微带线的阻抗设计，几何尺寸是关键要素。
微带线的宽度、高度和介电常数决定了其阻抗值。
通常，通过调整微带线的宽度来控制阻抗值。
在设计过程中，可以使用一些计算工具，如阻抗计算器或PCB设计软件，来帮助确定所需的微带线宽度以实现所需的阻抗值。
此外，选择合适的基底材料也是必要的。
常用的基底材料有FR-4、RO4003C等，它们具有不同的介电常数和损耗因子，需要根据设计要求选择合适的材料。
其次，对于同轴线的阻抗设计，几何尺寸同样也是关键因素。
同轴线的内外导体尺寸和基底材料的介电常数是决定其阻抗值的主要因素。
与微带线不同的是，同轴线的阻抗设计更为复杂，需要考虑内外导体的尺寸比例以及基底材料的选择。
同样地，可以使用专门的工具和软件来计算和设计所需的同轴线阻抗。
除了几何尺寸和材料选择，PCB的阻抗设计还需要考虑布线规则和布局，以减少信号传输线之间的相互干扰和串扰。
对于高速和高频电路，常见的设计方法包括差分信号布线和层间叠加。
差分信号布线可以减少信号线之间的干扰，并提高抗干扰能力。
层间叠加则可以通过在信号和地线之间添加信号平面，降低信号线之间的串扰。
最后，阻抗设计还需要考虑信号的传输距离和数据速率。
对于高速信号传输和长距离传输，需要更精确地控制阻抗匹配。
此时，可以采用一些特殊的技术，如阻抗匹配微调器和电缆补偿器，以进一步优化阻抗匹配。
(精编)南华大学黄智伟备战XXXX电子设计竞赛
(精编)南华大学黄智伟备战XXXX电子设计竞赛南华大学黄智伟备战2013电子设计竞赛“放大器类”赛题分析1.历届的“放大器类”赛题2.在10届电子设计竞赛中，“放大器类”赛题除了1994年外，其它每届都有，共有10题：3.①实用低频功率放大器（1995年A题）4.②测量放大器（1999年A题）5.③高效率音频功率放大器（2001年D题）6.④宽带放大器（2003年B题）7.⑤程控滤波器（2007年D题）【本科组】8.⑥可控放大器（2007年I题）【高职高专组】9.⑦宽带直流放大器（2009年C题）【本科组】10.⑧数字幅频均衡的功率放大器（2009年F题）【本科组】11.⑨低频功率放大器（2009年G题）【高职高专组】12.⑩LC谐振放大器（2011年D题）【本科组】13.其中：与音频（低频）功率放大器有关的有4题。
与宽带放大器有关的有2题。
与直流、低频放大器有关的有3题，LC谐振放大器有1题。
14.“放大器类”赛题工作原理不复杂，比较历届赛题可以看到，“放大器类”赛题的技术参数（性能指标）要求是越来越高，使得制作难度越来越高。
如：15.在“程控滤波器（2007年D题本科组）”中要求放大器电压增益为60dB，输入信号电压振幅为10mV。
制作“简易幅频特性测试仪”，其扫频输出信号的频率变化范围是100Hz～200kHz，频率步进10kHz。
16.电阻负载（一端接地）时，要求输出功率≥10W。
功率放大电路的-3dB通频带为20Hz～20kHz。
功率放大电路的效率≥60％。
Ω在“数字幅频均衡的功率放大器（2009年F题）”中要求：当输入正弦信号ui电压有效值为5mV、功率放大器接817.，最大输出电压正弦波有效值uo≥10V。
Ω，3dB通频带0～10MHz；负载电阻（50±2）Ω“宽带直流放大器（2009年C题）”中要求最大电压增益AV≥60dB，输入电压有效值ui≤10mV。
放大器的输入电阻≥5018.注意：放大器同时也是各赛题中一个必不可少的组成部分。
单面挠性印制电路板的阻抗控制与匹配设计
单面挠性印制电路板的阻抗控制与匹配设计随着电子技术的不断发展，单面挠性印制电路板（Flexible Printed Circuit Board, 简称FPCB）因其柔性、薄型和轻量的特点在各个领域都得到了广泛的应用。
然而，由于它的结构和工艺的限制， FPCB 的阻抗控制和匹配设计变得尤为重要。
本文将重点介绍单面挠性印制电路板的阻抗控制与匹配设计的相关内容。
首先，我们需要了解阻抗的概念。
阻抗是指电磁波在电路中传播时所遇到的阻力，它由电路的几何形状和材料参数决定。
对于单面挠性印制电路板来说，主要影响阻抗的是电路的结构和层间介质的相对介电常数。
因此，在设计过程中，我们需要考虑以下几个方面：1. 线宽和线间距：线宽和线间距的选择会直接影响到电路板的阻抗。
线宽越宽，阻抗越低；线间距越小，阻抗越大。
因此，我们需要根据设计要求选择合适的线宽和线间距，以达到所需的阻抗数值。
2. 层间介质：层间介质的相对介电常数对阻抗也有很大的影响。
相对介电常数越大，阻抗越低；相对介电常数越小，阻抗越高。
因此，我们需要选择合适的层间介质材料，以满足设计要求的阻抗数值。
3. 线路长度：线路长度对阻抗的影响主要体现在高频信号传输时。
在高频信号传输中，线路长度对阻抗有较大的影响，因此需要保持线路长度的一致性。
通过合理的布局和路径规划，保证线路的长度一致，可以减小阻抗的误差。
4. 接地设计：在单面挠性印制电路板设计中，正确的接地设计也是保证阻抗匹配的关键。
良好的接地设计能够降低信号的回流和电磁干扰，进而提高阻抗的匹配效果。
因此，需要合理规划和布局接地电路，确保其连接良好，最小化接地回路的电阻。
总结起来，单面挠性印制电路板的阻抗控制与匹配设计需要考虑线宽、线间距、层间介质、线路长度以及接地设计等方面的因素。
在设计过程中，我们需要根据要求选择合适的参数，并确保其在一定的误差范围内。
同时，我们还应该通过模拟仿真和实验验证来验证设计的阻抗匹配效果，确保设计的可靠性和稳定性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ｌ： 传输线的导线分布电感，Ｈ／ｍｍ； （１）微带线
一种好的叠层结构就能够作到对
Ｃ： 传输线的导线分布电容，Ｆ／ｍｍ。
此公式必须在 ０．１＜（Ｗ／Ｈ）＜２．０ 及 １
阻抗的有效控制和匹配，其走线可形
在高频（几十到几百 ＭＨｚ）情况下满 ＜（Ｅｒ）＜１５ 的情况才能应用。
成易控制和可预测的传输线结构。 根据传输线理论和信号的传输理
论，信号不仅仅是时间变量的函数，同 时还是距离变量的函数，所以信号在 连线上的每一点都有可能变化。因此 定义连线的交流阻抗，即变化的电压 和变化的电流之比为传输线的特性阻 抗［２］；
（１）
Ｚ（ｗ ）： 理想传输线的特性阻抗，单 位Ω；
Ｌ： 理想传输线的电感，Ｈ／ｍｍ；
印制电路板上导线的特性阻抗是
传输线的特性阻抗只与信号连线 电路板设计的一个重要指标，特别是
走线到参考平面的距离： ｈ ＰＣＢ 板材质的介电常数： εｒ
ELECTRONICS QUALITY
·2005 第 04 期·
质量工程卷 Quality Engineering
可靠性分析与研究
ＰＣＢ 板上导线宽度： ｗ
４３００６８）
Huang Shuwei, Zhao Danling1
(Hubei University of Technology,
Wuhan 430068,China)
摘 要： 阻抗设计是 ＰＣＢ 可靠性设计的一个重要环节。本文从多层 ＰＣＢ 板叠层的设计原理、特性阻抗的
计算方法、严格的阻抗控制，来保证阻抗匹配，实现 Ｐ Ｃ Ｂ 的可靠性，使产品稳定的工作。
29
引 言
能承受得起，很多系统设计供应商会
（１ ）最大的串扰： 由于各层之间没
产品的可靠性是产品的一个重要 建议电路板中至少应该有一个连续平 有地平面或者电源平面，导致交互电
指标，以往可靠性被忽视。产品的可靠 面以控制特性阻抗和信号质量。ＥＭＣ 专 容增大，各信号层之间的串扰比各层
性直接影响到产品的使用价值、公司 家建议在外层上放置地线填充（Ｇｒｏｕｎｄ 本身的串扰还大。
程中，只注重原理和功能的设计，在设 因，在某些普通设计中采用这种方法 会由于环流的增大而恶化。
计好原理图后，认为布线布通就可以 可能会遇到麻烦。我们来看一对电源
（３ ）失去对阻抗的控制： 信号离控
了，而不考虑电路板在一个产品中的 层 ／ 地线层这种简单的情况： 它可看作 制层越远，由于周围有其它导体，因此
接影响这个产品的性能。而 ＰＣＢ 阻抗的 就需将两个极板靠得更近（ 距离 Ｄ） ，并 减少外层的信号布线。对层数较多的
可靠性设计的一个关键环节。
增大介电常数（ ε γ ） 。电容越大则 电路板，可将这种放置方法重复很多
一．电路板的叠层设计
阻抗越低，这是我们所希望的，因为这 次。也可以增加额外的电源层和地线 样可以抑制噪声。不管其它层怎样安 层；只要保证在两个电源层之间没有
一个好的叠层结构是对大多数信 排，主电源层和地线层应相邻，并处于 成对的信号层即可。
号整体性问题、ＥＭＣ 问题、信号完整性、 叠层的中部。如果电源层和地线层间
高速信号的布线应安排在同一对
电路可靠性的最好防范措施，同时也 距较大，就会造成很大的电流环并带 信号层内； 除非遇到因 Ｓ Ｍ Ｔ 器件的连接
是地线层上有很多过孔，而且有一些 特性阻抗只取决于连线的单位分布电
无用的层，也给成本带来很大的增加。 容和单位分布电感。
１．阻抗控制
（２ ）相邻布线的两个信号层。优点
信号的上升沿时间和信号传输到
阻抗控制（ Ｉ ｍ ｐ ｅ ｄ ａ ｎ ｃ ｅ
是地线层中的过孔可控制到最少（ 用埋 接收端所需时间的比例关系决定了信 Ｃｏｎｔｒｏｌｉｎｇ），线路板中的导体中会有
对特性阻抗的影响的前提下，不用的
Ｚ（ｗ）： 实际传输线的特性阻抗，单 定性。
表层区域都可以做成地线层。
位Ω；
ＰＣＢ 板上微带线和带状线的阻抗的
Ｒ ： 传输线的导线电阻，单位Ω ／ 计算方法可参照相应的经验公式，如
二．特性阻抗（Ｃｈａｒａｃｔｅｒｉｓｔｉｃ ｍｍ；
式（４）和式（５）所示［２］
Ｉｍｐｅｄａｎｃｅ）
的前途、使用者的安全。
Ｆ ｉ ｌ ｌ ） 或地线层来控制电磁辐射和对电
（２ ）最大的环流： 电流围绕各电源
在中国，很多工程师常常不重视 磁干扰的灵敏度，在一定条件下这是 层流动且与信号并行，大量电流进入
或者忽视电路板的可靠性，在设计过 一种好建议［１］。 然而由于瞬态电流的原 主电源层并通过地线层返回。Ｅ Ｍ Ｃ 特性
（５）串扰（Ｉｎｄｕｃｅｄ Ｎｏｉｓｅ）；
在线路板中，若有信号传递时，希望有
（６）地弹（Ｇｒｏｕｎｄ Ｎｏｉｓｅ）；
电源的发出端起，在能量损失最小的 情形下，能顺利的传送到接受端，而且 接受端将其完全吸收而不作任何反射。 要达到这种传输，线路中的阻抗必须 和发出端内部的阻抗相等才行称为 “阻抗匹配”。
布线原则，表层布线宽度按英寸计应 单位 ｍｍ；
真。故在高速线路板上的导体，其阻抗
小于按毫微妙计的驱动器上升时间的 三分之一（ 例如： 高速 Ｔ Ｔ Ｌ 的布线宽度
Ｔｒ： 信号的上升沿时间，单位 ｐｓ； 值应控制在某一范围之内，称为“阻抗 Ｄ： 信号实际传输延迟，单位 ｐ ｓ ／ 控制”。
为 １ 英寸） 。
重要性，电路板出故障或问题的概率， 为一个电容（ 图 １ － １） 。
阻抗控制的精度就越低。
电路中信号的完整性，电路的 Ｅ Ｍ Ｉ 和
（４ ）容易造成焊锡短路，可能会增
ＥＭＣ 特性。但是随着产品的可靠性发展
加产品的成本。
和越来越受到重视，在设计时不再是
ＰＣＢ 的各层分布一般是对称的。不
简单的导线连接，必须考虑电路中信
应将多于两个的信号层相邻放置；否源自号的完整性，电路的 Ｅ Ｍ Ｉ 和 ＥＭＣ 特性。
图 １ ：电源层 ／ 地线层等效电容
则，很大程度上将失去对 ＳＩ 的控制。最
印制电路板的可靠性是目前很多工程
可以认为电源层和地线层是电容 好将内部信号层对地对称放置。除非
师需要注意的问题，电路的可靠性直 的两个极板。要想得到较大的电容值， 有些信号需要连线到 ＳＭＴ 器件，应尽量
ｍｍ。
影响 Ｐ Ｃ Ｂ 走线的阻抗的因素主要
如果是多电源供电，在各个电源
如果 Ｐ Ｃ Ｂ 板上导线连线长度的大 有： 铜线的宽度、铜线的厚度、介质的
金属线之间必须铺设地线层使它们隔 于 １／６，我们就可以将信号之间的连接 介电常数、介质的厚度、焊盘的厚度、
开。不能形成电容，以免导致电源之间 导线看做是传输线。由信号等效阻抗 地线的路径、走线周边的走线等。所以
ELECTRONICS QUALITY
30
Reliability Analysis and Research
可靠性分析与研究
质量工程卷 Quality Engineering
么样的两个层能看成一对：
本身的特性相关，在实际电路中，导线 在高频电路的 ＰＣＢ 设计中，必须考虑导
（１） 保证在相等距离的位置返回信 本身电阻值小于系统的分布阻抗，特 线的特性阻抗和器件或信号所要求的
theoretical arithmetic of Characteristic Impedance and strict impedance controlling. These are used to ensure impedance
matching and achieve PCB reliability to make the product be in a steady state.
最易被人们误解。这里有几种因素在 来很大的噪声。将电源层放在一侧而 而不得不违反这一原则。同一类信号
起作用，能解决一个问题的好方法可 将地线层放在另一侧，将会导致如下 的所有走线都应有共同的返回路径（ 即
能会导致其它问题的恶化。只要成本 问题：
地线层） 。有两种思路和方法来判断什
·2005 第 04 期·
孔） ； 缺点是对某些关键信号这种方法 号连线是否被看作是传输线。具体的 各种信号的传递，为提高其传输速率
的有效性下降。 元件驱动和接收信号的 比例关系由下面的公式可以说明。
而必须提高其频率，线路本身若因蚀
接地连接最好能够直接连接到与信号 布线层相邻的层面。作为一个简单的
l ＝Ｔｒ／Ｄ （２） 刻，叠层厚度，导线宽度等不同因素， l： 信号的上升沿等效物理长度， 将会造成阻抗值得变化，使其信号失
和走线阻抗不连续的效应。真正根本
（１ ）反射信号（ Ｒ ｅ ｆ ｌ ｅ ｃ ｔ ｅ ｄ
ＰＣＢ 板上导线厚度：ｈｌ
解决问题的方法还是布线时尽量注意 Ｓｉｇｎａｌｓ）；
上面的两个公式只是经验公式， 避免阻抗不连续的发生。
（２ ）延时和时序错误（ Ｄ ｅ ｌ ａ ｙ ＆
想得到比较准确的结果，最好还是用
足 ｗＬ＞＞Ｒ（当然在信号频率 ＧＭＨｚ 以上的 范围内，则考虑到信号的集肤效应，需 要仔细的研究这种关系） 。那么式（ ３ ） 可以简化为式（ １ ） 所示。
那么对于确定的传输线而言，其 特性阻抗为一个常数。信号的反射现 象就是因为信号的驱动端和传输线的 特性阻抗以及接收端的阻抗不一致所 造成的。对于 Ｃ Ｍ Ｏ Ｓ 电路而言，信号的 驱动端的输出阻抗比较小，为几十欧 姆。而接收端的输入阻抗就比较大。
关键字： 可靠性；特性阻抗；阻抗控制；阻抗匹配
中图分类号： ＴＮ３０６
文献标识码： Ａ
文章编号： １００３－０１０７（２００５）０４－００２９－０３
Abstract: Impedance design is an important part for PCB reliability design. This article will introduce design theory,