加减运算电路
数字电路课程设计之加减法运算电路设计(1)
设计资料1加减法运算电路设计1．设计内容及要求1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。
2.led 灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。
3.提出至少两种设计实现方案，并优选方案进行设计2.结构设计与方案选择2.1电路原理方框图电路原理方框图如下→ →图1-1二进制加减运算原理框图如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
即：若选择加法运算方式，则（1001）2+（0111）2=（10000）2 十进制9+7=16置数开关选择运算方式加法运算电路减法运算电路译码显示计算结果显示所置入的两个一位十进制数并在七段译码显示器上显示16.若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2 并在七段译码显示器上显示02.2.2加减运算电路方案设计2.2.1加减运算方案一如图2-2-1所示：通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。
数A 直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B （反码）+1，实际上其计算的结果为S=A-B完成减法运算。
加法运算和减法运算电路
=8V
12
例：由三运放放大器组成的温度测量电路。
E=+5V
R
R
R
Rt
+ A1 +
ui
_
+ A2 +
R R1 RW R R1
R2
+ A3 +
uo
R2
Rt ：热敏电阻
集成化:仪表放大器
13
E=+5V
R
R
R
Rt
+ A1 +
ui _
+ A2 +
R R1 RW R R1
R2
+ A3 +
uo
R2
Rt f (TC)
( RP2 // R RP1 RP 2 //
R ui1
RP
RP1 // R 2 RP1 //
R
ui
2
)
(R1 Rf )Rf R1 R f
( RP1
//
RP 2
//
R)(
ui1 RP1
ui 2 ) RP 2
将RP= RN的条件代入可得：
uo
Rf
( ui1 RP1
ui 2 RP 2
)
在RP1=
RP2
ui1
可以变为：
uo ui2 ui1
反相输入结构的减法电路，由于出现虚地，放大电路没
有共模信号，故允许 ui1 、ui2 的共模电压范围较大，且输
入阻抗较低。在电路中，为减小温漂提高运算精度，同相端
须加接平衡电阻。
4
6.2.2 减法运算电路
1、差动减法器
由Ui1产生的输出电压为：
uo
Rf R1
多级运算电路实验报告(3篇)
第1篇一、实验目的1. 理解多级运算电路的工作原理及特点。
2. 掌握多级运算电路的设计方法。
3. 学习使用电子实验设备，如信号发生器、示波器、数字万用表等。
4. 培养实验操作能力和数据分析能力。
二、实验原理多级运算电路是由多个基本运算电路组成的，通过级联多个基本运算电路，可以实现对信号的放大、滤波、调制、解调等功能。
本实验主要涉及以下几种基本运算电路：1. 反相比例运算电路：该电路可以实现信号的放大或衰减，放大倍数由反馈电阻RF和输入电阻R1的比值决定。
2. 同相比例运算电路：该电路可以实现信号的放大，放大倍数由反馈电阻RF和输入电阻R1的比值决定。
3. 加法运算电路：该电路可以将多个信号相加，输出信号为各输入信号的代数和。
4. 减法运算电路：该电路可以实现信号的相减，输出信号为输入信号之差。
三、实验仪器与设备1. 信号发生器：用于产生实验所需的输入信号。
2. 示波器：用于观察实验过程中信号的变化。
3. 数字万用表：用于测量电路的电压、电流等参数。
4. 电阻、电容、二极管、运放等电子元器件。
5. 电路板、导线、焊接工具等。
四、实验内容与步骤1. 设计并搭建反相比例运算电路，测量并记录放大倍数、输入电阻等参数。
2. 设计并搭建同相比例运算电路，测量并记录放大倍数、输入电阻等参数。
3. 设计并搭建加法运算电路，测量并记录输出信号与输入信号的关系。
4. 设计并搭建减法运算电路，测量并记录输出信号与输入信号的关系。
5. 分析实验数据，验证实验结果是否符合理论计算。
五、实验结果与分析1. 反相比例运算电路实验结果：放大倍数为10，输入电阻为10kΩ。
分析：根据理论计算，放大倍数应为RF/R1，输入电阻应为RF+R1。
实验结果与理论计算基本一致。
2. 同相比例运算电路实验结果：放大倍数为10，输入电阻为10kΩ。
分析：根据理论计算，放大倍数应为RF/R1，输入电阻应为RF+R1。
实验结果与理论计算基本一致。
4位加减法并行运算电路(包括拓展8位)
4位加减法并行运算电路(包括拓展8位)二○一二～二○一三学年第一学期电子信息工程系脉冲数字电路课程设计报告书班级：电子信息工程(DB)1004班课程名称：脉冲数字电路课程设计学时： 1 周学生姓名：学号：指导教师：廖宇峰二○一二年九月一、设计任务及主要技术指标和要求➢ 设计目的1. 掌握加/减法运算电路的设计和调试方法。
2. 学习数据存储单元的设计方法。
3. 熟悉集成电路的使用方法。
➢ 设计的内容及主要技术指标1． 设计4位并行加/减法运算电路。
2． 设计寄存器单元。
3． 设计全加器工作单元。
4． 设计互补器工作单元。
5． 扩展为8位并行加/减法运算电路（选作）。
➢ 设计的要求1． 根据任务，设计整机的逻辑电路，画出详细框图和总原理图。
2． 选用中小规模集成器件（如74LS 系列），实现所选定的电路。
提出器材清单。
3． 检查设计结果，进行必要的仿真模拟。
二、方案论证及整体电路逻辑框图➢ 方案的总体设计步骤一因为参与运算的两个二进制数是由同一条数据总线分时串行传入，而加法运算的时候需要两个数的并行输入。
所以需要两个寄存器分别通过片选信号，依次对两个二进制进行存储，分别在寄存器的D c B A Q Q Q Q 端口将两个4位二进制数变成并行输出； 步骤二 为了便于观察置入两个4位二进制数的数值大小，根据人们的习惯，在寄存器的输出端，利用两个七段译码器将二进制数转化为十进制数； 步骤三通过开关选择加/减运算方式；步骤四若选择加法运算方式，对所置入数送入加法运算电路进行运算；即：9)1001()0110()0011(222==+ 【十进制：963=+】又或：15)1111()0100()1011(222==+ 【十进制：15511=+】步骤五若选择减法运算方式，对所置入数送入减法运算电路进行运算；即：2)0010()0101()0111(222==- 【十进制：257=-】又或：10)1010()1101()0011(222=-=- 【十进制：10133-=-】步骤六为了便于观察最后的计算结果，以及对最后的计算结果的正确性能做出快速的判断，根据人们的习惯，同上，将计算出的结果输入七段译码器进行译码显示。
简单加减计算电路
简单加减计算电路简单加/减运算电路1 设计主要内容及要求1.1 设计⽬的：（1）掌握1位⼗进制数加法运算电路的构成、原理与设计⽅法；（2）熟悉QuartusII的仿真⽅法。
1.2 基本要求:（1）实现⼆进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit⼆进制码加法的BCD调整；（4）根据输⼊的4bitBCD编码⾃动判断是加数还是被加数。
1.3 发挥部分:（1）拓展2位⼗进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2 设计过程及论⽂的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个⽅向：（2）符合设计要求的报告⼀份，其中包括逻辑电路图、实际接线图各⼀份；（3）设计过程的资料、草稿要求保留并随设计报告⼀起上交；报告的电⼦档需全班统⼀存盘上交。
2.2 课程设计论⽂的基本要求（1）参照毕业设计论⽂规范打印，⽂字中的⼩图需打印。
项⽬齐全、不许涂改，不少于3000字。
图纸为A3，附录中的⼤图可以⼿绘，所有插图不允许复印。
（2）装订顺序：封⾯、任务书、成绩评审意见表、中⽂摘要、关键词、⽬录、正⽂（设计题⽬、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、⼯作过程分析、元器件清单、主要器件介绍）、⼩结、参考⽂献、附录（逻辑电路图与实际接线图）。
摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，⼈们的⼤部分⽣活都依赖于这些数字化的设备。
⽽随着科技的发达，这些数字设备的功能越来越强⼤，程序越来越复杂。
但是我们都知道各种复杂的运算都是从简单的加减运算衍⽣出来的。
经过半学期的数字电⼦技术基础的学习，我们对数字电⼦技术的理论知识有了⼀定的了解。
在这个时刻，将理论结合实际的欲望，便显得更加迫切，⽽此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。
本次的简单运算电路是基于QuartusⅡ仿真软件⽽设计的，⽽每⼀个仿真软件都有它⾃⼰的特⾊与优缺点。
加减法运算电路设计
加减法运算电路设计1．设计内容及要求1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。
2.led灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。
3.提出至少两种设计实现方案，并优选方案进行设计2.结构设计与方案选择2.1电路原理方框图电路原理方框图如下→→图1-1二进制加减运算原理框图如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
即：若选择加法运算方式，则（1001）2+（0111）2=（10000）2十进制9+7=16 并在七段译码显示器上显示16.若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2并在七段译码显示器上显示02.2.2加减运算电路方案设计2.2.1加减运算方案一如图2-2-1所示：通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。
数A 直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B （反码）+1，实际上其计算的结果为S=A-B完成减法运算。
比例加减运算电路
测控电路实验报告
小组人员名单
班号1201131 组长
姓名李欣尤
电话
姓名学号姓名学号李欣尤1120110126
石洪宇1120110115
实验题目比例加减运算电路
实验类型
仿真
实验目的1.掌理解运算放大器的基本性质和特点。
2.熟悉集成运放构成的几种运算电路的结构及特点，测定其运算关系。
3.锻炼仿真能力。
实验
设计
仿真电路图：
仿真电路图如上，由此设计出的比例加减运算电路可以经过适当调整得到同相加法运算电路，反向加法运算电路以及减法运算电路。
实验步骤：
1.在Multisim软件上设计出比例加减运算电路；
2.对其进行变换得到各种运算电路（同相加法运算电路，反向加法运算电路以及减法
运算电路）。
实验设备设备名称型号/规格用途备注仿真软件Multisim 实验仿真
1
实验数据及处理1.同向加法运算电路
如图，输出567)6
O
U R R R VDD V
=++⨯=
（
2.反向加法运算电路
如图，输出567
-)-6
O
U R R R VDD V
=++⨯=
（
3.减法运算电路
如图，
213
O
U VDD VDD V
=-=
2
实验结论实验结论：设计的比例加减运算电路符合要求。
分析与讨论：设计初期有些迷茫，经过查找资料后经过一系列的思考，设计与修改终于完成了最终要求。
教师签字实验成绩
实验设计
操作与数据处理
3。
加减运算电路原理及应用
加减运算电路原理及应用作者：梁伟来源：《电子技术与软件工程》2017年第24期摘要加减运算电路能够对两个输入信号之差进行放大，可以实现代数加减运算功能，运用proteus模拟软件进行实验，分析运算结果，集成运放的加减运算可应用于彩色电视系统传输信号编码过程。
【关键词】加减运算电路模拟软件编码1 前言集成运算放大器简称集成运放，是由多级直接耦合放大电路组成的高增益模拟集成电路。
集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器电容器等元件，并按照多层布线的方法将各元器件组合成完整的电子电路，实现元件、电路和系统的三结合。
集成运算放大器是可以进行运算的高放大倍数直流放大器，是线性集成电路中最通用的一种。
集成运算放大器与用分立元件构成的电路相比，它具有稳定性好、电路计算容易、成本低等很多优点，被广泛应用。
2 加减运算电路原理及应用集成运放的应用表现在它能够构成各种运算电路，在运算电路中，集成运放必须工作在线性区，在深度负反馈条件下，能够实现各种数学运算，包括：比例运算电路、加减运算电路等。
加减运算电路类型：有多个反相输入端，一个同相输入端。
对两个输入信号之差进行放大，可实现代数加减运算功能，如图1所示电路为完成这种代数加减功能的运放电路。
加减运算电路如图1所示，多个输入电压ui1，ui2，ui3通过电阻R1，R2，R3接入反相输入端，故输出电压uo与输入电压ui反相，在输出端与反相输入端之间接有反馈电阻Rf。
输入信号电压ui2通过电阻R4接入同相输入端，电阻R5接地。
运算放大器工作在线性区时，两个重要特性：理想运放的同相输入端与反相输入端的电位相等，即u+≈ u-，此时两个输入端相当于短路，但内部并未短路，称为“虚短路”。
理想运放的输入电流等于零，即i+=i-=0，因为净输入端电压为零，又因为理想集成运放的输入电阻ri=∞，故可认为两个输入端的净输入电流也均为零，此时两个输入端相当于断路，但内部并未断路，称为“虚断路”。
第5章信号运算电路
由同相运算放大器构成的峰值检测电路如下 图所示。其中(a)、(b)分别为正、负峰值检测电 路。
以(a)为例：当ui大于UC时，D2截止，D1导通， 电路实现采样u0=ui 。当ui下降，IC1同相电位低 于反相电位时， IC1 为跟随器，D1截止，D2导
uic 0 Rif R ROf 0
uI uN uN uO
R
Rf
Af
Rf R
uo
Rf R
uI
5.1.3 差分比例运算放大电路 两个输入端均有输入，参数对称。
Af
u0 ui1 ui2
Rf R
5.2 加减运算电路
5.2.1 同相加法运算电路
其中：Rp=R1∥R2 ∥R3 ∥R4 RN=R∥Rf
uI
0
0
uo
t
uo
0
t
0
0 t
uo
0 t
uO
1 RC
U Im sint(
dt)
UIm cost RC
二、比例积分电路
在模拟电子控 制技术中，可用运 算放大器来实现比 例积分电路，即PI 调节器，其线路如 图所示。
C1 R1
+
R0
Uin
A
+
Uex
+
Rbal
比例积分（PI）调节器
PI输入输出关系如何？
下面介绍各种运算电路的结构、特点和应用。
5.1 比例运算放大电路
比例及加减运算电路实验报告
竭诚为您提供优质文档/双击可除比例及加减运算电路实验报告篇一：实验四比例求和运算电路实验报告实验四比例求和运算电路一、实验目的1．掌握用集成运算放大器组成比例、求和电路的特点及性能。
2．学会上述电路的测试和分析方法。
二、实验仪器1.数字万用表2.信号发生器3.双踪示波器其中，模拟电子线路实验箱用到直流稳压电源模块，元器件模组以及“比例求和运算电路”模板。
三、实验原理（一）、比例运算电路1．工作原理a．反相比例运算,最小输入信号uimin等条件来选择运算放大器和确定外围电路元件参数。
如下图所示。
10kΩ输入电压ui经电阻R1加到集成运放的反相输入端，其同相输入端经电阻R2接地。
输出电压uo经RF接回到反相输入端。
通常有：R2=R1//RF由于虚断，有I+=0，则u+=-I+R2=0。
又因虚短，可得：u-=u+=0由于I-=0，则有i1=if，可得：ui?u?u??uo?R1RFuoRF?AufuR1i由此可求得反相比例运算电路的电压放大倍数为：??u?Rif?i?R1?ii?反相比例运算电路的输出电阻为：Rof=0输入电阻为：Rif=R1b．同相比例运算10kΩ输入电压ui接至同相输入端，输出电压uo通过电阻RF 仍接到反相输入端。
R2的阻值应为R2=R1//RF。
根据虚短和虚断的特点，可知I-=I+=0,则有u??且u-=u+=ui，可得：R1?uo?uiR1?RFAuf?R1?uoR1?RFuoR?1?FuiR1同相比例运算电路输入电阻为：Rif?输出电阻：Rof=0ui??ii以上比例运算电路可以是交流运算，也可以是直流运算。
输入信号如果是直流，则需加调零电路。
如果是交流信号输入，则输入、输出端要加隔直电容，而调零电路可省略。
（二）求和运算电路1．反相求和根据“虚短”、“虚断”的概念RRui1ui2uouo??(Fui1?Fui2)R1R2R1R2RF当R1=R2=R，则uo??RF(ui1?ui2)R四、实验内容及步骤1、.电压跟随电路实验电路如图1所示。
加法运算和减法运算电路
根据“虚短”的概念和RP= RN的条件可得：
u u u u i 3 i 4 i 1 i 2 u R ( ) o f R R R P 3 R P 4 1 P 2
R R R // R R // R 1 f P 2 P 1 u ( u u ) o i 1 i 2 R R R // R R R // R 1 P 1 P 2 P 2 P 1
( R R R u u 1 f) f i 1 i 2 ( R // R // R )( ) P 1 P 2 R R R 1 f P 1 R P 2
u u i1 i2 u R ( ) o f R R P 1 P 2 将RP= RN的条件代入可得： R f (u 在RP1= RP2 =R的情况下可得： u o i1 u i2) R
3
3、利用加法器和反相比例器实现减法器
R R f f u ( u u o i1 i2) R R 1 2 R R R R f f f f u ( u ( u )) u u 0 i 1 i 2 i 2 i 1 R R R R 1 2 2 1
R 240 k F
R k 1 24
R 30 k 2
u 10 u 8 u 20 u o i 1 i 2 i 3
uo=10ui1+ 8ui2 - 20ui3
R 12 k 3
R 80 k 4
8
单运放的加减运算电路
u i 1 u i 2 u i 3 u i 4 u R ( ) o 5 R R R R 1 2 3 4
1.8位可控加减法电路设计 2.4位先行进位电路设计 实验报告
1.8位可控加减法电路设计2.4位先行进位电路设计实验报告1.引言1.1 概述概述随着科技的发展，数字电路设计在计算机科学和电子工程领域中扮演着至关重要的角色。
本实验旨在设计并实现可控加减法电路和先行进位电路，以进一步提升数字电路设计的能力。
在本实验中，我们首先介绍了实验的目的和本文的结构。
接着，我们详细讲解了1.8位可控加减法电路设计的原理和电路图设计，并通过实验演示了其功能和性能。
随后，我们进一步介绍了2.4位先行进位电路设计的原理和电路图设计。
通过实验验证，我们展示了该电路在实际应用中的可靠性和高效性。
最后，我们总结了实验的结果，并分享了实验过程中的心得体会。
通过本次实验，我们不仅深入理解了可控加减法电路和先行进位电路的工作原理，还提升了自身的数字电路设计技能。
在本文中，我们将使用以下内容来阐述每个部分的主要思想和实验结果。
通过对这些内容的深入讨论，希望能够为读者提供一个清晰而全面的认识，以便更好地理解和应用可控加减法电路和先行进位电路的设计方法。
1.2文章结构【1.2 文章结构】本实验报告将分为以下几个部分进行描述和介绍。
首先，在引言部分，我们将对本实验的概述进行说明，介绍实验报告的结构以及实验的目的。
接下来，在第二部分中，我们将详细介绍1.8位可控加减法电路的设计原理。
这部分将涵盖所需的原理背景知识，并展示设计过程中所采用的方法和思路。
同时，我们将呈现电路图的设计，以便读者可以更直观地理解整个电路的实现方式。
第三部分将介绍2.4位先行进位电路的设计原理。
在这一部分中，我们将阐述该电路的工作原理和所采用的设计方案。
同样，我们还将提供对应的电路图设计，以帮助读者更好地了解电路的构成和工作方式。
在实验报告的最后一部分，我们将总结实验结果并得出结论。
在4.1实验结果总结中，将详细列举每个电路的实验结果，并对其性能进行评估和分析。
同时，我们将在4.2实验心得中分享我们在实验过程中的经验和感悟，包括遇到的问题、解决方案以及对未来可能的改进的展望。
电路中向量的加减运算
电路中向量的加减运算电路中的向量加减运算是电路分析中的重要内容之一。
向量加减运算指的是将电路中的电流和电压视为向量，通过进行向量的加法和减法运算，来求解电路中的各种参数。
本文将从向量的定义、向量的加法和减法运算以及在电路中的应用等方面进行介绍。
我们来了解一下向量的定义。
在电路中，电流和电压被视为带有方向的量，可以用向量表示。
向量是具有大小和方向的量，通常用箭头来表示，箭头的长度表示向量的大小，箭头的方向表示向量的方向。
在电路中，我们通常用大写字母加箭头来表示向量，例如电流向量可表示为I，电压向量可表示为V。
接下来，我们来看一下向量的加法运算。
向量的加法运算是指将两个向量相加得到一个新的向量。
在电路中，电流和电压的加法运算是指将两个电流或电压向量按照一定的规则相加。
具体来说，当两个电流或电压向量的方向相同时，它们的大小相加，方向不变；当两个电流或电压向量的方向相反时，它们的大小相减，方向取较大的向量的方向。
通过向量的加法运算，可以计算出电路中的总电流和总电压等参数。
然后，我们来看一下向量的减法运算。
向量的减法运算是指将一个向量减去另一个向量得到一个新的向量。
在电路中，电流和电压的减法运算是指将一个电流或电压向量减去另一个电流或电压向量得到一个新的电流或电压向量。
具体来说，当减去的电流或电压向量的方向与被减去的电流或电压向量的方向相同时，它们的大小相减，方向不变；当减去的电流或电压向量的方向与被减去的电流或电压向量的方向相反时，它们的大小相加，方向取被减去的向量的方向。
通过向量的减法运算，可以计算出电路中的电流和电压的差值等参数。
我们来看一下向量加减运算在电路中的应用。
在电路分析中，向量加减运算是非常常见的操作。
通过进行向量的加法和减法运算，可以计算出电路中的电流和电压等参数。
例如，在串联电路中，可以将各个元件的电流向量按照串联的顺序相加得到总电流向量；在并联电路中，可以将各个元件的电流向量按照并联的顺序相加得到总电流向量。
8位可控加减法电路设计logisim的源码
8位可控加减法电路设计logisim的源码在Logisim中设计8位可控加减法电路的源码Logisim是一款功能强大的数字逻辑电路仿真软件，在本文中，我们将使用Logisim来设计一个8位可控加减法电路的源码。
此电路能够接收两个8位的二进制数，并根据一个控制信号来选择加法或减法运算。
我们将详细讲解设计思路，并提供完整的源码。
首先，我们需要了解8位加减法电路的基本原理。
在二进制加法中，我们使用全加器来进行每一位的相加操作。
而在二进制减法中，我们需要借位操作，即从上一位借一位。
因此，我们需要在电路中加入一个标志位，来表示是否进行借位操作。
接下来，我们进入Logisim软件，创建一个新的电路文件。
我们将会用到输入端口、输出端口、全加器和标志位等组件。
在Logisim中，这些组件可以通过点击"工具箱"中的相应图标来添加到电路中。
然后，我们需要添加两个8位输入端口，分别用于输入被加数和加数。
同样地，我们还需要添加一个1位输入端口，用于输入控制信号，以选择加法或减法运算。
最后，我们添加一个9位输出端口，用于输出运算结果和标志位。
接下来，我们将使用全加器来设计并实现8位的加法器。
首先，我们需要使用8个全加器分别对每一位进行加法运算。
每个全加器由三个输入和两个输出构成，分别为输入位、被加数位和进位位，以及输出位和进位输出位。
我们将使用门电路来实现全加器的功能。
在Logisim中，我们可以在工具箱中找到门电路的相关组件，如AND门和XOR门。
我们需要依次连接这些门电路组件，来构建一个全加器。
为了方便起见，我们可以先绘制一个全加器的单元电路，然后将其复制并连续地连接起来，形成一个8位加法器。
对于减法运算，我们需要使用补码的方式进行计算。
我们可以通过将减数取反并加1来得到减法的结果。
为了实现这一功能，我们需要对减数进行取反操作，并添加一个加法器。
在加法器后面，我们添加一个标志位来判断是否进行借位操作。
减法运算电路
减法运算电路减法运算电路有四种： 1、单运放减法电路。
2、差分输入组态电路。
在满足 21R R=[]121i i f o U U R R U -=fR R =3方法一：依据法则列出fI I =1 分别求出 ?=- 根据+-=U U32I I = ?=+U 得 出 o U 与输入量的关系 方法二：由迭加原理求出-U 和+U⎥⎥⎦⎤⎢⎢⎣⎡+-=+++=-f o i o f i ff R U R U R U R R R U R R R U 111111 f R R R //1=-222323R U R U R R R U i i ⋅=+=++ 32//R R R =+ +-=U U1122R U R R U R R R U i f i f o ⋅-⋅⋅=∴-+ （可推广的例子）当两输入端外电路平衡时，+-=R R ，则2122i f i f o U R R U R R U -=当fR R R ==21时， 则12i i o U U U -=3、加减混合运算电路 特点： 加量从同相端加入减量从反相端加入 依据：==+-i I U U方法一：依据法则列出方程 fI I I =+21 然后求解??==+-U U543I I I =+ 寻找出oU 与输入量的关系方法二：利用迭加原理分别得到+-U U .或直接由推广式得出： ⎥⎦⎤⎢⎣⎡+-⎥⎦⎤⎢⎣⎡+⋅=-+22114433R U R U R R U R U R R R U i i f i i f o（521542////////R R R R R R R R ==-+） 当两输入端外电路平衡时，.+-=R R 22114133i f i if i f i f o U R R U R R U R R U R R U --+=当fR R R R R R =====54321时，[]21431i i i i f o U U U U R R U --+=当fR R =1时，1234i I i i o U U U U U --+= （实现了加减混合运算）4、双运放减法电路 特点： 由两级运放组成第一级的输出为第二级的一个输入信号 42211111i i f i f o U U R R U R R U =⎥⎦⎤⎢⎣+-=⎥⎦⎤⎢⎣⎡++-=⎥⎦⎤⎢⎣⎡+-=22211142332442332i f i f f i f i f i f o U R R U R R R R U R R U R R U R R U 可见，加减混合运算亦可由两级反相求和电路来完成。
加减运算电路
加减运算电路
加减运算电路是指将两个数相加或相减的运算电路，是一种具有数字逻辑处理能力的电路。
它由若干个基本元件及其组合而成，可以实现对二进制数据的加减运算。
加法电路可以分为两类：全加器和半加器。
全加器可以实现任意位数的加法运算，它由若干个半加器组成，每个半加器由两个异或门、一个与门和一个或门组成。
减法电路可以由补码的形式实现。
在实现减法运算时，可以使用全加器和半加器，也可以使用两个全加器和一个反相器来实现。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
I1+I2+…+In=0
U
s Rs
R URof
∵U+=U-
U
s Rs
R URof
R1 U -
U1 I1 R2
+
•• •
U2 I2 Rn U
Un In
Uo
I1
U1 U R1
，
I2
U2 U R2
，
……,
In
Un U Rn
U1 U U2 U Un U 0
R1
R2
Rn
U
(1 R1
1 R2
U
2
U
o
(1
Rf )U R1
(1
Rf R1
)
R3
R 2
R3
U 2
20/101
当U1和U2共同作用时：
Rf
据叠加原理：
U1
R1
-
U o Uo Uo
U2
(R1 Rf R1
)
R3 R2 R3
U2
Rf R1
U
1
+ R2
R3
Uo
若R1=R2 ， R3=Rf
Uo
Rf R1
(U2
U1
)
小结： 1)当R1=R2，R3=Rf时，减法器的输出电压为两个输入信号 之差乘以放大系数Rf/R1, 故又称它为差分放大器。 2)为减小失调误差，需 R1//Rf=R2//R3。
Rs R1 R2
Rn
19/1013.减法器
分析：运放工作在线性放大时，
Rf
可用叠加原理来推导输出表达 U
R1 -
式。
1
当U2=0时，在输入信号U1 的作用下，产生的输出为U'o
U
2
U +
R2
R3
UU'o'oo
Uo
Rf R1
U1
当U1=0时，在输入信号U2的作用下，产生的输出为U''o
U
R3 R2 R3
If Rf
•• •
U2 I2 R2 U1 I1 R1
-
+
RP
Uo
平衡电阻
Rp≈R1//R2//…//Rn//Rf
If
U- Uo Rf
Uo Rf
Uo
Rf
(
U1 R1
U2 R2
Un ) Rn
当R1=R2=…=Rn=Rf时，Uo= -(U1+U2+…+Un)
17/101
2.同相加法器
If
Rf
Rs
∵I+=I -≈0→
加减运算电路
16/810.12.2加减运算电路
1. 反相加法器
∵I+=I- ≈0→ I1+I2+…+In=If
∵U+=U- , U+= 0 ∴U-= 0
I1 U1 U U1
R1
R1
I2
U2 R2
……,
In
Un ， Rn
U1 U2 Un Uo
R1 R2
Rn
Rf
Un In Rn
U+= 0
1 ) U1
Rn
R1
U2 R2
Un Rn
18/101
1 U ( R1
1 R2
1 Rn
)
U1 U 2 Un
1 R2
Rn
令
R1
1
1
1
R1 R2
Rn K
If Rf Rs U -
U1 U2
•• •
I1 R1 I2 R2
+
U
Un In Rn
Uo
U
Rs Rs Rf
Uo
U o K (1 Rf )(U1 U 2 Un )
制作单位：北京交通大学电子信息工程