24秒倒计时器的设计
单片机设计24秒倒计时
单片机设计24秒倒计时1.引言倒计时器是一种常见的电子设备，被广泛应用于体育比赛、倒计时游戏、厨房计时等场景中。
本文介绍了使用单片机设计一个24秒倒计时器的方法和过程。
2.设计原理本设计使用的单片机为51系列单片机，采用倒计时的方式进行计时，显示剩余时间，并发出声音提示时间结束。
具体实现主要包括以下几个步骤：-初始化单片机的定时器和功能引脚；-设置定时器的工作模式和计时时间；-编写程序控制定时器开始计时；-显示剩余时间并发出声音提示；-定时器到达设定时间后，停止计时并显示时间结束。
3.硬件设计硬件设计主要包括51系列单片机、LED数码管和蜂鸣器。
-单片机需要通过引脚连接LED数码管，用于显示剩余时间；-单片机通过一个GPIO引脚连接蜂鸣器，用于发出时间结束的提示声音。
4.软件设计软件设计主要包括初始化、计时、显示和提示等功能。
-初始化函数主要用于设置单片机的定时器和GPIO引脚；-计时函数用于设定倒计时的时间，并开始计时；-显示函数用于将剩余时间显示在LED数码管上；-提示函数用于判断是否到达设定时间，如果是则停止计时并发出提示声音。
5.实验结果经过调试和测试，实验结果表明该24秒倒计时器可以正常工作。
在开始计时后，数码管上会显示剩余时间，同时蜂鸣器会发出定时器结束的提示音。
6.结论本文介绍了使用单片机设计24秒倒计时器的方法和过程。
该设计通过初始化、计时、显示和提示等功能，实现了24秒倒计时的功能要求。
同时，该设计可以在实际中进行必要的优化和改进，以满足具体的应用需求。
7.致谢感谢本文参考的相关文献和资料，以及为本文提供实验设备和技术支持的相关人员。
[1]《51单片机原理与应用》[2]《C语言微机原理与接口技术》总结：本文主要介绍了使用单片机设计24秒倒计时器的方法和过程。
通过初始化、计时、显示和提示等功能，实现了24秒倒计时的功能要求。
同时，该设计可以在实际中进行必要的优化和改进，以满足具体的应用需求。
篮球比赛24秒计时器的设计
赣南师院物理与电子信息学院数字电路课程设计报告书姓名：班级：电子信息工程09级学号：时间：2011年 6 月15日图1-1 24秒计时器系统设计框图1.2 单元电路设计1.2.1秒脉冲发生器用555与74LS161集成电路组成多谐振荡电路为系统提供时钟秒脉冲。
555定时器应用为多谐振荡电路时，当电源接通Vcc通过电阻R1、R2向电容C充电，其上电压按指数规律上升，当u上升至2/3Vcc，会使比较器C1输出翻转，输出电压为零，同时放电管T导通，电容C通过R2放电；当电容电压下降到1/3Vcc，比较器C2工作输出电压变为高电平，C放电终止，Vcc通过R1、R2又开始充电；周而复始，形成振荡。
则其振荡周期与充放电时间有关，也就是与外接元件有关，不受电源电压变化影响。
公式计算：T1=(R1+R2)Cln2;T2=R2Cln2;振荡周期T = T1+T2=0.7 ( R1 + 2R2) C =0.1 (s)若取C=10μF，结合实际选取电阻为R1=5.1K,R2=4.7K再通过74LS161计数产生秒脉冲图1-2 555多谐振荡电路图1.2.2 计数电路计数电路选用两片中规模集成电路74LS192进行设计，74LS192是十进制计数器，具有“异步清零”和“异步置数”功能，且有进位和借位输出端。
两片74LS192构成预置数的三十进制递减计数器，计数器十位接成三进制，计数器个位接成十进制，置数端A、B、C、D通过开关接高低电平，若接高电平可进行其他置数；此计数器预置数为（0001 1000）=（24）10，只有当低位端发出错位脉冲，高位计数器才做减计数。
1片74LS192构成1秒减计数电路（即个位）。
74LS192的引脚图和功能表如图所示。
它的计数原理是：使加计数脉冲信号引脚CPu=1，计数脉冲加入个位74LS192引脚CP D脚，当减计数到零时，个位74LS192的CO端发出错位脉冲，使十位计数器减计数，当高、低位计数器处于全零时，CPD（DWN）端的输入时钟脉冲作用下，计数器再次进入下次循环减计数。
二十四秒倒计时器的设计(数字电子技术)
数字电子技术设计性实验方案设计题目：24秒倒计时器分院物理与电子工程学院专业物理学班级2010级物本（1）班学号2010405270姓名龙大洪2013年6月23日目录0 设计要求 (1)1 设计思路 (1)1.1 设计方框图 (1)1.2 元件选用 (2)2 电路及工作原理 (2)2.1 电路图 (2)2.2 工作原理 (3)2.2.1 预置数据 (3)2.2.2个位减计数 (3)2.2.3十位减计数 (3)2.2.4脉冲封锁电路 (3)0 设计要求一、计数开始时数码显示为24二、计时开始后数码显示由24递减三、计时到00时停止计时四、秒脉冲可直接用实验箱1HZ信号1 设计思路1.1 设计方框图十位减计数个位减计数1HZ减计数脉冲借位脉十位数码管个位数码管预置数预置数输入预置数封锁脉冲电路与非预置数减计数1.2 元件选用减计数器使用74LS192十进制可逆计数器；数码管选用实验箱带有CD4511的数码管；秒脉冲可直接用实验箱的1HZ时钟信号；与非门选用74LS00。
2 电路及工作原理2.1 电路图2.2 工作原理2.2.1 预置数据十位:D3D2D1D0=0010 数码管显示的十位是2个位D3D2D1D0=0100 数码管显示的个位是42.2.2个位减计数个位器件74LS192如下接：CR=0，LD=1，CPu=1，CPd接脉冲。
个位数字由9减到0循环2.2.3十位减计数十位器件74LS192如下接:CR=0,LD=1,CPu=1,CPd接个位BO借位端。
十位数字由2减到0。
（注：当个位十位为00时由脉冲封锁，不在进行减计数。
）2.2.4脉冲封锁电路本电路封锁脉冲直接由两个与非门构成接CPd 个位1HZ脉冲VCC5VU6A74LS00DU7A74LS00DVCC2143接BO十位当十位个位为00时，由十位BO端输出为低电平，再与1HZ脉冲经过如上电路，使得CPd（个位）输入为零。
脉冲不在起作用，显示00不在自动进行减计数，直到重新置数。
数字电路课程设计_24秒倒计时
赣南师院物理与电子信息学院数字电路课程设计报告书姓名：班级：学号：时间：图1 总原理框图1.1 555定时器555定时器是一种多用途的数字-模拟混合集成电路，用它可以构成施密特触发器、单稳态触发器和多谐振荡器。
本设计用LM555CM定时器设计一个多谐振荡器给电路提供脉冲信号，产生的脉冲信号用由74LS192进行计数，且设置周期为1秒。
1.1.1555定时器管脚名称和功能图2 555的管脚名称1脚为接地端，也是芯片的公共端。
2脚为C2比较器的信号输入端V2l又称为触发端。
它们输入的信号可以图3 555定时器的内部结构1.1.3 555定时器的功能表输入各级输出T 1状态D RV 1l V 2L V 1C V 2C触发器输出Q 1+n输出V OT 1状态0 ⨯ ⨯ ⨯ ⨯0 低电平 导通 1 (32)V CC (31V CC ) 0 1 0 低电平 导通 1 (32)V CC (31V CC ) 0 0 1 高电平 截止 1 (32)V CC (31V CC ) 1 0 0 高电平 截止 1(32)V CC (31V CC ) 11Q不变不变表1 555定时器的功能表1.274LS192十进制同步加减计数器图5 74LS192的内部结构图1.2.374LS192的功能表表2 74LS192的功能表1.374LS48七段译码器本设计中用共阴极七段显示数码管，为使七段显示数码管能正常工作，将74LS190连接到74LS48,74LS48将高低电平信号译成数码管可读信号，从而实现数字的显示。
1.3.174LS48的引脚排列图6 74LS48的引脚排列1.3.274LS48的真值表表3 74LS48的逻辑功能真值表1.4共阴极数码管数码管有共阴和共阳之分，本设计使用共阴数码管，因为译码器使用为74LS48，相应的数码管要用相应的译码器才能实现译码和显示数字。
1.4.1共阴数码管的引脚排列和简易符号图7 八段共阴数码管图8 数码管简易图1.4.2 共阴数码管的内部结构图9 共阴数码管内部结构2电路分析和仿真结果由上对各个元件进行的简介以及相关的原理图，下面对电路进行分部分析。
24秒倒计时器的设计和制作(停在00)
24秒倒计时器的设计和制作一、计时器概述1、计时器的特点及应用24秒倒计时。
24秒计数芯片的置数端清零端共用一个开关，比赛开始后，24秒的置数端无效，24秒的倒数计时器的倒数计时器开始进行倒计时，逐秒倒计到零。
选取“00”这个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲在与门中将时钟截断，使计时器在计数到零时停住。
2、设计任务及要求1、用小规模集成电路设计24秒倒计时电路；2、用555定时器产生1Hz的标准脉冲信号；3、当计时器显示00，同时报警；4、计时器应具有清零、启动、暂停/继续计时等控制功能。
二、电路设计原理及单元模块1、设计原理24秒计时器的总体参考方案框图如图1所示。
它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。
图1—方案框图其中计数器和控制电路是系统的主要模块。
计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。
秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。
译码显示电路由74LS48和共阴极七段LED显示器组成。
报警电路在实验中可用发光二极管和鸣蜂器代替。
2、设计方案此计时器的设计采用模块化结构，主要由以下3个组成，即计时模块、控制模块、以及译码显示模块。
在设计此计时器时，采用模块化的设计思想，使设计起来更加简单、方便、快捷。
此电路是一时钟产生，触发，倒计时计数，译码显示、报警为主要功能，在此结构的基础上，构造主体电路和辅助电路两个部分。
3、单元模块3.1各个元器件功能3.1.1、555定时器555 定时器的内部电路框图如图3-1-1所示。
图3-1-1 555内部电路框它内部包括两个电压比较器，三个等值串联电阻，一个RS 触发器，一个放电管T 及功率输出级。
篮球比赛24秒倒计时器的设计与仿真分析
24秒倒计时器的设计与仿真分析篮球比赛1．电路设计分析为了加快比赛篮球比赛中除了有总时间倒计时外，计时器在许多领域均有普遍的应用，秒内有一次投篮动作，否则视为违例。
节奏，新的规则还要求进攻方在24秒倒计时器”从数字电路角度讨论，实际上就是一个二十24本设计题目的“篮球比赛四进制递减的计数器。
电路设计技术指标⑴①能完成24秒倒计时功能。
②完成计数器的复位、启动计数、暂停／继续计数、声光报警等功能。
⑵方案论证秒倒计时电路可由秒脉冲信号发生器、计数器、译码经过对电路功能的分析，整个24 器、显示电路、报警电路和辅助控制电路组成，如图4 - 38所示。
方案实现(3) ①秒脉冲发生器。
、C构成多谐振荡器。
秒脉冲产生电路由555定时器和外接元件R1、R21f?。
，即Hz1经过计算得到输出脉冲的频率为秒(1 s)所示。
4 - 24本例中的秒脉冲发生器采用应用电路二中的秒脉冲发生器电路即可，如图因为技术指标是一样的，不用再重新设计。
②计数器。
同步十进制可计数器由两片74LSl92 逆计数器构成。
功能简介如下：具有清除和74LSl92其引脚排列及逻辑符号如图置数等功能，PL为加其中为置数端，CP4 - 39所示。
U TC 为非同步CP为减计数端，计数端，D U TC为非同步借位输出端，进位输出端，D为MRP3为计数器输入端，P2P0、P1、、Q3为数据输出端。
、、、清除端，Q0Q1Q24/ 1所示。
74LSl92的图形符号如图4 - 40仿真软件Multisim 10中为加计UP为置数控制端，CLR 为清零端，C、D为置数输入端，～LOAD其中A、B、～为非同步进位输出端，～CO、QC、QD为数据输出端，数端，DOWN为减计数端，QA、QB 为非同步借位输出端。
BO本例为利用减计数端输入秒脉冲信号，进行减法计数，也就是倒计时。
这时计数器按端连接，实现DOWN74LSl92的842l码递减进行减计数。
利用借位输出端～BO与下一级计数器之间的级联。
篮球竞赛24倒计时器设计报告
篮球竞赛24秒倒计时器1 设计目的（1）根据原理图分析各单元电路的功能；（2）熟悉电路中所用到的各集成块的管脚及其功能；（3）进行电路的仿真、调试，直到电路能达到规定的设计要求；（4）掌握稳压电源，计数器的设计方法。
2 设计步骤（1）分析要求，画出电路原理图；（2）阐述工作原理（包括各元器件的功能、作用等）；（3）电路仿真、测试、验证、做出结论、进行总结。
3 设计过程3.1设计思路及原理图包括秒脉冲发生器、计数器、译码显示器、报警电路和控制电路（辅助时序控制电路）等五个部分组成。
计时电路递减计时，每隔1秒钟，计时器减1。
其中计数器和控制电路是系统的主要部分。
计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示与灭灯等功能。
当计时器递减计时到零（既定时时间到）时，显示器上显示00，同时二极管闪亮。
设计思路：秒脉冲信号经过递减计数器，然后从带译码的显示器上显示，中间包括控制电路。
3.2基本元件分析及其在设计电路中的作用3.2.1 芯片74 LS192计数器选用中规模集成电路74LS192进行设计较为简便。
74LS192是十进制可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加锁计数功能。
其中CP U 、CP D 分别是加计数、减计数的时钟脉冲输入端 (上升沿有效)。
LD 是异步并行置数控制端 (低电平有效), CO 、BO 分别是进位、借位输出端 (低电平有效),CR 是异步清除端,D 0～D 3是并\行数据输入端，Q3～Q0是输出端。
我们将用到的是它的减计数功能。
下图是74LS192外引线排列图与功能表：74LS192 的工作原理是：当/LD =1,CR=0时，若时钟脉冲加入到CP U 端，且CP 置数= 1, 则计数器在预置数的基础上完成加计数功能，当加计数到9时，/CO 端发出进位下跳变脉冲；若时钟脉冲加入到CP D 端，且CP U =1，则计数器在预置数的基础上完成减计数功能，当减计数到0时，/BO 端发出借位下跳变脉冲。
24秒倒计时器的设计解析
赣南师院物理与电子信息学院数字电路课程设计报告书2.2 单元模块2.2.1 信号发生部分秒脉冲的产生由555定时器所组成的多谐振荡电路完成。
电路图如下图所示。
当开关断开时，555定时器产生周期为1s的脉冲；当开关闭合时，电路不能输出信号，于是没有脉冲输入74LS192中，故74LS192在保持状态，即实现暂停功能。
图2 信号发生电路2.2.2 倒计时部分24秒倒计时电路。
这部分电路的主体部分在时钟脉冲的输入情况下工作，下面进行具体分析。
计数器的倒计时功能。
用两片74LS192分别做个位（低位）和十位（高位）的倒计时计数器，由于本系统只需要从开始时的“24”倒计到“00”然后停止，所以，这里的高位不需要做成六十进制的计数器。
因为预置的数不是“00”，所以我选用置数端LOAD来进行预置数。
时钟脉冲分别通过两个与门才再输进个位（低位）的down端，当停止控制电路送来停止信号时，截断时钟脉冲，从而实现电路的停止功能。
低位的借位输出信号用作高位的时钟脉冲。
两片计数器具体接法。
Vcc、UP接+5V电源，GND接地；时钟脉冲从与门输出后接到低位的down，然后从低位BO’接到高位的down；输入端低位C、高位B接电源，其他引脚和CLR都接地。
LOAD接到开关C的活动端，C 的另外两引脚分别接G的活动端和地。
而G的另外两个引脚分别接到电源和地。
图3 24秒倒计时电路2.2.3 停止控制电路倒数计数器到零时，需要将电路转换到“24”并且停住。
现在选取计数器到零的状态24秒计到“00”，从各引脚引出线接到二脚与非门，当计数器从“00”状态转换到“99”时，用与非门把该状态转换成低电平（其余时间为高电平）控制LD。
使电路转换到“24”。
由于数字99是在很短的时间才能看到，用肉眼是看不到的，于是能实现从“00” 到“24”的转换。
再通过与非门所组成的触发器的输出端输出低电平，使74LS192处于保持状态。
这样就实现了转换并停止的电路。
24秒倒计时器的设计和制作(停在00)
24秒倒计时器的设计和制作一、计时器概述1、计时器的特点及应用24秒倒计时。
24秒计数芯片的置数端清零端共用一个开关，比赛开始后，24秒的置数端无效，24秒的倒数计时器的倒数计时器开始进行倒计时，逐秒倒计到零。
选取“00”这个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲在与门中将时钟截断，使计时器在计数到零时停住。
2、设计任务及要求1、用小规模集成电路设计24秒倒计时电路；2、用555定时器产生1Hz的标准脉冲信号；3、当计时器显示00，同时报警；4、计时器应具有清零、启动、暂停/继续计时等控制功能。
二、电路设计原理及单元模块1、设计原理24秒计时器的总体参考方案框图如图1所示。
它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。
图1—方案框图其中计数器和控制电路是系统的主要模块。
计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。
秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。
译码显示电路由74LS48和共阴极七段LED显示器组成。
报警电路在实验中可用发光二极管和鸣蜂器代替。
2、设计方案此计时器的设计采用模块化结构，主要由以下3个组成，即计时模块、控制模块、以及译码显示模块。
在设计此计时器时，采用模块化的设计思想，使设计起来更加简单、方便、快捷。
此电路是一时钟产生，触发，倒计时计数，译码显示、报警为主要功能，在此结构的基础上，构造主体电路和辅助电路两个部分。
3、单元模块3.1各个元器件功能3.1.1、555定时器555 定时器的内部电路框图如图3-1-1所示。
图3-1-1 555内部电路框它内部包括两个电压比较器，三个等值串联电阻，一个RS 触发器，一个放电管T 及功率输出级。
24秒倒计时器的设计和制作
24秒倒计时器的设计和制作设计和制作一个24秒倒计时器可以分为硬件设计和软件设计两个部分。
硬件设计：1. 选择一个适合的开发板或者单片机作为控制器。
常见的选择有Arduino、Raspberry Pi等。
2.连接一个LCD显示屏，用于显示倒计时的时间。
3.连接一个按钮，用于启动倒计时。
4.使用一个蜂鸣器或者其他声音装置，用于倒计时结束时发出提示音。
软件设计：1. 在选定的控制器上，使用相应的开发环境进行编程。
例如使用Arduino IDE进行Arduino编程。
2.编写倒计时函数，用于倒计时的逻辑。
3.编写LCD显示函数，用于在LCD上显示倒计时的时间。
4.编写按钮检测函数，用于检测按钮的按下事件。
5.编写蜂鸣器控制函数，用于在倒计时结束时发出提示音。
下面是一个简单的伪代码示例，展示了如何实现一个24秒倒计时器：```cpp#include <LiquidCrystal.h> // 引入LCD库LiquidCrystal lcd(12, 11, 5, 4, 3, 2); // 初始化LCD引脚const int buttonPin = 6; // 按钮引脚const int buzzerPin = 7; // 蜂鸣器引脚int buttonState = 0; // 按钮状态int countdownTime = 24; // 倒计时时间void setulcd.begin(16, 2); // 设置LCD行数和列数pinMode(buttonPin, INPUT); // 设置按钮引脚为输入pinMode(buzzerPin, OUTPUT); // 设置蜂鸣器引脚为输出void loobuttonState = digitalRead(buttonPin); // 读取按钮状态if (countdownTime > 0 && buttonState == HIGH) countdownTime--; // 倒计时减1秒displayTime(countdownTime); // 显示倒计时时间delay(1000); // 延迟1秒}if (countdownTime == 0)tone(buzzerPin, 1000, 500); // 发出提示音digitalWrite(buzzerPin, LOW); // 停止提示音delay(1000); // 延迟1秒countdownTime = 24; // 重置倒计时时间}lcd.setCursor(0, 0); // 设置LCD光标位置为第一行第一列lcd.print("Countdown: "); // 显示文本```这个示例使用了Arduino控制器和连接了16x2 LCD显示屏展示倒计时时间。
可控二十四秒倒计时报警及其显示电路设计
设计课题：篮球比赛二十四秒倒计时及其报警篮球比赛二十四秒倒计时及其报警一、设计任务与要求1.本设计只要用于篮球比赛中的24秒倒计时及其报警。
2.在设计完成后应该实现这样的功能：首先，按下“手动复位”弹键，使计数器回归24，当按下“手动开始”弹键时，计数器开始从24秒倒计时，直到计数为0时，报警器开始工作，此时若按下“手动复位”弹键，则报警器停止工作，计数器回归24秒。
若在计数中按下“手动复位”弹键，则计数器回归24秒，当再次按下“手动开始”弹键时，计数器再次工作。
3.总的来说，计时器的功能包括：计数、复位、暂停、报警。
二、方案设计与论证计时器主要分为四个模块：计数模块、显示模块、报警模块以及1Hz脉冲输出模块。
设计思路：采用74LS192芯片的倒计数端实现二十四数制的倒计。
先利用一块NE555芯片搭建多谐振荡器，使其输出信号的频率为1Hz，这正好可以作为74LS192的输入时钟信号，则此时的二十四数制的计数器就变成了二十四秒计时7三、单元电路设计、参数计算、元器件的选择1.总体框图及其思路根据前面提到的设计思路可先画出总设计的基本构想框图，如上所示。
由总体框图可以清楚的看到本设计由四个最基本的模块组成，分别为：计数模块、显示模块、报警模块以及1Hz脉冲输出模块。
基本原理：计数脉冲负责产生一个频率为1Hz的脉冲信号，此信号作为计数器计数脉冲，因此，计数器就成为了最小单位为1秒的计时器了；计数器采用置数法连接，每当循环一周即24秒之后置数端有效，从而实现24秒的计时；当计时器从24倒计到0时，利用此时的输出信号特点可以控制蜂鸣器工作，从而实现报警；显示部分包括对二进制数的重新编码和显示，74LS48用来对二进制数重新编码，而此时可以用七段数码管作为显示。
综合起来就可以完成计时和报警等功能。
2. 各个模块设计○1计数模块的设计计数模块设计原理图基本原理：首先预置数，令置数状态时输出为24。
PL端为置数端，当PL 为0时，计数器输出为24。
基于AHDL语言的篮球赛24秒倒计时器设计
Electronic Technology •电子技术Electronic Technology & Software Engineering 电子技术与软件工程• 65【关键词】AHDL 语言 倒计时器 Quartus Ⅱ CPLD1 引言随着篮球运动的普及和NBA 比赛在世界的风靡，篮球比赛的24秒倒计时器已被广泛采用。
AHDL 语言是一种支持Altera 公司器件的硬件描述语言，是一种模块化的高级语言。
AHDL 语言易学、易用且功能强大，对于复杂组合逻辑电路设计与时序逻辑电路设计都完全胜任。
Quartus Ⅱ是Altera 公司的综合性CPLD/FPGA 开发软件，拥有AHDL 、VHDL 、VerilogHDL 以及原理图等多种设计输入形式，功能强大，界面友好，内嵌自带的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD 设计流程。
本文基于AHDL 语言在Quartus Ⅱ软件中设计了篮球赛24秒倒计时器。
2 总体方案设计篮球赛24秒倒计时器的总体方案结构如图1所示，包括高频率脉冲信号、分频电路模块、递减计数器电路模块、声光报警装置、2个译码电路模块、数码管动态扫描驱动电路模块和数码管等。
高频率的脉冲信号通过分频电路模块进行分频，输出频率为1Hz 的脉冲信号（周期为1s ），作为递减计数器电路模块的脉冲信号。
递减计数器电路模块的输出端与译码电路模块的输入端相连，进行BCD 译码，最终由动态数码管显示倒计时的时间。
当显示的数字为00时，发出声光报警信号。
使用AHDL 语言在Quartus Ⅱ软件中设计分频电路模块、递减计数器电路模块、译码电路模块和数码管动态扫描驱动电路模块，并实现以下基于AHDL 语言的篮球赛24秒倒计时器设计文/钟鹏程功能：（1）24秒倒计时显示功能，采用动态数码管显示；（2）设置外部控制开关，控制计数器的重置24秒功能；（3）计数器递减至0时，数码管显示“00”，同时发出声光报警信号。
比赛24秒倒计时电路的设计与制作
比赛24秒倒计时电路的设计与制作比赛24秒倒计时电路的设计与制作中国工程物理研究院工学院赵应泽龙江一、电路组成电路由秒脉冲发生器、计数器、译码器、显示电路、报警电路和辅助控制电路五部分组成，见图1。
其整机电路如图2所示，印制板电路如图3所示。
经过计算得到．f≈IHz，即1秒。
2．计数器计数器由两片74Lsl92同步十进制可逆计数器构成。
利用减计数利用预置数，实现计数器按8421码递减进行减计数。
利用借位输出端与下一级的cP。
连接，实现计数器之间的级联。
利用预置数端实现异步置数。
当R。
=0，且时，不管cPU 和cPD时钟输入端的状态如何，将使计数器的输出等于并行输入数据，即Q3Q2Q1Q0=D3D2D1D0。
3．译码及显示电路本电路由译码驱动74Ls48和7段共阴数码管组成。
74Ls48译码驱动器具有以下特点：内部上拉输出驱动，有效高电平输出，内部有升压电阻而无需外接电阻。
4．控制电路完成计数器的复位、启动计数、暂停／继续计数、声光报警等功能。
控制电路由Ic5组成。
Ic5B受计数器的控制。
Ic5c、Ic5D组成Rs触发器，实现计数器的复位、计数和保持"24"、以及声、光报警的功能。
(1)K1：启动按钮。
K1处于断开位置时，当计数器递减计数到零时，控制电路发出声、光报警信号，计数器保持"24"状态不变，处于等待状态。
当K1闭合时，计数器开始计数。
(2)K2：手动复位按钮。
当按下I(2时，不管计数器工作于什么状态，计数器立即复位到预置数值，即"24"。
当松开K2时，计数器从24开始计数。
(3)K3：暂停按钮。
当"暂停／连续"开关处于"暂停"时，计数器暂停计数，显示器保持不变，当此开关处于"连续"开关，计数器继续累计计数。
5．报警电路当Ic5D输出为低电平时，发光二极管D发光，同时蜂鸣器发出报警。
24秒倒计时器的设计和制作
24秒倒计时器的设计和制作一、计时器概述1、计时器的特点及应用24秒倒计时。
24秒计数芯片的置数端清零端共用一个开关，比赛开始后，24秒的置数端无效，24秒的倒数计时器的倒数计时器开始进行倒计时，逐秒倒计到零。
选取“00”这个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲在与门中将时钟截断，使计时器在计数到零时停住。
2、设计任务及要求1、用小规模集成电路设计24秒倒计时电路；2、用555定时器产生1Hz的标准脉冲信号；3、当计时器显示00，同时报警；4、计时器应具有清零、启动、暂停/继续计时等控制功能。
二、电路设计原理及单元模块1、设计原理24秒计时器的总体参考方案框图如图1所示。
它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。
图1—方案框图其中计数器和控制电路是系统的主要模块。
计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。
秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。
译码显示电路由74LS48和共阴极七段LED显示器组成。
报警电路在实验中可用发光二极管和鸣蜂器代替。
2、设计方案此计时器的设计采用模块化结构，主要由以下3个组成，即计时模块、控制模块、以及译码显示模块。
在设计此计时器时，采用模块化的设计思想，使设计起来更加简单、方便、快捷。
此电路是一时钟产生，触发，倒计时计数，译码显示、报警为主要功能，在此结构的基础上，构造主体电路和辅助电路两个部分。
3、单元模块3.1各个元器件功能3.1.1、555定时器555 定时器的内部电路框图如图3-1-1所示。
图3-1-1 555内部电路框它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。
24秒倒计时器研制EDA课程设计报告
《EDA实训报告》课程设计报告题目：24秒倒计时器设计与仿真分析姓名：叶正苗1371094张苏军1371103王能1371073张鲁然1371102专业班级：13电子2班指导教师：蔺玉柱日期：2015年6月22日目录一、设计目的与要求...................................................................................................................- 2 -1、目的：.............................................................................................................................- 2 -2、要求：.............................................................................................................................- 2 -二、元器件清单...........................................................................................................................- 3 -1、附录（元件清单）.........................................................................................................- 3 -555定时器功能介绍：........................................................................................................- 3 - 蜂鸣器的介绍：...................................................................................................................- 4 -三、设计原理...............................................................................................................................- 4 -1、电路组成.........................................................................................................................- 4 -2、Protel原理图：..............................................................................................................- 5 -3、倒计时器工作原理.........................................................................................................- 6 -四、电路设计...............................................................................................................................- 6 -1、秒脉冲发生器设计.........................................................................................................- 6 -2、显示电路的设计.............................................................................................................- 6 -3、报警电路的设计.............................................................................................................- 7 -4、总电路设计.....................................................................................................................- 7 -五、调试及结果...........................................................................................................................- 8 -1、调试结果：.....................................................................................................................- 8 -2、改进：.............................................................................................................................- 9 -六、总结.......................................................................................................................................- 9 -七、参考文献............................................................................................................................ - 10 -24秒倒计时器设计与仿真分析一、设计目的与要求1、目的：本课程设计主要针对模拟电子技术和数字电子技术课程要求，培养学生在查阅资料的基础上，进行使用电路设计、计算、仿真、调试等多个环节的综合能力，同时培养学生用课程的理论独立的解决实际问题的能力，另外还培养学生用专业的、简洁的文字，清晰的图表来表达自己设计思想的能力。
篮球比赛24秒倒计时电路的设计与制作
篮球比赛24秒倒计时电路的设计与制作————————————————————————————————作者：————————————————————————————————日期：一、电路组成电路由秒脉冲发生器、计数器、译码器、显示电路、报警电路和辅助控制电路五部分组成，见图1。
其整机电路如图2所示，印制板电路如图3所示。
1．秒脉冲发生器秒脉冲产生电路由555定时器和外接元件R1、R2、c构成多谐振荡器。
输出脉冲的频率为：经过计算得到．f≈IHz，即1秒。
2．计数器计数器由两片74Lsl92同步十进制可逆计数器构成。
利用减计数利用预置数，实现计数器按8421码递减进行减计数。
利用借位输出端与下一级的cP。
连接，实现计数器之间的级联。
利用预置数端实现异步置数。
当R。
=0，且时，不管cPU和cPD时钟输入端的状态如何，将使计数器的输出等于并行输入数据，即Q3Q2Q1Q0=D3D2D1D0。
3．译码及显示电路本电路由译码驱动74Ls48和7段共阴数码管组成。
74Ls48译码驱动器具有以下特点：内部上拉输出驱动，有效高电平输出，内部有升压电阻而无需外接电阻。
4．控制电路完成计数器的复位、启动计数、暂停／继续计数、声光报警等功能。
控制电路由Ic5组成。
Ic5B受计数器的控制。
Ic5c、Ic5D组成Rs触发器，实现计数器的复位、计数和保持"24"、以及声、光报警的功能。
(1)K1：启动按钮。
K1处于断开位置时，当计数器递减计数到零时，控制电路发出声、光报警信号，计数器保持"24"状态不变，处于等待状态。
当K1闭合时，计数器开始计数。
(2)K2：手动复位按钮。
当按下I(2时，不管计数器工作于什么状态，计数器立即复位到预置数值，即"24"。
当松开K2时，计数器从24开始计数。
(3)K3：暂停按钮。
当"暂停／连续"开关处于"暂停"时，计数器暂停计数，显示器保持不变，当此开关处于"连续"开关，计数器继续累计计数。
NBA篮球竞赛24秒计时器的设计
NBA篮球竞赛24秒计时器的设计
一. 任务及要求
要求:设计一个24秒计时器显示报警系统:
1、电路启动后开始倒计时，计时间隔为1s，并要求由555定时器构成的多谐振荡器产生周期为1s的脉冲信号，
2、作为计数器的时钟脉冲, 二位7段显示秒,倒计时至0秒时，电路报警。
3、报警声持续3S,显示器不能灭灯.
4、计时器的直接清零、启动和暂停/连续功能利用外部开关控制。
二.系统设计结构框图
根据给定设计任务及要求,确定系统原理框图如图1所示。
图中,计数器完成24秒倒计时功能, 控制电路完成计数器的直接清零、启动计数、暂停/连续计时,译码显示电路的显示与熄灭、定时时间到报警功能。
图1.系统设计结构框图
三.参考资料
《数字电子技术实验任务书》实验四及实验六
《电子技术基础》课程设计资料。
24秒倒计时电路的设计_电子线路CAD
《电子线路CAD》课程论文题目：24秒倒计时电路的设计1 电路功能和性能指标采用计数器74LS192作为核心部分。
同时选择74LS48作为BCD码译码器来对7段数码显示管进行译码驱动，两个七段数码显示管进行显示。
采用555计时器制成的多谐振荡器，进行秒脉冲的输入。
因为我们需要对其进行暂停、清零、报警等控制，所以我们使用了两个开关来控制计数器的各功能的实现，从而实现各种功能.2 原理图设计2.1原理图元器件制作该元器件制作简单,从工具栏放置了三种基本结构并对格式稍作修改就完成了.①新建一个项目,并保存为“24秒倒计时电路.PRJPCB”,然后新建一个原理图文件,保存为“24秒倒计时.SCHDOC”,绘图坏境已设置好.②原理图绘制如下图:⑴编译参数设置,如下图:⑵项目编译打开“Messages”工作面板,报告提示全部为“Warning”,没有“Error”故可以忽略,如下图.④项目元器件库的生成在原理图文件界面,在上面“Design”选项中点击“Make Schematic Library”然后在弹出窗口确定,就生成当前原理图元器件库.2.3 原理图报表①网络表的生成在原理图界面,执行“Design→Netlist For Project→Protel”菜单命令,系统自动生成Protel网络表,网络表主要包含两个重要信息,一是元器件信息,由一对方括号括起来:二是元器件的电气连接,即属于同一个网络的引脚有哪些,由一对圆括号括起来,网络表文件可以显示为一个文本文件,部分图如下:⑴元器件信息:例如,第一对方括号内的内容表示元器件IC1的相关信息,即名称为IC1,封装形式为DIP14,描述为74LS00.⑵电气连接:第一对圆括号内的内容表示网络名称为VCC,和该网络相连接得引脚有23个,IC1的14脚,IC2的16脚,IC3的16脚……不一一列举了.②简易元器件清单报表在“Reports”下拉菜单中选择点击“Simple BOM”,系统会生成简易材料清单报表,保持默认设置时,生成2个报表文件,分别为“24秒倒计时电路.BOM”和“24秒倒计时电路. CSV”.3 PCB设计3.1元器件封装制作在“Tools”下拉菜单点击“New Component”开始元器件封装,步骤如下图:3.2 PCB设计①新建一个PCB文件,并保存为“24秒倒计时电路.PCBDOC”,物理边界,绘图环境已设置好,PCB图如下:②生成该项目封装库在PCB工作界面,在上面“Design”下拉菜单中选择点击“Make PCB Library”,然后在弹出窗口确定,就生成当前元器件封装库,截图如下:③目录结构3.3 PCB设计后处理①补滴泪操作执行“Tools→Teardrops”菜单命令,打开泪滴设置对话框,这里采用默认设置,补滴泪后PCB截图如下:②放置敷铜为PCB的顶层和底层放置电源地网络敷铜,已顶层为例,将PCB工作界面工作层切换到“Top Layer”,执行“Place→Polygon Pour”菜单命令.打开敷铜属性设置对话框,这里采用默认设置,敷铜后PCB截图如下:③生成PCB信息报表执行“Peports→Board Information”菜单命令,打开PCB信息对话框,该对话框共有三个标签页,如下图④生成网络状态报表执行“Peports→Netlist Status”菜单命令,系统自动生成网络状态报表,如下图:4心得体会①在课程论文中遇到不少问题,这个24秒倒计时电路不是教材上的电路图,是在网上找到的电路,在原理图绘图方面,用了很长时间.毕竟比较复杂.自己画一个小元器件,在原理图中找的一个比较简单的画的,绘原理图时,有些元器件比如74LS48,74LS192,74LS00,NE555,都是自己画出来的,因为search界面显示不全,没有下面的确定.不过自己花也有好处,多熟练.然后另外一些操作看着教材来的.后面PCB制作请教了室友,自己有些不怎么会,特别是在加载PCB数据遇到有些“Not Found”,所以又回过去加载库文件,最终还是完成了.②本学期，我们开设了电路CAD这门课，对于我们电子类的专业来说，这就是我们的专业课，是一门很重要的课程，不管是学习还是以后的工作中，都是非常有用的，只要从事电子类相关的工作，可以说就离不开电路CAD。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
赣南师院物理与电子信息学院数字电路课程设计报告书
设计过程
目录
前言错误!未定
义书签。
1、总体设计思路、基本原理和框图错误!未定
义书签。
设计思路错误!未定义书签
基本原理错误!未定义书签
、总体设计框图错误!未定义书签
2、单元电路设计（各单元电路图）错误!未定
义书签。
2、1各芯片的用法和功能错误!未定义书签
74LS48 错误!未定义书签。
555定时器错误!未定义书签。
74LS192 错误!未定义书签。
单元模块错误!未定义书签。
信号发生部分错误!未定义书签。
倒计时部分错误!未定义书签。
停止控制电路错误!未定义书签。
警报提示装置错误!未定义书签。
3.总设计（总电路图）错误!未定
义书签。
4、安装、调试步骤错误!未定
义书签。
5、故障分析与电路改进错误!未定
义书签。
故障分析和解决错误!未定义书签。
电路改进错误!未定义书签。
单元模块
信号发
生部
分 秒脉冲的产生由555定时器所组成的多谐振荡电路完成。
电路图如下图所示。
当开关断开时，555定时器产生周期为1s 的脉冲；当开关闭合时，电路不能输出信号，于是没有脉冲输入74LS192中，故74LS192在保持状态，即实现暂停功能。
图2 信号发生电路 倒计时部分
24秒倒计时电路。
这部分电路的主体部分在时钟脉冲的输入情况下工作，
CP
U
CP
D
LD
CR
操作 × × × 1 清零 × × 0 0 置数 ↑
1
1
加计数 1 ↑ 1 0 减计数 1
1
1
保持
下面进行具体分析。
计数器的倒计时功能。
用两片74LS192分别做个位（低位）和十位（高位）的倒计时计数器，由于本系统只需要从开始时的“24”倒计到“00”然后停止，所以，这里的高位不需要做成六十进制的计数器。
因为预置的数不是“00”，所以我选用置数端LOAD来进行预置数。
时钟脉冲分别通过两个与门才再输进个位（低位）的down端，当停止控制电路送来停止信号时，截断时钟脉冲，从而实现电路的停止功能。
低位的借位输出信号用作高位的时钟脉冲。
两片计数器具体接法。
Vcc、UP接+5V电源，GND接地；时钟脉冲从与门输出后接到低位的down，然后从低位BO’接到高位的down；输入端低位C、高位B接电源，其他引脚和CLR都接地。
LOAD接到开关C的活动端，C 的另外两引脚分别接G的活动端和地。
而G的另外两个引脚分别接到电源和地。
图3 24秒倒计时电路
停止控制电路
倒数计数器到零时，需要将电路转换到“24”并且停住。
现在选取计数器到零的状态24秒计到“00”，从各引脚引出线接到二脚与非门，当计数器从“00”状态转换到“99”时，用与非门把该状态转换成低电平（其余时间为高
电平）控制LD。
使电路转换到“24”。
由于数字99是在很短的时间才能看到，用肉眼是看不到的，于是能实现从“00” 到“24”的转换。
再通过与非门所组成的触发器的输出端输出低电平，使74LS192处于保持状态。
这样就实现了转换并停止的电路。
图4 停止控制电路
警报提示装置
警报提示就是完成任一计时器计时结束时，系统给出连续的提示音。
当电路由“00” 到“24”时，下面一个与非门输出低电平，而鸣蜂器的和LED1的正极已经接了高电平，故这时由于两端存在电压差，所以鸣蜂器和LED1均能正常工作。
从而发出报警信号。
图6 电路总原理图
由555定时器输出秒脉冲经过R30输入到计数器IC4的CD端，作为减计数脉冲。
当计数器计数计到0时，IC4的(13)脚输出借位脉冲使十位计数器IC3
74LS1922个固定电阻1k14个74LS001个开关3个
可调电阻
62K
1个蜂鸣器1个固定电阻
20K
1个发光二极管1个
电容1个LED数码显
示管
2个
万能板一块、芯片底座五个及一段导线
9、附图
课程设计所焊接的电路板在测试过程中的现象：
该图为刚刚开始倒计时该图为倒计时到10s
该图为倒计时到00 该图超过24s 后电路报警（发光二极管发光）
- 21 -。