电子教案《数字电子技术(第5版_杨志忠)》教学资源第5章练习题参考答案
数字电子技术教案
【例6】写出下图所示逻辑图的逻辑函数表达式
【归纳总结】
【布置作业】
教学方式方法
讲授法、讨论法、问题教学法、实例教学法
教学手段及用具
多媒体
作 业
习题5、12;预习教材P14~P17
教学参考书
杨志忠《数字电子技术》;阎石《数字电子技术基础》
《数字电子技术》教案
课题名称
模块一逻辑函数的化简方法
讲授法、讨论法、问题教学法、实例教学法
教学手段及用具
多媒体
作 业
习题8;预习教材P18;复习本模块内容
教学参考书
杨志忠《数字电子技术》;阎石《数字电子技术基础》
《数字电子技术》教案
课题名称
模块一1.4.4具有无关项逻辑函数的化简本模块小结及习题课
授课地点
教室
教学目标
①了解无关项的概念及表示法。
②掌握利用无关项化简逻辑函数的方法。
【例1】证明逻辑等式
逻辑函数的建立及其表示方法
1.3.1逻辑函数的建立
【例2】三人多数表决电路
1.3.2逻辑函数的表示方法
1.3.3逻辑函数的最小项表示法
【例3】将 展开成最小项表达式。
1.3.4逻辑函数不同表示方法间的转换
1.真值表 表达式
【例4】写出例2真值表的逻辑函数表达式。
【例5】写出例3逻辑函数表达式的真值表。
授课地点
教室
教学目标
①学习逻辑函数的最简表达式。
②学习卡诺图的画法及其性质。
③掌握逻辑函数的化简方法。
教学
重点
逻辑函数的化简方法
难点
合并相邻项
教学基本内容与教学设计
逻辑函数化简方法
电子教案《数字电子技术(第5版_杨志忠)》教学资源ch5
5.4 触发器综合应用举例
二、组成四人抢答器
功能:用以判断四个选手中哪一个最先按下抢答开关,而 后其他选手再按抢答开关时均不程:(一)开始工作前,按下主持人控制开关SR使 触发器置0,4 个 Q 端都输出高电平,发光二极管均不发光。 此时,四个触发器输入端J=K=1,等待接收信号。
主持人控制开关 抢答开关
5.4 触发器综合应用举例
二、组成四人抢答器
调试要点:
(1)检查电路接线和选用器件是否正确。 (2)检查抢答器开始状态。按下开关 SR,LED0 ~ LED3
均熄灭,Q3 ~ Q0 都输出高电平。 (3)检查抢答器功能。按下开关 S0~S3 中任一个,相应
LED发光,此后按其它开关均不起作用。 (4)启动下一轮抢答。按开关 SR,LED0 ~ LED3均熄
灭,电路复原。
第5章 触发器
• 5.5 触发器综合应用举例
一、分频电路 二、四人抢答器
5.5 触发器综合应用举例
一、组成分频电路
秒脉冲产生电路
每个D触发器均接 成二分频电路
石英晶体振荡器产生32768Hz脉冲信号,经15级二分频后 输出1Hz的方波,即得周期为1s的秒脉冲信号。
[例] D触发器构成秒信号电路。
主持人控制开关
抢答开关
工作过程:(二)假设S3按下,则 FF3 首先由0状态翻到1 状态,这时 Q3= 0,发光二极管 LED3 发光,同时使所有触 发器 J=K=0,都执行保持功能,故后续抢答无效。
主持人控制开关
抢答开关
工作过程:(三)进行第二轮抢答时,需再按一次开关SR, 回到初始状态,可以进行新的抢答。
电子技术基础(数字部分)第五版答案
第一章数字逻辑习题1.1数字电路与数字信号1.1.2 图形代表的二进制数0101101001.1.4一周期性数字波形如图题所示,试计算:〔1〕周期;〔2〕频率;〔3〕占空比例MSBLSB0 1 2 11 12 〔ms〕解:因为图题所示为周期性数字波,所以两个相邻的上升沿之间持续的时间为周期,T=10ms 频率为周期的倒数,f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比,q=1ms/10ms*100%=10%1.2数制1.2.2将以下十进制数转换为二进制数,八进制数和十六进制数〔要求转换误差不大于 42. 〔2〕127 〔4〕2.718解:〔2〕〔127〕D=-1=〔10000000〕B-1=〔1111111〕B=〔177〕O=〔7F〕H 72〔4〕〔2.718〕D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将以下十进制数转换为8421BCD码:〔1〕43 〔3〕254.25解:〔43〕D=〔01000011〕BCD1.4.3试用十六进制写书以下字符繁荣ASCⅡ码的表示:P28〔1〕+ 〔2〕@ 〔3〕you (4)43解:首先查出每个字符所对应的二进制表示的ASCⅡ码,然后将二进制码转换为十六进制数表示。
〔1〕“+〞的ASCⅡ码为0101011,那么〔00101011〕B=〔2B〕H〔2〕@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中,输入信号A,B`的波形,画出各门电路输出L的波形。
解: (a)为与非, (b)为同或非,即异或第二章逻辑代数习题解答2.1.1 用真值表证明以下恒等式(3)ABABAB⊕=+〔A⊕B〕=AB+AB 解:真值表如下ABAB⊕ABABAB⊕AB+AB111111111111由最右边2栏可知,与AB+AB的真值表完全相同。
数字电子技术基础课后答案阎石第五版第一章第五章时序电路习题解答
第五章部分习题解答5.8S a =0011 , S b =1001 , S a ^ S b T S a 计数循环共有7个状态,故此电路是七进制计数器。
5.2 (在画出电路的状态转换图。
”后加:解:作功能说明。
”)1•写方程式输出方程:y=A Q 2nQ 1n驱动方程:r D i =AQ 2—n nn nD 2=AQ 2 Q i =A(Q 2 +Q i ) 状态方程:n+1 —nQ i = D i =AQ 2 n+1n nQ 2= D 2= A(Q 2 +Q 1 )AQ :" Q-" Q 严Q 宀0 0 0 0 0 0 0 0 1 0 0 0 0 1 00 0 0 0 1 1 0 0 C 10 0 0 L 0 1 0 1 1 1 0 1 1 01 0 1 1 1 11 0 03. 从状态转换表画出状态转换图,如右图所示;4. 作功能说明:此电路是 “1111 ••序列检测器。
5.7四个CP 作用后,A 寄存器的状态:A 3A 2A 1A 0=1100 ; B 寄存器的状态:B 3B 2B i B o =OOOO 。
此电路是一个四位串行加法器(和不能超过四位) 。
5.24 (在原题后加: 用三片74LS194实现。
”)S i =高电平时,CP 上升沿作用后,将 升沿作用下,开始循环输出该序列。
0010110111 ”存入三片 74LS194内,S i =低电平后,在 CP 上5.4 (将图P5.4中的异或门改为同或门) 解: 1.写方程式_______n nn n输出万程:y=A Q 2 Q 1 A Q 2 Q 1 驱动方程: J 1=K 1=1 _____nJ 2=K 2=A O Q 1状态方程:n+1nnnQ 1 = J i Q i +K i Q 1 = Q 1QfQ 严 y000 i 110 0 1 00c0 1 0 0 1 0 0 1 I 1 0 0 1 0 00 I 0 1 0 1I 01 1 01 1 0 I 1 10 0 12.依次设定初态,代入方程求出次态和输出,如上表所示;再整理成状态转换图,如上图所示;3.作功能说明:此电路是同步两位二进制加/减计数器。
数字电子技术习题解答_杨志忠_第五章练习题_部分
教材:数字电子技术基础(“十五”国家级规划教材) 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版; 2010年1月 北京 第2次印刷;第五章 集成触发器(部分习题答案)练习题5解答:(P213页)【5.1】、由与非门构成的基本RS 触发器,S D 和R D 端输入如图P5.1所示波形,试画出Q 和Q 的输出波形。
设触发器的初始状态为“0”。
解题思路:根据基本RS 触发器功能分段画图,并要注意与非门的基本RS 触发器是低电平有效。
当D S 和D R 端同时为有效低电平时,出现强制1态,有效电平同时撤去后(无效高电平)会出现不定态。
(不确定的状态,具体的状态取决两个与非门的翻转速度快慢)DS D RQ【5.2】、由或非门构成的基本RS 触发器,S D 和R D 端输入如图P5.2所示波形信号,试画出Q 和Q 的输出波形。
(设触发器的初始状态为“1”)。
解题思路:根据基本RS 触发器功能分段画图,并要注意或非门的基本RS 触发器是高电平有效,功能与与非门组成的RS 触发器功能相同。
当R D 和S D 端同时为有效高电平时,出现强制0态,有效电平同时撤去后(无效低电平)会出现不定态。
(不确定的状态,具体的状态取决两个与非门的翻转速度快慢)DS D RQ1≥1≥【5.4】、已知同步RS 触发器的输入CP,R 和S 的电压波形如题P5-4图所示的波形,试画出Q 和Q 的输出波形。
(设触发器的初始状态nQ =0)解题思路:同步钟控RS 触发器是电位型触发器(高电平敏感CP=1),在CP 有效触发期间的状态随输入信号发生变化,n 1n Q R S Q+=+,约束条件:RS=0,R=S=1时出现1Q Q 1n 1n ==++。
CPSQR【5.5】、已知同步D 触发器CP 和D 端的输入电压波形如P5.5图所示,试画出Q 端的输出波形。
(设触发器的初始状态nQ =0)解题思路:同步式触发器是电位型触发器(假定高电平敏感CP=1),在CP 有效触发期间的状态随输入信号发生变化,D Q1n =+。
数字电子技术基础第五版答案
一、填空题:(每空3分,共15分)1.逻辑函数有四种表示方法,它们分别是()、()、()和()。
2.将2004个“1”异或起来得到的结果是()。
3.由555定时器构成的三种电路中,()和()是脉冲的整形电路。
4.TTL器件输入脚悬空相当于输入()电平。
5.基本逻辑运算有: ()、()和()运算。
6.采用四位比较器对两个四位数比较时,先比较()位。
7.触发器按动作特点可分为基本型、()、()和边沿型;8.如果要把一宽脉冲变换为窄脉冲应采用()触发器9.目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是()电路和()电路。
10.施密特触发器有()个稳定状态.,多谐振荡器有()个稳定状态。
11.数字系统按组成方式可分为、两种;12.两二进制数相加时,不考虑低位的进位信号是()加器。
13.不仅考虑两个____________相加,而且还考虑来自__________相加的运算电路,称为全加器。
14.时序逻辑电路的输出不仅和_________有关,而且还与_____________有关。
15.计数器按CP脉冲的输入方式可分为___________和___________。
16.触发器根据逻辑功能的不同,可分为___________、___________、___________、___________、___________等。
17.根据不同需要,在集成计数器芯片的基础上,通过采用___________、___________、___________等方法可以实现任意进制的技术器。
18.4. 一个JK 触发器有个稳态,它可存储位二进制数。
19.若将一个正弦波电压信号转换成同一频率的矩形波,应采用电路。
20.把JK触发器改成T触发器的方法是。
二.数制转换(5分):1、(11.001)2=()16=()102、(8F.FF)16=()2=()103、(25.7)10=()2=()164、(+1011B)原码=()反码=( )补码5、(-101010B)原码=()反码=( )补码三.函数化简题:(5分) 1、 化简等式Y ABC ABC ABC =++ C B AC B A Y ++=D C A C B A B A D C Y ++⊕=)(,给定约束条件为:AB+CD=02 用卡诺图化简函数为最简单的与或式(画图)。
数字电子技术基础课件阎石主编第五版第五章
转换步骤:
(1)写出已有触发器和待求触发器的特性方程。 (2)变换待求触发器的特性方程,使之形式与已有 触发器的特性方程一致。 (3)比较已有和待求触发器的特性方程,根据两个 方程相等的原则求出转换逻辑。 (4)根据转换逻辑画出逻辑电路图。
JK触发器→RS触发器
变换RS触发器的特性方程,使之形式与JK触发器的特性 方程一致:
1 1
J=1 K=1时,
Q=0,G7 输出0,主触发器置1,CLK↓,Q*=1;
Q=1,G8 输出0,主触发器置0,CLK↓,Q*=0。
Q*=Q′
JK触发器的特性表
J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1 Q 0 1 0 1 0 1 0 1 Q* 0 1 0 0 1 1 1 0
特性 方程
Q * S R Q SR 0
CLK下降沿到来时有效
例5.4.1
Q * S R Q SR 0
2.主从JK触发器
Q S R Q
*
S JQ
R KQ
J Q ( KQ ) Q J Q K Q CLK 下降沿时有效
例5.5.1 已知D和CP的波 形,试画出Q的 波形。设触发器 初始状态为0。
课堂练习
题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的
初始状态为0.
D CP
D
Q
Q1
D
D
Q
Q2
CP
D CP
D
Q
Q1
CP D
Q1
D CP
D
Q
Q2
CP D Q2
5.6 触发器的逻辑功能及其描述方法
万里学院数字电子技术第五章习题和参考答案
第五章习题1.题图5-1所示电路是用两片555组成的脉冲发生器,试画出Y 1和Y 2两处的输出波形,并标注要紧参数(参数只需估算)。
R 1C 133kR 233k 10题图5-12.题图5-2所示的555按时器组成的单稳态触发器及输入v I 的波形,求: (1)输出信号v O 的脉冲宽度T W ;(2)对应v I 画出v C 、v O 的波形,并标明波形幅度。
v I /V CC /3v Iv O题图5-23.由555按时器组成的多谐振荡器如图5-3所示,已知V DD =12V 、C =μF、R 1=15k Ω、R 2=22k Ω。
试求:(1)多谐振荡器的振荡周期;(2)画出的v C 和v O 波形。
v O /Vv C /V00tR Cv v OR题图5-34.由555按时器、3位二进制加计数器、理想运算放大器A 组成如题图5-4所示电路。
设计数器初始状态为000,且输出低电平V OL =0 V ,输出高电平V OH = V ,R d 为异步清零端,高电平有效。
(1)说明虚框(1)、(2)部份各组成什么功能电路?(2)虚框(3)组成几进制计器? (3)对应CP 画出v O 波形,并标出电压值。
题图5-45.用集成芯片555组成的施密特触发器电路及输入波形i v 如题图5-5所示,要求: (1)求出该施密特触发器的阈值电压V T +、V T -;(2)画出输出v o 的波形。
v I /V tv O /Vv v O题图5-56.用集成按时器555组成的电路及可产生的波形如题图5-6(a )、(b )所示,试回答: (1)该电路的名称;(2)指出(b )图中v C 波形是1~8引脚中,哪个引脚上的电压波形; (3)求出矩形波的宽度t W 。
v Iv O 0.3v v(a ) (b )题图5-67.题图5-7为简易门铃电路,设电路中元器件参数适合,R >>R 1,S 为门铃按钮,当按钮按一下放开后,门铃可响一段时刻。
电子教案《数字电子技术(第5版_杨志忠)》教学资源第10章练习题参考答案
[题 10 6] 试用一片 PAL16L8 实现下列 5 种逻辑门
电路。要求画出编程点阵图。
( ) ( ) 1 Y1 = ABCD 2 Y2 = EFG
( ) 3 Y3 = HI + JK
( )4 Y4 = LM
( ) 5 Y5 = NP [解] 由于第 4、第 5 小题与第 3 小题类似,所以下
表[题 10 7]
输入余 3BCD
输出 8421 BCD
B3
B2
B1
B0
Y3
Y2
Y1
Y0
0
0
1
1
0
0
0
0
0
1
0
0
0
0
0
1
0
1
0
1
0
0
1
0
0
1
1
0
0
0
1
1
0
1
1
1
0
1
0
0
1
0
0
0
0
1
0
1
1
0
0
1
0
1
1
0
1
0
1
0
0
1
1
1
1
0
1
1
1
0
0
0
1
1
00Βιβλιοθήκη 1001
(2) 写出逻辑式
Y3 = B3 B2 B1 B0 + B3 B2 B1 B0 Y2 = B3 B2 B1 B0 + B3 B2 B1 B0 + B3 B2 B1 B0 + B3 B2 B1 B0 Y1 = B3 B2 B1 B0 + B3 B2 B1 B0 + B3 B2 B1 B0 + B3 B2 B1 B0 Y0 = B3 B2 B1 B0 + B3 B2 B1 B0 + B3 B2 B1 B0 + B3 B2 B1 B0 + B3 B2 B1 B0
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-组合逻辑电路(圣才出品)
观,有时可将逻辑函数式转换为真值表。
2.组合逻辑电路设计方法的步骤 (1)进行逻辑抽象:提出的设计要求是用文字描述的一个具有一定因果关系的事件, 需要通过逻辑抽象的方法用一个逻辑函数来描述这一因果关系。 ①分析事件因果关系,确定输入变量和输出变量。一般总把引起事件的原因定为输入变 量,而把事件的结果作为输出变量。 ②以 0、1 定义逻辑状态的含意。 ③根据给定因果关系列出真值表。 (2)写出逻辑函数式:为便于对逻辑函数进行化简和变换,需要把真值表转换为对应 的逻辑函数式。 (3)选定器件的类型:根据对电路的具体要求和器件的资源情况决定采用小规模集成 的门电路组成相应的逻辑电路,或者中规模集成的常用组合逻辑器件或可编程逻辑器件等构 成相应的逻辑电路。 (4)将逻辑函数化简或变换成适当的形式 ①使用小规模集成门电路进行设计时,应将函数式化成最简形式,即函数式中相加的乘 积项最少,而且每个乘积项中的因子也最少; ②使用中规模集成常用组合逻辑电路设计电路时,需要将函数式变换为适当形式,以便 用最少的器件和最简单的连线接成所要求的逻辑电路。
十万种考研考证电子书、题库视频学习平台
表 4-3 74LS138 功能表
(2)二-十进制译码器:逻辑功能是将输入 BCD 码的 10 个代码译成 10 个高、低电平 输出信号。
(3)显示译码器 ①半导体数码管:每个线段都是一个发光二极管。优点是工作电压低、体积小、寿命长、 可靠性高等;缺点是工作电流比较大。 ②液晶显示器:液晶是一种既具有液体的流动性又具有光学特性的有机化合物,它的透 明度和呈现的颜色受外加电场的影响。液晶显示器最大的优点是功耗极低;缺点是响应速度 较低,限制了其应用。 (4)用译码器设计组合逻辑电路 ①首先将给定的逻辑函数化为最小项之和的形式; ②根据具体的译码器芯片输出有效电平判断是否需要将最小项变换为反函数形式; ③利用附加的门电路将这些最小项适当地组合起来。
数字电子技术基础第五版
数字电子技术基础第五版
1内容简介
本书是为适应高职高专人才培养的需要,根据国家教育部最新制定的高职高专教育数字电子技术课程教学的基本要求而编写的。
在内容的编排上,充分考虑到高职高专教育的特点,并结合了现代数字电子技术的发展趋势。
本书内容共分9章,第1章是数字电子技术理论基础,第2章是逻辑门电路,第3章是组合逻辑电路,第4章是触发器,第5章是时序逻辑电路,第6章是脉冲波形的产生与变换,第7章是数模和模数转换器,第8章是半导体存储器及可编程逻辑器件,第9章是数字电路EDA简介。
本书配有技能训练、读图练习、综合训练、实用资料速查、本章小结、自我检测题及参考答案、思考题与习题等内容,以满足读者练习和实训的需要。
本书可作为电子、电气、通信和计算机等各专业的教材,也可供其他非电专业和成人教育、职业培训等选用。
2编辑推荐
《数字电子技术基础》(第二版)是介绍数字电子技术相关知识的书。
本书是高等职业教育电子技术技能培养规划教材丛书之一,是国家工业和信息化高职高专“十二五”规划教材立项项目的书籍。
《数字电子技术基础》配有技能训练、读图练习、综合训练、实用资料速查、本章小结、自我检测题及参考答案、思考题与习题等内容,以满足读者练习和实训的需要。
数字电子技术基础(第五版)阎石主编
辽宁石油化工大学考试题2007 -- 2008 学年第 2 学期课程名称:数字电子技术考试形式:闭卷授课学院:信息与控制工程学院试卷共8 页试卷:A 适用专业班级:自动化、电气、电信、测控06级题号一二三四五六七八九十总分得分一.填空题(每题3分,共15分)1.(166)8=()16 =()10 =()22.D触发器的特征方程为,JK触发器的特征方程为,T触发器的特征方程为。
3.能够存储二值信息或代码的器件有_____________、______________、_______________。
4.下图所示权电阻网络D/A转换器中,若取VREF=5V,则当输入数字量为d3d2d1d=1101时输出电压为_____________。
5.下图中G1为TTL门电路,输出状态为_________。
二、选择题(每题3分,共15分)1.测得某逻辑门输入A,B和输出F的波形如图所示,则F(A,B)的表达式为。
A、F=ABB、F=A+BC、F=A⊕BD、F=ABABF2.能实现分时传送数据逻辑功能的是()。
A、TTL与非门B、三态逻辑门C、集电极开路门D、CMOS逻辑门3.由555定时器构成的单稳态触发器,其输出脉冲宽度取决于。
A、电源电压B、触发信号幅度C、触发信号宽度D、外接R、C的数值4.为了构成4096×8的RAM,需要________片1024×2的RAM。
A、16片;B、8片;C、4片;D、2片。
5.某模/数转换器的输入为0 ~10V模拟电压,输出为8位二进制数字信号(D7 ~ D0)。
若输入电压是2V,则输出的数字信号为____________。
A、00100011B、00110011C、00100001D、00110001三、(6分)用卡诺图将下列逻辑函数化成最简“与或”式。
F(A,B,C,D)=∑m(0,6,9,10,12,15)+∑d(2,7,8,11,13,14)四、(15分)某工厂有A、B、C三个车间,各需电力10千瓦,由变电所的X、Y两台变压器供电。
数电第5章习题解答张克农版
5章课后习题解答5. 1 一同步时序电路如图题5.1所示•设各触发器的起始状态均为0态。
(1)作出电路的状态转换表;(2)画出电路的状态图;(3)画出0°作用下各0的波形图;(4)说明电路的逻辑功能。
[解](1)状态转换表见表解5. U(2)状态转换图如图解5.1(1)。
(3)波形图见图解5. 1 (2) o(4)由状态转换图可看出该电路为同步8进制加法计数器。
表解5.1CP Q;Q:2:0T釘10 0 0 0 0 0 11 0 0 1 0 1 02 0 1 0 0 1 13 0 1 1 1 0 04 1 0 0 1 0 15 1 0 1 1 1 06 1 1 0 1 1 17 1 1 1 0 0 00o_n_njn_n_r0 —I~I_I~L_© I I(1)(2) 图解5 I5.2由〃 FF构成的电路如图题5. 2所示。
(1)若Qg作为码组输出,该电路实现何种功能?(2)若仅由@输出,它又为何种功能?[解](1)由图可见,电路由三个主从〃触发器构成。
各触发器的/ «均固定接1, 且为异步连接,故均实现八触发器功能,即二进制计数,故三个触发器一起构成8进制计数。
当QQQ、作为码组输出时,该电路实现异步8进制计数功能。
(2)若仅由Q端输出,则它实现8分频功能。
Q。
0 Q图题5」Q。
0 0图题5.25.3试分析图题5. 3所示电路的逻辑功能。
[解](1)驱动程式和时钟方程丿。
=厉,K° = l; CP a =CP jn ; d 厶=Q"0,心=1; CP 严 CP (2) 将驱动方程代入特性方程得状态方程2:=區+私=旺(CP)(C />)=$Q :Q :(CP)(3) 根据状态方程列出状态转换真值表(4) 作状态转换图(5) 逻辑功能:由状态转换图可见该电路为异步5进制计数器。
5. 4试求图题5. 4所示时序电路的状态转换真值表和状态转换图,并分别说明尤二0及 *= 1时电路的逻辑功能。
电子教案《数字电子技术(第5版_杨志忠)》教学资源第1章练习题参考答案
附录C练习题和技能题详解第1章 绪 论练 习 题 [题1 1] 将下列十进制数转换为二进制数。
(1)(174)10; (2)(37 438)10; (3)(0 416)10 (4)(81 39)10 [解] (1)(174)10 21742872432212102522101110101 最低位 最高位 所以 (174)10=(10101110)2 (2)(37 483)10 ①整数部分 2372182924221101001 最低位 最高位 ②小数部分0 438×2=0 87600 876×2=1 75210 752×2=1 50410 504×2=1 0081 最高位 最低位 所以 (37 438)10=(100101 0111)2 (3)(0 416)10 0 416×2=0 83200 832×2=1 66410 664×2=1 32810 328×2=0 65600 656×2=1 3121 最高位 最低位 所以 (0 416)10=(0 01101)2 (4)(81 39)10 ①整数部分281240220210252211000101 最低位 最高位 ②小数部分0 39×2=0 780 最高位0 78×2=1 5610 56×2=1 1210 12×2=0 240 最低位 所以 (81 39)10=(1010001 0110)2 [题1 2] 将下列二进制数转换为十进制数。
(1)(1100110011)2;(2)(101110 011)2;(3)(1000110 1010)2;(4)(0 001011) [解] (1)(1100110011)2=1×29+1×28+1×25+1×24+1×21+1×20=512+256+32+16+2+1=(819)10 (2)(101110 011)2=1×25+1×23+1×22+1×21+1×2-2+1×2-3=32+8+4+2+0 25+0 125=(46 375)10 (3)(1000110 1010)2=1×26+1×22+1×21+1×2-1+1×2-3=64+4+2+0 5+0 12519第1章 绪论 =(70 625)10 (4)(0 001011)2=1×2-3+1×2-5+1×2-6=0 125+0 03125+0 015625=(0 171875)10 [题1 3] 将下列十进制数转换为十六进制数。
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-可编程逻辑器件(圣才出品)
电流不超过10 A ,而且内部的输入电路还具有滤除噪声和静电防护功能。为了降低功耗以接电源或接地。 (2)GAL 的输出除具备一般三态输出缓冲器的特点(能驱动较大负载、起隔离作用以
图 8-2 FPGA 内静态存储器的存储单元 但 FPGA 本身也存在着一些明显的缺点: ①它的信号传输延迟时间不是确定的; ②由于 FPGA 中的编程数据存储器是一个静态随机存储器结构,所以断电后数据便随 之丢失。因此,每次开始工作时都要重新装载编程数据,并需要配备保存编程数据的 EPROM。 这些都给使用带来一些不便; ③FPGA 的编程数据一般是存放在 EPROM 中的,而且要读出并送到 FPGA 的 SRAM 中,因而不便于保密。
在尚未编程之前,与逻辑阵列的所有交叉点上均有熔丝接通。编程时将有用的熔丝保留, 将无用的熔丝熔断,即得到所需的电路。
2.PAL 的输出电路结构和反馈形式 根据 PAL 器件输出电路结构和反馈方式的不同,可将它大致分成专用输出结构、可编 程输入/输出结构、寄存器输出结构、异或输出结构、运算选通反馈结构等几种类型。
的电流变化率,也就减小了噪声电压。
三、可擦除的可编程逻辑器件(EPLD) EPLD 采用 CMOS 和 UVEPROM 工艺制作,集成度比 PAL 和 GAL 器件高得多,其产 品多半属于高密度 PLD。与 PAL 和 GAL 相比,EPLD 具有以下特点: ①采用 CMOS 工艺,EPLD 具有 CMOS 器件低功耗、高噪声容限等优点。 ②采用 UVEPROM 工艺,以叠栅注入 MOS 管作为编程单元,不仅可靠性高、可改写, 且集成度高、造价便宜。 ③输出部分采用可编程的输出逻辑宏单元。EPLD 的 OLMC 不仅吸收了 GAL 器件输出 电路结构可编程的优点,且增加了对 OLMC 中触发器的预置数和异步置零功能,有更大的 使用灵活性。
阎石《数字电子技术基础》(第5版)(课后习题 触发器)【圣才出品】
第5章 触发器5.1 画出图5-1由与非门组成的SR 锁存器输出端Q 、Q′的电压波形,输入端S D ′、R D ′的电压波形如图中所示。
图5-1解:波形图如图5-2所示。
图5-25.2 画出图5-3由或非门组成的SR 锁存器输出端Q 、Q′的电压波形,输入端S D 、R D 的电压波形如图中所示。
图5-3解:波形图如图5-4所示。
图5-45.3 试分析图5-5所示电路的逻辑功能,列出真值表,写出逻辑函数式。
图5-5解:当CLK=0时,S、R的值不能加到或非门,此时Q的状态保持不变。
当CLK=1时,Q的状态随SR的不同而发生变化,真值表如表5-1所示。
表5-1卡诺图如图5-6所示。
图5-6化简得n1+=+Q S R'QSR=。
5.4 图5-7所示为一个防抖动输出的开关电路。
当拨动开关S时,由于开关触点接通瞬间发生振颤,S D′和R D′的电压波形如图中所示,试画出Q、Q′端对应的电压波形。
图5-7解:Q 、Q′端对应的电压波形如图5-8所示。
图5-85.5 在图5-9所示电路中,若CLK 、S 、R的电压波形如图中所示,试画出Q 和Q′端与之对应的电压波形。
假定触发器的初始状态为Q =0。
图5-9解:当CLK =0时,SR 的值不能加到或非门,此时Q 的状态保持不变。
当CLK =1时,成为与非门组成的SR 触发器。
Q 和Q′端对应的电压波形如图5-10所示。
图5-105.6 若将电平触发SR 触发器的Q 与R 、Q′与S 相连,如图5-11所示,试画出在CLK 信号作用下Q 和Q′端的电压波形。
已知CLK 信号的宽度t W =4t pd 。
t pd 为门电路的平均传输延迟时间,假定t pd ≈t PHL≈t PLH 。
设触发器的初始状态为Q =0。
图5-11解:当CLK =0时,触发器输出保持不变;当CLK =1时,输出随SR 触发器变化。
脉冲的上升沿到来时,S =1,经过G 1门和G 3门的时延,Q 被置1;同时,经过G 2门的时延,G 2门输出为1。
电子教案《数字电子技术(第5版_杨志忠)》教学资源第5章_集成触发器
16.(190)主从JK触发器克服了钟控电平触发器的( )毛病,但存在有( )问题。
答案.空翻一次变化
17.(185)边沿JK触发器解决了主从JK触发器的( )问题。
答案.一次变化
18.(188)主从结构的触发器主要用来解决( )。
答案.抗干扰问题
19.(187)维持阻塞D触发器是在CP( )触发,其特性方程为( )。
答案.上升沿Qn+1=D
20.(184)JK触发器的特性方程是( )。
答案.
21.(186)既克服了空翻现象,又无一次变化问题的常用集成触发器有( )和
( )两种。
答案.边沿JK触发器维持阻塞D触发器
22.(195)(无内容)
答案.
23.(180)1个触发器可记忆()二进制信息,l位二进制信息有( )和( )两种状态。
据此可以画出触发器的输出波形如图4504所示。
图4504
29.(163)电路及输入波形如图4505所示,其中FFl是D锁存器,FF2是维持阻塞D触发器。根据CP和D的输入波形,画出Q1和Q2的输出波形。设触发器的初态均为0。
图4505
答案.解:FF1是D锁存器,由时钟CP的高电平触发,即当CP=0时,触发器的状态保持不变;当CP=1时,触发器的次态与D输入信号相同,即Qn+1=D。根据上述分析画出FFl输出的时序图如图4506中Q1所示。
图4502
35.(167)电路及输入波形如图4513所示,其中触发器是边沿JK触发器,根据CP和A、B的输入波形画出输出端Q的波形。设触发器的初态均为0。
图4513
答案.解:根据图示电路写出边沿JK触发器的状态方程为
(CP下降沿触发)
将 和K=1代入上式并整理后得到
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
电压波形。
图 P5 2
图[题 ] 图[题 ]
5 2 A
5 2 B
[题 5 3] 在同步 RS 触发器中,已知 CP、R、S 输入的电压波形如图 P5 3 所示,试画出
输出 Q 端的电压波形。设触发器的初始状态为 Q =0。
[解] 根据由与非门组成同步 RS 触发器的逻辑功能画输出 Q 的电压波形。Q 电压波形中
[解] 先画出 、 Q0 Q0 和 、 Q1 Q1 的电压波形,再根据 Y1 = Q0 Q1 和 Y2 = Q0 Q1 的与非关系,
画出输出 Y1 和 Y2 的电压波形,如图[题 5 14]所示。
图 P5 14
图[题 5 14]
第 5 章 集成触发器 127
[题 5 15] 图 P5 15 是一个用 TTL 边沿双 JK 触发器组成的单脉冲发生器,CP 为连续脉 冲,试分析其工作原理,并画出 uO 的电压波形图。 [解] 由图 P5 15 可知,平时 S 开关接地,FF0 的 J0 接地,同时 K0 = ,1 FF1 的直接置 0 端通过 S 开关接地。因此,触发器 FF0 和 FF1 都处于 0 状态,Q0 = Q1 = 0,输出 uO 为低电平 0。 当 S 开关按下时,接高电平 1,这时 FF0 和 FF1 都为 T′触发器,处于计数状态。在 CP 下 降沿作用下,FF0 由 0 状态翻到 1 状态,Q0 = 1,输出 uO 由低电平 0 跃到高电平 1。 当输入下一个 CP 的下降沿时,FF0 由 1 状态翻到 0 状态,Q0 输出一个负跃变,输出 uO 由高电平 1 跃到低电平 0,与此同时,Q0 输出的负跃变使 FF1 由 0 状态翻到 1 状态,Q1 输出 的低电平使 FF0 置 0,从而保证了 S 开关每按一次,uO 输出一个正脉冲,输入和输出电压波形 如图[题 5 15]所示。 当 S 开关放开时,S 又接地,FF0 和 FF1 又回到初始的 0 状态,为下一次输出正脉冲做好准备。
A⊙
Q
n 0
(CP 上升沿到达时刻有效)
J1
=
AQ
n 1
+
A
Q 1n
K1 = 1
Qn +1 1
=
J1
Q
n 1
+
K
1
Q
n 1
( ) =
AQ
n 1
+
A
Q
n 1
Q
n 1
+ 1 Q1n
=
A
Q
n 1
(CP 下降沿到达时刻有效)
124 附录 C 练习题和技能题详解
1 1
b
&
2
2
c
由图 P5 9(c)可得
第 5 章 集成触发器 123
10 10
图 P5 8
图[题 5 8]
[题 5 9] 试写出图 P5 9 所示各触发器的特性方程。并注明使用时钟条件。
[解] 由图 P5 9(a)可得
由图 P5 9(b)可得
D0
=
AQ
n 0
+
A
Q 0n
=
A
⊙
Q
n 0
Qn +1 0
=
出图[题 5 13]所示的输出 Q0 和 Q1 端的电压波形图。
图 P5 13
图[题 5 13]
[题 5 14] 在图 P5 14(a)所示电路中,输入图 P5 14(b)所示 CP 和 A 的电压波形,试画
出输出 Y1 和 Y2 端的电压波形。设触发器的初始状态为 Q0 = Q1 =0。
图 P5 6
图[题 5 6]
[题 5 7] 图 P5 7 所示各边沿 D 触发器的初始状态都为 0 态,试对应输入 CP 电压波形
画出 Q 端的输出电压波形。
[解] 根据 D 端的输入信号和时钟脉冲 CP 的触发边沿画各 D 触发器输出 Q 端的电压波
形,如图[题 5 7]所示。
Q0 和 Q1 端的电压波形。设触发器的初始状态为 Q0 = Q1 =0。
[解] 由图 P5 12 可写出 D 触发器的特性方程
Qn +1 0
=
Q
n 1
(CP 上升沿到来时刻有效)
Qn +1 0
=
Q
n 0
(CP 上升沿到来时刻有效)
根据
D
触发器特性方程
Q
n 0
+
1
和
Q
n 1
+
1
图[题 5 17]
[题 5 18] 用 4 个边沿 D 触发器和门电路组成一个第一信号鉴别电路(或称 4 人竞赛抢答 电路)。 [解] 图[题 5 18]所示为由 4 个上升沿 D 触发器 CT74LS175 和与非门组成的第 1 信号鉴 别电路。用以判别 S0 ~ S3 输入的 4 个信号中哪一个最先到达。其工作原理如下: 开始工作前,先按一下复位开关 SR(放开时悬空,相当于输入高电平),CR 为低电平 0,4 个 上升沿触发器放置 ,0 Q0 ~ Q3 都为低电平 0,发光二极管 LED0 ~ LED3 不发光,又因 Q0 ~ Q3 都为 高电平 ,1 G2 输出高电平 ,1 G3 输出连续脉冲,但由于 D0 ~ D3 为低电平 0 不变,这时 4 个上升 沿 D 触发器处于输入信号接收状态。在 S0 ~ S34 个开关中,如 S3 开关第 1 个按下时,D3 为高电 平 ,1 Q3 为高电平 1,发光二极管 LED3 发光,Q3 输出的低电平 0 使 G2 输出低电平 ,0 G3 封锁了 1 kHz 的连续脉冲,CP 端为高电平 1,这时,S0 ~ S2 任一个开关按下时,Q0 ~ Q2 仍为低电平 0 不 变,相应发光二极管不会发光,所以,根据发光二极管的发光可判断 S3 开关第一个按下。 如再次将复位开关 SR 按下时,4 个上升沿 D 触发器又恢复到 0 状态,为下一次抢答做好准备。
图 P5 1
图[题 5 1]
[题 5 2] 在图 5 2 4(a)由或非门组成的基本 RS 触发器中输入图 P5 2 所示 RD 和 SD 的
电压波形,试画出输出 Q 和 Q 的电压波形。设触发器初始状态为 Q =1。
[解] 根据由或门组成基本 RS 触发器的逻辑功能可画出图[题 5 2]所示的输出 Q 和 Q 的
图 P5 7
图[题 5 7]
[题 5 8] 图 P5 8 所示各边沿 JK 触发器的初始状态都为 1 态,试对应 CP 电压波形画出
Q 端的输出电压波形。
[解] 根据 JK 触发器 J、K 端的输入信号和时钟脉冲 CP 的触发边沿画出各个 JK 触发器
输出 Q 端的电压波形,如图[题 5 8]所示。
[解] 由图 P5 13 可写出两个 D 触发器的特性方程
Qn +1 0
=
D
(CP 上升沿到达时刻有效)
Qn +1 1
=
Q
n 0
Q 1n
+
Q
n 0
Q
n 1
=
Q
n 0
(CP 下降沿到达时刻有效)
由上述两个特性方程可知,这两个触发器都为 D 触发器,根据边沿 D 触发器的功能可画
图 P5 15
图[题 5 15]
技 能 题
[题 5 16] 用上升沿 D 触发器和门电路组成一个单脉冲发生器,说明其工作原理,并画
出时序图。
[解] 图[题 5 16](a)所示为由边沿 D 触发器和与非门组成的单脉冲发生器。平时 S 开
关是打开的,FF0 的 D0 端输入为高电平 1,由于输入 CP 为连续脉冲,因此 FF0 和 FF1 都处于
图 P5 9
由图 P5 9(d)可得
D2
=
A
Q
n 2
=
A
+
Q
n 2
Qn +1 2
=A
+
Q
n 2
(CP 上升沿到达时刻有效)
J3
=
K3
=
A
+
Q
n 3
=
A
Q
n 3
Qn +1 3
=
J3
Q
3
=A
Q
n 3
Q
n 3
+A
+
Q
n 3
Q
n 3
=
A
Q
n 3
+
Q
n 3
=
A
+
Q
n 3
(CP 下降沿到达时刻有效)
120 附录 C 练习题和技能题详解
第 5 章 集成触发器
练 习 题
[题 5 1] 在图 5 2 1(a)由与非门组成的基本 RS 触发器中输入图 P5 1 所示 RD 和 SD 的 电压波形,试画出输出 Q 和 Q 的电压波形。设触发器初始状态为 Q =0。 [解] 根据由与非门组成的基本 RS 触发器的逻辑功能可画出图[题 5 1]所示的输出 Q 和 Q 的电压波形。
[题 5 10] 图 P5 10(a)所示为由边沿 JK 触发器组成的 T 触发器。已知 CP 和 T 端输入电
压波形如图(b)所示,试画出输出 Q 和 Q 端的电压波形。设触发器的初始状态为 Q = 0。
图 P5 10
[解] T 触发器的特性方程为 Qn + 1 = T Qn + 。 TQn 当 T = 1 时,Qn+1 = Qn,电路执行翻转功能;当 T = 0 时,Qn+1 = Qn,执行保持功能。由此可画出 T 触发器 输出 Q 和 Q 的电压波形,如图[题 5 10]所示。 [题 5 11] 下降沿触发的边沿 JK 触发器的输入 CP、J、K 和 RD 端的电压波形如图 P5 11 所示,RD 为 异步置 0 端,低电平有效。试画出输出端 Q 的电压波
图 P5 3
图[题 5 3]
图 P5 4
图[题 5 4]
[题 5 5] TTL 边沿 JK 触发器如图 P5 5 (a)所示,输入 CP、J、K 端的电压波形如图