全数字接收机中定时同步算法和实现
QPSK全数字接收机的关键技术
一 ～ 。 ～
ＰＯ （Ｃ３ ） 微 源４３ 产生中 １ Ｈ、 特率２ Ｍ ｐ 釜 耋 ： Ｒ ＭＸ ｆ Ｐ 波 ４８ ２。 Ｃ 频 ０Ｍ ｚ 比 ５ ０ ｂｓ 竺 盏 ｊ 兰
的Ｑ Ｓ Ｐ Ｋ信 号 ，Ｉ 、Ｑ数 据格 式 同上 。任意波 形 发生器输 出 ６ Ｉ Ｈ ０Ｖ ｚ的 ［ 图 １ 实 解调 测 结果
信 噪Ｉ ｄ ： Ｂ Ｉ Ｕ
பைடு நூலகம்
图 ２ 误码 率性 能测试
包括ＡＤ 样芯 Ｄ６５ 高 样率为６ 瑚 ｚ １ ｂ） 时 一 ‘ 一＿ ／采 片Ａ ６ （ 采 ４最 ５ ， ４ ｉ 钟分 ｔ ，
配 器 Ｃ ２０ Ｙ ３ ５， Ｖｒ ｘＩ ｒ Ｆ Ｇ ＸＣ Ｖ ７ 和 配 置 用 的 ｉｅ— Ｐ ｏ Ｐ Ａ ｔ Ｉ ２ Ｐ０ ｊ ～
一＿ 二
４７ Ｑ Ｓ 全数字接收机 的关键 技术 —０ Ｐ Ｋ
代 涛
介 绍 了一种高码 率 Ｑ Ｓ Ｐ Ｋ全数 字接 收机 的定 时 同步和 载波 同步方 法 ，采用 数字转 换跟踪环 和 Ｃ Ｔ ＯＳ ＡＳ
环实现 同步 。
首 先进行 定时 同步 。数 字转换 跟踪 环提 取定 时误 差仅 要求一 至两 个采样 点 ，得到 定时误差 后经 过滤波
维普资讯
２ ６ 中国工程物理研 究院科 技年报 ６
重复 频率 高、脉冲波 形较理想 、脉冲 幅度和 宽度 易调节 。在 本 实验 中采用雪 崩管 与脉冲变 压器 “ ”驱 动 过 及 多管 串联 的方法得 到高压 脉冲输 出如 图 ２所 示 。实验 表 明多管 串联脉冲源 输 出前后 沿 的快慢 取 决于栅 极 驱动 脉冲源 的驱动 能力 以及 场效应管 串联 电路 的参数 ，可采 用过 驱动和 多路并 联法进 一步提 高输 出指标 。
一种数字中频接收机的符号定时同步方法
传统 的方法是 由定 时误 差估计算法 加环路滤 波估 内插滤波得到最佳 时刻采样值 。
计采样 时钟 和最佳 采样时刻 之间的相位 差 ，然后通 过
开环结构是全数字化的 ，更加适合采用Ｄ Ｐ Ｓ 通过软
控制数 控振荡 器 （ Ｏ）调 整采样 时钟…。数字接 收 件完成 ，符合软 件无线 电的思路 。开环结构 是当前 的 ＮＣ 机 通常利用估 计的 时钟 差值控 制内插滤波器 ，对采样 趋 势和 主流 ，同步 速度快得 多 ，但是 精度稍差 ，同步
ｙｋ （ Ｏ ２ ） — ） （ （ （） ４
尽管在这个模型 中包括假想的模拟部分 ，但如果知
要解调 器的判决 数据 ，必须在载 波恢复 、数据 判决之 道 以下三种 条件 ：输入的序列ｘｍ） （ ；内插滤波器的冲激 Ｔ和ｋ 。我们仍可以用全数 后才能提取定时误 差信号 。Ｇ ｒ ｅ算法是ＦＭ．ａ ｎｒ ａ ｎｒ ｄ Ｇ ｒ ｅ于 相应 ；入和输 出的抽样 时间ｍ Ｔ ｄ １８ 年提出的一种适用于Ｂ Ｓ ／ Ｓ 的算法 ６ ９ Ｐ Ｋ ＱＰ Ｋ Ｊ ，它的收 字 的方式计算 内插值 ，因此 内插器是数字的。其 中，Ｔ 敛速度快 、运算量小 ，易于高速实现。每个数据符号需 是未知的，通过变换 ，可 以用采样时钟表示插值 ：
维普资讯
Ｍｏｎｔ ｉｇ ＆ Ｄｅ ｅ ｔ ｎ ｉ ｎ ｏｒ ｔ ｃｉ ｏ
种数字 中频接收机 的 符号定时 同步方法
一
■ 郑州大学信息工程 学院 西 安 电子 科 技 大 学
河南 省 无 线 电监 测站 郑 州 大 学 信 息工 程 学 院
摘 要
展 ，接收机 的数字化 、软 件化成 为无线通信 发展的主 速度和精度。
流 。作为软件 无线 电技术 发展 的一 个重要步骤 ，数字 中频 技术得到 了广泛应用 。数字 中频接收机特点 之一
全数字接收机码元同步算法的VLSI实现研究
全数字接收机码元同步算法的VLSI实现探究专业品质权威编制人：______________审核人：______________审批人：______________编制单位：____________编制时间：____________序言下载提示：该文档是本团队精心编制而成，期望大家下载或复制使用后，能够解决实际问题。
文档全文可编辑，以便您下载后可定制修改，请依据实际需要进行调整和使用，感谢!同时，本团队为大家提供各种类型的经典资料，如办公资料、职场资料、生活资料、进修资料、教室资料、阅读资料、知识资料、党建资料、教育资料、其他资料等等，想进修、参考、使用不同格式和写法的资料，敬请关注!Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you!And, this store provides various types of classic materials for everyone, such as office materials, workplace materials, lifestyle materials, learning materials, classroom materials, reading materials, knowledge materials, party building materials, educational materials, other materials, etc. If you want to learn about different data formats and writing methods, please pay attention!全数字接收机码元同步算法的VLSI实现探究全数字接收机码元同步算法的VLSI实现探究摘要：随着通信技术的进步，全数字接收机成为了一种重要的接收设备，在数字通信系统中起着至关重要的作用。
ATSC全数字接收机的符号定时同步方法
是 ｓｎ （ 为无 限冲激 效应 ， ｉ ） ｃ 属于非 因果滤波器 ， 在实 现中 可以通过截取冲激宽度的方法来实现 。 ．Ｍ． ａｄ ｅ 在 Ｆ Ｇ ｒｎｒ
文献【 中则指 出， ３ ］ 在综合 了实现难度 和 内插效 果后 ， 分段
抛 物线就可以满足设计 要求 。 本文在 Ｍａ ａ Ⅱｂ建模时， 两 对 个 内插 函数 作 了 比较分 析 ， 真结 果 表 明 ， 于 ８ Ａ Ｋ 仿 对 － Ｓ
【 ｓｒｃ】 Ｔ ｅ ｉ ｅｐｌｔｎ ｆｔ ｉ ｉｃ ｉ ｕｓ ｅｐ ｎｅ ｂｓｄ ｏ ａｒｗ ｓ ｕ ｔｒ ｉ ｕｅ ｏ ｒｓｌｅ ｔｅｐｏ ｌｍ ｏ ｍｉｇ Ａｂｔａｔ ｈ ｎ ｒｏａｏ ｌ ｒｗｔ Ｓｎ ｍｐｌ ｒｓｏ ｓ ａｅ ｎ Ｆ ｒ ｔ ｃ ｅ ｓ ｓｄ ｔ ｅ ｏｖ ｒ ｅ ｆｔ ｎ ｔ ｉ ｉｅ ｈ ｅ ｏ ｒ ｕ ｈ ｂ ｉ
本文针对 Ａ Ｃ接 收机 中的定 时误 差提出 了一种全 数字设计 方法 。本方法 的 Ａ Ｃ采样时钟为独立 的 ， Ｄ 采样
） ） ， ＝ （
ｉｌ ＝。
【 ｋ ） 】， ｉｕ） （— ｈ（ ｋ ｍ 【 ＋ 】
（） １
频率 为符号 速率 的 两倍 ， 内插 函数 为 ｓ ｃ ） ｉ （ 函数 ， 用 ｎ 采 Ｇ ｒｎ ｒ ａ ｅ 算法［ ｄ １ １ 对定时误 差进行 估计 ， 获得 的定 时误差 信 息对 内插点进行调整 ， 而得 到最佳 采样 时刻的估计值 。 从
式中： ｆ＋ ］ （ ） 为内插函数， 为采样周期， ，ｉ ｒ 为内插偏
移值 ； ｋ 内插基点 。 ｍ为
根据香农的结论 ， 想的 内插 函数 为 ｓ ｃ ） 理 ｉ （ 函数 ， ｎ 但
全数字接收机码元同步的研究
定时脉冲序列信号。在全数字接收机 中。由 于解调前对信
号 采用异步采样 。为了解决位 同步问题 ，提出了 Ｇ ｒｎｒ ａ ｅ ｄ
算 法。Ｇ ｄｅ算法在一个 码元 中需要 ２ ｒ ａ ｒ ｎ 个样点就能进 行
判决 ，所以在码元同步算法 中有广泛的应用。
输入采样 时间
Ｇａｄ ｅ 符号定 时同步环路 ｒｎ ｒ
了定时误差的大小 。 算法具有两个特点 ： 一是每个符号只需要两个采样点 ， 且以码元速 率输 出误差信号 ； 是估 计算法是独立于载 波 二 相位的 ， 即可 以在载波相位 同步之前分 ， 用插值的方法对本地定 时相位进行调整 ， 使得
采样 的结果尽可能接近最佳采样点。设 ｈ ｃ为内插滤波器 Ｉ （ ）
Ｇａ ｎｒ ｒ ｅ 符号 定时 同步 环路 主要 由 Ｇ ｒ ｅ 定时误 ｄ ａ ｒ ｎ ｄ
１２Ｇ ｒｎ ｒ ． ａｄ ｅ 定时误差检测
本文采用的是 Ｇ ｄｅ 提出的定时误差算法 。Ｇａ ｅ ｒ ａｎ ｒ ｒ ｒ ｎ ｄ
算法 是一种在载波同步之前先进行定时同步 ，该算法 的
差检测 ， 环路滤波器 ，数控振荡器及内插滤波器组成。数
设计与研发
２ １ ｏ １１ １
．
１ ． 路滤 波器 ３环
环 路滤 波器 采用理想积分滤波器 ，其传递 函数在 Ｓ 域
在图 ３ 中横轴为时间，纵轴为寄存器值 。根据相似三
角形的知识 ，很容易得到 ：
上 示 表 为：
变换到 ｚ 域为 ：
、 ） ：
一 盯１ （） ４
（一 ） １ Ｔ（ １ Ｔ（ ＋１ １， ） 一 １７ ）
图 ｌ Ｇ ｄ ｅ符 号定时同步环路 ，ＡＤ转换器 以独 为 ａ ｎｒ ｒ ／ 立时钟对接收到的模拟信号进行采样 。
ATSC全数字接收机的符号定时同步方法
ＶＩＤＥＯＥＮＧＩＮＥＥＲＩＮＧＮｏ．６２００６（ＳｕｍＮｏ．２８８）文章编号：１００２－８６９２（２００６）０６－００３１－０３ＡＴＳＣ全数字接收机的符号定时同步方法刘才勇１，２，竺海安２，赵峰１（１．上海交通大学微电子学院，上海２０００３０；２．上海广电集团中央研究院，上海２００２３３）【摘要】描述了以８－ＡＳＫ作为调制方式的ＡＴＳＣ全数字接收机解调中定时同步问题的解决方法：通过采用基于Ｆａｒｒｏｗ结构的ｓｉｎｃ（）响应ＦＩＲ，Ｇａｒｄｎｅｒ算法的定时误差检测方法，实现了符号同步。
Ｍａｔｌａｂ仿真表明，Ｇａｒｄｎｅｒ算法适用于ＡＴＳＣ接收机的符号同步设计。
【关键词】ＡＴＳＣ数字接收机；Ｇａｒｄｎｅｒ算法；定时同步【中图分类号】ＴＮ９４８．５【文献标识码】ＢＡＳｙｍｂｏｌＳｙｎｃｈｒｏｎｉｚａｔｉｏｎｏｆＡＴＳＣＤｉｇｉｔａｌＲｅｃｅｉｖｅｒＬＩＵＣａｉ－ｙｏｎｇ１，２，ＺＨＵＨａｉ－ａｎ２，ＺＨＡＯＦｅｎｇ１（１．ＳｃｈｏｏｌｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ，ＳｈａｎｇｈａｉＵｎｉｖｅｒｓｉｔｙ，Ｓｈａｎｇｈａｉ２０００３０，Ｃｈｉｎａ；２．ＡｃａｄｅｍｅｏｆＳＶＡＣｅｎｔｅｒ，Ｓｈａｎｇｈａｉ２００２３３，Ｃｈｉｎａ）【Ａｂｓｔｒａｃｔ】ＴｈｅｉｎｔｅｒｐｏｌａｔｉｏｎｆｉｌｔｅｒｗｉｔｈＳｉｎｃｉｍｐｕｌｓｅｒｅｓｐｏｎｓｅｂａｓｅｄｏｎＦａｒｒｏｗｓｔｒｕｃｔｕｒｅｉｓｕｓｅｄｔｏｒｅｓｏｌｖｅｔｈｅｐｒｏｂｌｅｍｏｆｔｉｍｉｎｇｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｉｎＡＴＳＣｒｅｃｅｉｖｅｒ．ＡｎｄＧａｒｄｎｅｒＴｉｍｉｎｇｅｒｒｏｒｃｏｒｒｅｃｔｉｏｎｉｓｕｓｅｄｔｏｇｅｔｔｉｍｉｎｇｅｒｒｏｒｉｎｆｏｒｍａｔｉｏｎ．【Ｋｅｙｗｏｒｄｓ】ＡＴＳＣｄｉｇｉｔａｌｒｅｃｅｉｖｅｒ；Ｇａｒｄｎｅｒａｒｉｔｈｍｅｔｉｃ；ｔｉｍｉｎｇｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ・电路设计・１引言目前大规模应用的地面数字电视广播有ＡＴＳＣ和ＤＶＢ－Ｔ两种模式。
OFDM系统中定时同步算法的研究
OFDM系统中定时同步算法的研究OFDM（正交频分复用）是一种多载波调制技术，广泛应用于无线通信系统中。
由于OFDM系统中涉及到多个子载波，因此需要进行定时同步以确保接收端能够正确识别和解调接收到的数据。
在OFDM系统中，定时同步的主要目标是实现正确的符号定时，即将接收到的信号与发送的信号进行正确对齐，以便解码接收到的数据。
在接收端，定时同步算法通常由两个主要部分组成：粗定时同步和细定时同步。
粗定时同步是指通过估计信号的起始位置来找到粗略的接收时刻，以便后续的细定时同步。
常用的粗定时同步算法包括自相关算法和能量自相关算法。
自相关算法基于接收信号的自相关特性进行定时同步。
该算法通过计算接收信号的自相关函数的峰值位置来确定接收的起始位置。
自相关函数是通过将接收信号与其自身进行卷积得到，因此其峰值位置对应于信号的起始位置。
该算法的优点是计算简单，但对信号的前导序列和信道噪声比较敏感。
能量自相关算法则是基于接收信号的能量特性进行定时同步。
该算法计算接收信号的能量在不同偏移量下的累积，然后选择能量最大的位置作为接收的起始位置。
能量自相关算法的优点是对信号的前导序列和信道噪声影响较小，但对多径干扰比较敏感。
细定时同步是在粗定时同步的基础上进一步细化接收时刻的算法。
其主要目标是使接收信号与发送信号的符号对齐，以便进行数据解调。
常用的细定时同步算法包括最大似然算法和闭环算法。
最大似然算法是通过计算接收信号的每个子载波的符号能量与发送信号的符号能量之间的差异，选择能量差异最小的位置作为细定时同步的位置。
最大似然算法的优点是对信道衰落环境和多径干扰适应性较好，但计算量较大。
闭环算法是基于估计信道的特性进行定时同步。
该算法首先通过信道估计算法估计接收信号的信道响应，然后根据估计的信道响应调整接收时刻，使接收信号与发送信号符号对齐。
闭环算法的优点是对信道衰落环境和多径干扰适应性很好，但对信道估计的准确性要求较高。
总结起来，OFDM系统中的定时同步算法主要包括粗定时同步和细定时同步两部分。
数字通信原理06-定时与同步
6.1.2 收发定时系统
发定时系统就是产生各种定时脉冲的系统， 一般采用高精度的时钟脉冲发生器作为主时 钟，然后经过分频，得到相应频率的路脉冲、 位脉冲等，如图6-1所示。 目前使用的主时钟类型主要有原子钟、振荡 器等，也可以采用GPS、北斗一号等定时系 统的外基准定时信号。
在点与点之间进行数字传输时，接收端为了 正确地再生所传递的信号，必须产生一个时 间上与发送端信号同步的、位于最佳取样判 决位置的脉冲序列，这就是收定时系统，可 由收到的信码或锁相法获得。
3. 我国数字同步网
我国同步网等级结构，如图6-6所示。
第一级是基准时钟，由铯原子钟或GPS配铷钟组成。 第二级为有保持功能的高稳时钟（受控铷钟和高稳定度晶体钟），分 为A类和B类。上海、南京、西安、沈阳、广州、成都等六个大区中心 及乌鲁木齐、拉萨、昆明、哈尔滨、海口等五个边远省会中心配置地 区级基准时钟（LPR，Local Primary Reference，二级标准时钟），此 外还增配GPS定时接收设备，它们均属于A类时钟。全国30个省、市、 自治区中心的长途通信大楼内安装的大楼综合定时供给系统，以铷 （原子）钟或高稳定度晶体钟作为二级B类标准时钟。 各省内设置在汇接局（Tm）和端局（C5）的时钟是第三级时钟，采用 有保持功能的高稳定度晶体时钟，其频率偏移率可低于二级时钟。 另外第四级时钟是一般晶体时钟，通过同步链路与第三级时钟同步， 设置在远端模块、数字终端设备和数字用户交换设备当中。
6.2.4 网同步
同步网是由节点时钟设备和定时链路组成的 一个实体网，负责为各种业务网提供定时， 以实现各种业务网的同步，是电信网能够正 常运行的支撑系统。 同步网的基本功能是准确地将同步信息从基 准时钟向同步网的各下级或同级节点传递， 从而建立并保持全网同步。
基于Gardner位定时同步算法综述
1.1位同步算法在软件无线电接收机中，要正确的恢复出发送端所携带的信号，接收端必须知道每个码元的起止时刻，以便在每个码元的中间时刻进行周期性的采样判决恢复出二进制信号[43]。
信号在传播过程中的延时一般是未知的，而且由于传输过程中噪声、多径效应等影响，造成接收到的信号与本地时钟信号不同步，这就需要位同步算法，恢复出与接收码元同频同相的时钟信号。
正确的同步时钟是接收端正确判断的基础，也是影响系统误码率的重要因素；没有准确的位同步算法，就不可能进行可靠的数据传输，位同步性能的好坏直接影响整个通信系统的性能[44]。
实现位同步算法的种类很多，按照处理方式的不同可分为模拟方式、半数字方式和全数字方式如图3-10所示。
a)b)c)图3-10 位同步算法模型Fig.3-10 Bit Synchronous Algorithm Model图3-10(a)模型为全模拟位同步实现技术，通过在模拟域计算出输入信号的位同步定时控制信号去控制本地时钟，对信号进行同步采样。
图3-10(b)模型为半模拟同步模型，该模型的主要思想是通过将采样后的信号经过一系列的数字化处理，提取出输入信号与本地时钟的偏差值，通过这个偏差来改变本地时钟的相位达到位同步。
(a)(b)两种方式都需要适时改变本地时钟的相位，不利于高速数字信号的实现且集成化程度较低。
图3-10(c)为全数字方式的位同步是目前比较常用方法，全数字方式的位同步算法十分适用于软件无线电的实现。
该方法通过一个固定的本地时钟对输入的模拟信号进行采样，将采样后的信号经过全数字化的处理实现同步；采用此种方法，实现简单，且便于数字化实现，对本地时钟的要求大大降低。
本次设计主要分析了基于内插方式的Gardner 定时恢复算法。
1.1.1 Gardner 定时恢复算法原理Gardner 定时恢复算法是基于内插的位同步方式，全数字方式的位同步算法模型中，固定的本地采样时钟不能保证能在信号的极值点处实现采样，所以需要通过改变重采样时钟或输入信号来实现极值处采样[45-46]。
全数字QPSK接收机同步技术研究
综 合 电 子 信 息 技 术
全 数字 Ｑ Ｓ Ｐ Ｋ接收 机 同步 技 术研 究
代 涛 ， 劫 ， 周 张 健
（ 国工程物 理研 究 院电子 工程研 究所 ，四 川 绵阳 ６ １０ ） 中 ２９ ０
摘 要 ：时钟 同步和载 波同步是接 收机 的关键 问题 ， 传统模拟解调 可靠性、 定性 差 ， 试复 杂。介 绍 了 １种全数 稳 调
ＤＡＩＴａ ｏ，Ｚ ＨＯＵ ｉ Ｊｅ，ＺＨＡＮＧ ｉｎ Ｊａ
（ ｓｔｔ ｏ Ｅｅｔ ｎ ｎ ｉｅｒ ｇ Ｃ Ｅ ， ｉ ｙ ｎ ｉ ｕｎ６ １０ ， ｈｎ ） Ｉ ｔｕ ｆ ｌ ｒ ｉ Ｅ ｇ ｅ ｎ ， Ａ Ｐ Ｍ ａ ａ ｇＳ ｈ ａ ９ ０ Ｃ ｉ ｎ ｉ ｅ ｃｏ ｃ ｎ ｉ ｎ ｅ ２ ａ
ｄｍ ｄｌｉ ｒ ｂｄ ａｄａｊｓ ｎ ｉｃｍｐ ｘ Ａ ｋ ｄｏ ｔ ｅｓ ｃｒｎ ａｏ ｄｃｒｅ ｎｈｏ ｚｔｎｍ ｔ ｄｉｉｔｄｃｄ ｅ ｏｕ ｔｎ８ ａ ． ｄ ｔ ｔｓ ｏ ｌ ． ｉ ｆｉ ｙ ｈｏｉ ｔｎａ ａ ｉ ｓ ｃｒ ａ ｉ ｅ ｏ ｒ ｕｅ ａｏ ｅ ｎ ｕ ｍｅ ｅ ｎ ｍ ｎ ｚｉ ｎ ｒｒｙ ｉ ｎ ｏ ｈ ｓｎ ｏ
载 波初始 相位 误差 ０ 和载 波 频偏 △ 。这 ３个 参数 ０ 厂 的分 布是 随机 的 ， 只有 恢 复 了这 ３个 参 数 ， 才 能 ｏ 被 正确地 估计 出来 。
设 对 每 个 码 元 采 个样 点。 经 Ｄ Ｃ后 ， 相 Ｄ 同＝ ］ ＿ 取源自反正 切除 ２ —— 乘 ２取 正切
通过 算 法 在 Ｄ Ｐ中实 现 ， 通 用 性 、 换 性 和 移 植 Ｓ 其 互
性 较强 。
设 接 收端等效 基 带数字 信号 表示 如下 ：
OFDM数字接收机的符号定时同步算法研究与仿真
ｌ Ｏ Ｄ 系 统 ＦＭ
ＯＤ Ｆ Ｍ是 一 种 典 型 的 多 载 波 调制 方 式 ， 一 个 将 高速的数据流经过 串并变换 ， 分成几个低 比特率 的 数据 流 ， 它们 之 间经过 编码 、 交织 后分别 调制 到各个
ｃｎ ｂ ｉｄ ｄ ｉｔ ｔｏ ｓ ｐ ：ｃａｓ ｓｍａｏ ｎ ｎ ｓｍ ｔ ｎ Ｔ ｉ ｐ ｐｒｍ ｉ ｙ ｒｓａ ｈｄ ａｄ ａ ｅ ｄ ｅ ｎ ｔ ｓ ｏｒ ｅｔ ｔ ｎ ａ ｄ ｆ ｅ ｅｔ ａ ｏ ． ｈｓ ａ ｅ ａ ｌ ｅｅｒ ｅ ｎ ｉ ｖ ｏｗ ｅ ｅ ｉ ｉ ｉ ｉ ｉ ｎ ｃ
ｓ ｌｔｄ ｔ ｅ ａｇ ｒ ｈ ｓ ｏ ｅ ｃ ａ ｓ ｙ ｏ ｙ ｃ ｒ ｎｚ ｔ ｎ ｅ ｔ ｔ ｎ ｂ ｓ ｎ ｃ ｃｉ ｐ ｅｉ ｄ ｆ ｅ ｉ ａｅ ｏ ｔｍ ｆ ｔ ｏ ｒｅ ｓｍｂ ｌ ｓ ｎ ｈ ｉ ｉ ｓ ｍａ ｏ ａ ｅ ｏ ｙ ｌ ｒｆ ａ ｎ ｍｕ ｈ ｌ ｉ ｈ ｏ ａｏ ｉ ｉ ｄ ｃ ｘ ｎ ｉ
ｅ ｔ ｔｏ ａ ｅ ｎ ｐｌｔｓｍｂ ｌｉ ｒｑ ｅ ｃ ｏ ｉ ｓｉ ｉｎ ｂ ｄ ｏ ｉ ｙ ｏ ｎ ｆｅ ｎ ｙ ｄ ｍａｎ． ｍａ ｓ ｏ ｕ Ｋｅ ｗｏ ｄ ｙ ｒ ｓ： ＯＦ ＤＭ ； ｓｍｂ ｌｔ ｎ ｙ ｏ ｉ ｇ；ｓ ｃ ｒｎｉｉ ｇ ａｇ ｒｔｍ ｍｉ ｎ ｙ ｈ ｏ ｚｎ ｌｏ ｈ ｉ
２ Ｓｈｏ Ｉｆｒ ｔ ｎａｄＣ ｍｍｕ ｉ ｔ Ｉ ．ｃｏｌ ｎｏｍａ ｏ ｎ ｏ ｆ ｏ ｉ ｎｃｉ Ｅ ａｏ ｎ
唱， ａｂቤተ መጻሕፍቲ ባይዱ ｎ ｎｅｉｇＵ ｉｅｓｙ Ｈ ｒｉ ５０１ Ｃ ｉａ Ｈ ｒｉ Ｅ ￣ ｅｒ ｎｖｒ ｔ， ａｂ １００ ， ｈｎ ） ｎ ｎ ｉ ｎ
数字接收机并行定时同步的研究与实现
A Thesis Submitted in Partial Fulfillment of the Requirementfor the Degree of Master of EngineeringResearch and Implementation of Parallel Timing recovery for Digital ReceiversCandidate : Zhu HuiMajor :Electronics & Communication Engineering Supervisor: Lecturer Lu FangHuazhong University of Science and TechnologyWuhan 430074, P. R. ChinaMay, 2013独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。
尽我所知，除文中已经标明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的研究成果。
对本文的研究做出贡献的个人和集体，均已在文中以明确方式标明。
本人完全意识到，本声明的法律结果由本人承担。
学位论文作者签名：日期：年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。
本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。
保密□，在_____年解密后适用本授权书。
本论文属于不保密□。
（请在以上方框内打“√”）学位论文作者签名：指导教师签名：日期：年月日日期：年月日摘要随着信息时代的到来，信息传输速率越来越高，甚至超过1Gbps，这样要求硬件处理数据的速度也越来越高。
但由于硬件速度的限制，串行数字信号处理结构已经不能满足高速通信的要求，所以设计并行的结构是有必要的。
全数字接收机符号同步算法设计与仿真
采 样 时 配 合 外 部 自动 增 益控 制 模 块 将 接 收 信 号 放 大 到 采样 区 内 。在 零 频 模 式 下 ，Ａ／Ｄ 对 ｌ０ 两 路 信 号 分 别 进 行 采 样 ，采
样 后 的 信 号 分 别 通 过 Ｒｘ ｆｄｆ、Ｒｘ ｑｍｃ模 块 进 行 小 数 延迟
补 偿 和 ＩＯ 正 交 调 制 校 正 ；中 频 模 式 下 ，Ａ，Ｄ 对 中 频 信 号 进
Ｍａｐ模块 将 基 带编 码 后 ＡｇＩ：Ｂ特 根 据 调制 方 式 映射 成相 应 符 号 ，映射 后 的符 号 采 用归 一 化设 计 。Ｔｘ ｒｒｃ模块 完 成 内插 成 型 ，将 １倍 符 号 速 率转 换 成 ２倍符 号 速 率 ，成型 滤波 器 采 用 １２８阶 、滚 降系 数 为 ０．２０的 根 升 余 弦 滚 降 滤 波 器 ，也 可 以 通 过 ｒｅｍｅｚ迭 代 算 法 进 行 设 计 。Ｔｘ ｉｎｔｅｒｐ模 块 将 ２倍 符 号 速 率 内插 成 系 统采 样 速 率 ，其主 要 原 理 在 符号 同步 模 块 中详 细 阐述 。Ｔｘ ｄｐｄ模 块 采 用 预 失 真 技 术 构 建一 个 与 功 率 放 大器 非 线 性 特 性 相反 的预 失 真 器 ，实 现 功 率 放 大 器的 线 性 化 处 理 ，从 而 来补 偿 高 阶 调 制 方 式下 信 号 高 峰 均 功 率 比造 成 的 影 响 。Ｔｘ ｑｍｃ模 块实 现 正 交 调制 校 正 ，通 过 对 基 带信 号
１．２接 收 端
锄 —
——
—
—
圜
ｔ
＿
一 一 ■■
■卜１ｉ ■ｆ ｌ Ｉ ～， ｌ一
．
Ｉ
．
１ ｎ ｌ
Ｉ
全数字接收机中定时同步算法和实现
本 刊邮 箱： ｅ ｔ ａ ＠ ｎ ｃ ｓ ｅ ． ｃ ｏ ｍ． ｃ ｎ ４ ５
通 讯 与 电视
ｙ （ ｔ ｎ ） 两个符号值相同， 则【 ｙ （ ｔ ｎ ＋ Ｔ ） － ｙ （ ｔ ｎ － ． ＋ ， ｒ ） ］ 为零 ， 使得 ｙ （ ｔ ｎ － １ ／ ２ ＋ 灼的值被屏蔽了， 在这
误差的计算式［ ２ ） ， 不难将它推广到ｎ Ｑ Ｐ Ｓ Ｋ ， ｎ Ｑ Ａ Ｍ
等其它解 调 系统 。
３ Ｆ Ｐ Ｇ Ａ实现
３ ． １从Ｓ Ｉ ＭＵ Ｌ Ｉ Ｎ Ｋ仿真 到 Ｆ Ｐ Ｇ Ａ实现
利用 Ｓ Ｉ Ｍ Ｕ Ｌ Ｉ Ｎ Ｋ搭建 Ｂ Ｐ Ｓ Ｋ解调系统 ， 主要 目的是确定定时同步的结构、仿真定时算法的性能 ， 同 时也为下一 步的设计— 用现场可编程 芯片 （ Ｆ Ｐ Ｇ Ａ） 实 现该算法 ，提供了简单有效的方法。由于 Ｓ Ｉ Ｍ Ｕ Ｌ Ｉ Ｎ Ｋ仿 真的电路 已经做到寄存器级 ， 各部分的电路主要 由乘法 器 、加／ 减法器、锁存器和移位寄存器等组成 ，便于向 Ｆ Ｐ Ｇ Ａ的设计输人方法转换。 事实上 ， 一些公司已经开发 出第三方软件 ， 如Ａ ｌ ｔ ｅ ｒ ａ开发 的 Ｄ Ｓ Ｐ Ｂ ｕ ｉ ｌ ｄ ｅ ｒ ， 可 以嵌人 在Ｍ Ａ Ｔ Ｌ Ａ Ｂ软件中，直接完成从 Ｍ Ａ Ｔ Ｌ Ａ Ｂ的设计到 Ｆ Ｐ Ｇ Ａ
４ ６
欢迎 网上投稿 ｗ ｗ ｗ ． ａ ｅ ｔ ｎ ｅ ｔ ． ｃ ｎ ｗ ｗ ｗ ． ａ ｅ ｔ ｎ ｅ ｔ ． ｃ ｏ ｍ． ｃ ｎ
《 电子技术应用》 ２ ０ ０ ５ 年第 １ ２ 期
通 讯与 电视
在这种定时结构下 ， 对１ ０ ０ ， ０ ０ （ ） 个随机符号 进行数次仿真 ， 实现的 Ｂ Ｐ Ｓ Ｋ接收系统在输入信 噪比Ｅ ， Ｉ Ｎ ａ ＝ １ ２ ． ５ ｄ Ｂ情况下 ， 平 均能够达 到 １ ０ － ６ 的误码性能。事实上 ， 基于内插滤波的定时算 法不仅适用于 Ｂ Ｐ Ｓ Ｋ接收系统 ，只要修改定时
一种全数字接收机的定时同步r与载波大频偏估计方法设计与实现
一种全数字接收机的定时同步r与载波大频偏估计方法设计与实现邱文静【摘要】文章根据实际需求采用了先校正频偏然后再进行定时同步的方法.其中,频率估计采用了分段FFT相位差法,该方法不需要位定时辅助,可以对大频偏进行估计;定时同步采用了便于工程实现的Gardner定时同步环,插值器选用了结构简单插值精度高的三角函数内插法.【期刊名称】《无线互联科技》【年(卷),期】2017(000)014【总页数】3页(P69-70,96)【关键词】频率估计;定时同步;三角函数内插法【作者】邱文静【作者单位】南京熊猫汉达科技有限公司,江苏南京 210014【正文语种】中文全数字接收机必须解决3个载波频率误差估计、符号定时误差估计和载波相位误差估计。
频率误差估计又分为大频偏条件下的估计和小频偏条件下的估计。
小频偏一般指频率误差小于0.1倍符号速率，而大频偏则指的是频率误差远超过0.1倍符号速率。
当前主流的位定时同步算法对信号的频偏有严格的要求，频偏超过0.1倍符号速率时定时同步性能迅速恶化。
这就要求数字接收机需要先进行大频偏误差估计，使得残留频差值小于0.1倍符号速率，然后再进行位定时同步。
本文根据实际需求，设计了一种适用于PSK调制方式的通用位定时同步与载波大频偏估计的方法。
其中的频偏估计采用的是一种利用分段DFT频谱的相位差的方法，可以采用快速傅氏变换（Fast Fourier Transformation，FFT），运算速度快，特别适合于实时信号处理；位定时同步部分采用了适合于FPGA实现的、结构简单、内插精度高的三角函数内插算法的Gardner位同步环。
该方法已经进行了MATLAB仿真、Modelsim仿真，并完成了FPGA实现，应用到了实际系统中。
将不携带调制信息的载波信号进行采样，采样率为fs，选取连续两段，每段采样点数都为N，得到两个离散序列。
第一段为x1(n)=acos(2πnf0/fs+θ0)，第二段为x2(n)=acos(2πnf0/fs+θ1)，其中a为原始信号幅度，f0为载波频率，θ0和θ1为两端信号的初始相位。
数字卫星电视接收定时同步的设计与实现
数字卫星电视接收定时同步的设计与实现数字卫星电视引进了数字通信技术和图像编码术，在世界范围内的竞争已进入白热化阶段。
本文详细阐述了数字卫星电视的相关概念，并针对数字卫星电视接收定时同步设计方法进行分析，笔者结合具体案例，总结了数字卫星电视接收定时同步的实际应用。
标签：数字卫星电视定时同步电路原理随着社会经济的发展，我国电视广播事业也得到了一定程度的发展和进步，国家有关部门逐渐加大了对数字广播电视的重视和投入，数字卫星电视作为数字广播电视中的重要组成部分，受到越来越多人的青睐。
但就我国数字卫星电视的应用现状来看，还存在或多或少的问题，无法满足受众的多样化需求，制约了数字电视广播技术的发展和进步。
在这一严峻形势下，深入对数字卫星电视接收定时同步的设计与实现进行探讨成为社会各界人士争相关注的重要课题。
一、数字卫星电视的相关概念数字卫星电视并非是指单一的“数字电视机”，而是借助声音、数字信号广播图像等媒介的一种电视系统，其充分采用数字信号完成电视信号的产生、获取、处理、输送、接收、储存等步骤。
数字卫星电视作为一种重要的转播媒介，承载各类视频业务、综合业务、信息传输等各项功能，在广大人民群众日常生活中不可或缺的重要作用。
二、数字卫星电视接收定时同步设计分析1.定时恢复设计为了实现数字卫星通信系统中各项信息的定时恢复发送功能，须定期对解调器输出进行抽样，确保各符号间隔抽样一次，且分别在信息发送端和接收端用同一始终进行采样。
由于接收机可能出现传播延迟的情况，为确保同步抽样的顺利进行，应在信号接收或导出时进行定时，即为定时恢复。
数字卫星电视同步接收的关键即为传输时间的问题，旨在将发送端帧、字、码元等的起点时间零误差的传输至接收端，其对可靠性的要求较高.2.接收定时同步设计原理针对多电平信号多于过门限点执行定时信息的提取，而对于二进制信号来说，通常从过零点开始提取。
后者通常要先经由非线性转换成为归零信号，进而生成同步分量，而对同步分量进行提纯位时，采用窄带滤波器则为滤波法，使用锁相环则为锁相法。
QPSK全数字接收机定时同步环路
与扩频通信系统；周 冲（1984-），男，硕士研究生，主 要研究方向为移动与扩频通信系统；晏 辉（1982-），男， 博士研究生，主要研究方向为低信噪比条件下的同步技术。
4
å y(kTi ) = y éë(mk + mk )Ts ûù = x[(mk - i)Ts ]hI ëé(i + mk )Ts ûù, i
（6）
上式即为定时同步内插的基本公式。内插基点以及 mk 的大小
都是由数控振荡器模块控制产生的。
设 Pk (t ) 为拉格朗日多项式，
Õ Pk
(t)
=
l
N2 = - N1
【Abstract】This paper proposes a scheme of timing synchronization loop for QPSK all digital receiver. The cubic Lagrange polynomial interpolation algorithm and Gardner’s algorithm of timing error detector, are utilized, and other parts of the timing synchronization loop——loop filter and numerical control oscillator are analyzed. The methods of implementation are also given in this paper. Simulation results indicate that the SER performance of Lagrange interpolation algorithm is excellent, and the proposed scheme is a good solution for timing synchronization. The loop design is implemented on FPGA, and a flexible and portable method for hardware implementation of digital demodulation is provided.
全数字QPSK接收机同步技术研究
此时 ,最佳序列的各采样点相位为 φ′( i) =θ+ θN ( i) + <( i) , 其中 , <( i) 是第 n 个码元差分编码后 的相位 ,θ是初始相位差θ0 与消除频偏时引入的固
综合电子信息技术
定相移之和 ,θN ( i) 为噪声引起的相移 。 当同相和正交支路都为 2 电平信号时 , 产生的
以上算法在 Matlab 中用 M 函数进行仿真 , 用程 序得以验证 。
2 计算机仿真
系统对基带信号开始仿真 , I、Q 码元由随机信 号命令 randint 产生 ,进行格雷码的预差分编码 ,然 后得到正交和同相两路基带信号 :
u1 = I ( i) sin (θ0 +ΔωiT) - Q ( i) cos (θ0 +ΔωiTS) , (9) u2 = I ( i) cos(θ0 +ΔωiT) + Q ( i) sin (θ0 +ΔωiTS) 。(10) 其中频偏和初始相差在仿真中给定 , 通过算法 来估计 。 信道中的噪声通过与随机序列相加引入 , 用随 机序列代表高斯带限白噪声 ,该序列与一系数相乘 , 通过调整系数改变噪声的大小 ,实现不同的信噪比 。 抽样时每个码元取 10 个样点 , 每次有 128 个码 元参加估计 ,经过上述差分相位算法 ,求出最佳采样 序列 ,估计出频差 。 频偏估计结果求和取平均以减小噪声的影响 , 与最佳采样序列通过复数乘法后消除频差 ; 然后进 行相差估计 ,再次用复数乘法 , 消除相差影响 , 最后 进行判决和差分解码得到码元信息 。整个序列只是 在时间上有一定的延时 ,能较好地实现数据的恢复 。
元采 M 个样点。 经 DDC 后 , 同 相
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
川 －ｙ
ｙ （ ｎ ， Ａ ｋ ） ＝艺
ｎ 二 一 （ Ｎ－ １ ） ｍ＝ ０
表 １ Ｎ ＝ ３ ， Ｍ＝ ２ Ｆ ａ ｒ ｒ ｏ ｗ滤波器系数表
ｎ 场 一３ 一 ２ 一１ ０
１ ２
０ ０ ０ １ ０ ０
０
１
２
０． ０ ９ ３ １ ７ 一０． ４ ９ ２ ８ ６ 一０． ５ ９ ６ ６ ３ １ ． ４ ０ ３ ３ ７ 一 ０． ４ ９ ２ ８ ６
误差的计算式［ ２ ） ， 不难将它推广到ｎ Ｑ Ｐ Ｓ Ｋ ， ｎ Ｑ Ａ Ｍ
等其它解 调 系统 。
３ Ｆ Ｐ Ｇ Ａ实现
３ ． １从Ｓ Ｉ ＭＵ Ｌ Ｉ Ｎ Ｋ仿真 到 Ｆ Ｐ Ｇ Ａ实现
利用 Ｓ Ｉ Ｍ Ｕ Ｌ Ｉ Ｎ Ｋ搭建 Ｂ Ｐ Ｓ Ｋ解调系统 ， 主要 目的是确定定时同步的结构、仿真定时算法的性能 ， 同 时也为下一 步的设计— 用现场可编程 芯片 （ Ｆ Ｐ Ｇ Ａ） 实 现该算法 ，提供了简单有效的方法。由于 Ｓ Ｉ Ｍ Ｕ Ｌ Ｉ Ｎ Ｋ仿 真的电路 已经做到寄存器级 ， 各部分的电路主要 由乘法 器 、加／ 减法器、锁存器和移位寄存器等组成 ，便于向 Ｆ Ｐ Ｇ Ａ的设计输人方法转换。 事实上 ， 一些公司已经开发 出第三方软件 ， 如Ａ ｌ ｔ ｅ ｒ ａ开发 的 Ｄ Ｓ Ｐ Ｂ ｕ ｉ ｌ ｄ ｅ ｒ ， 可 以嵌人 在Ｍ Ａ Ｔ Ｌ Ａ Ｂ软件中，直接完成从 Ｍ Ａ Ｔ Ｌ Ａ Ｂ的设计到 Ｆ Ｐ Ｇ Ａ
一０． ０ ９ ３ １ ７ ０． ４ ９ ２ ８ ６ 一０． ４ ０ ３ ３ ７ 一０． ４ ０ ３ ３ ７ ０ ． ４ ９ ２ ８ ６
０ ． ０ ９ ３ １ ７
－ ０ ． ０ ９ ３ １ ７
Ｌ Ｐ Ｆ Ｎ Ｃ Ｏ 图 ４环路滤 波器 和数控 振荡器
为小整数。对 ｙ （ ｋ Ｔ ） 进行 Ｋ倍抽取 ， 即得到与发送端符 号同步的最佳采样值序列 ： （ － Ｔ ） ｏ 内插恢复 电路包括一个 内插滤波器和内插滤波控制
实现 内插器， 去逼近理想内插器的频谱特性。通常采用基于
Ｌ ａ ｇ ｒ ａ ｎ ｇ ｅ 多项式的内插方法，即滤波器可以写成系数为
＝ 艺二 ［ （ 、 一 ‘ ） Ｔ ｓ ］ ｈ ｊ ［ （ ｉ ＋ ｌ ｌ ｋ ） Ｔ ｓ ］
（ ４ ） 式即定时同步 内插的基本公式。 理想内插器的冲激响应为 ： ｉ 函数 ， 因此
（ ４ ）
ｈ ， ［ （ ｉ ＋ Ｎ － ｋ ） Ｔ ｓ ］ ＝ ｓ ｉ ［ 会 （ ｉ Ｔ ｓ ＋ Ｊ ｌ ｋ Ｔ Ｓ ） ］
通 讯与 电视
全数字接收机中定时同步算法和实现
晏 蕾，余 荣，梅顺 良
（ 清华大学 微波与数字通信国家 重点实验室， 北京 １ ０ ０ ０ ８ ４ ）
摘 要 ：采 用 了基 于 Ｆ ａ ｒ ｒ ｏ ｗ结构 的 内插 滤波 器 ， 同时使 用 Ｇ ａ ｒ ｎ ｄ ｅ ｒ 的定 时误 差计算方 法为 内擂 滤
ｙ （ ｔ ） 二 Ｙ ， ｘ （ － Ｔ ｓ ） ｈ ， （ ， 一 ｍ Ｔ ｓ ）
再对 ｙ （ ｔ ） 以 Ｔ为间隔采样得 ｙ （ ｋ Ｔ ） ， 则有
（ １ ）
ｙ （ ｋ Ｔ ） 二 Ｉ二 （ ｍ Ｔ ｓ ） ｈ ， （ ｋ Ｔ ； － ｍ Ｔ ｓ ）
由于 Ｔ未知 ， 利用 以下定 义 ：
（ ２ ）
滤 波 的定 时同步结 构框 图 。
（ Ｎ Ｃ Ｏ ） ， 向内插滤波器提供插值相位和插值输出时各个信
号 的权值 。下面简单介绍 内插恢 复电路的各个部分。 １ ． ，内插滤波器
设内插滤波器冲激响应的连续形式为 ｈ ， （ ｔ ） ， 采样信
号ｘ （ ｍ Ｔ ｓ ） 经过 内插器 ， 输出
那么 ， 输 出为
（ ６ ）
《 电子技术应用》２ ０ ０ ５ 年第 １ ２ 期
本 刊邮 箱： ｅ ｔ ａ ＠ ｎ ｃ ｓ ｅ ． ｃ ｏ ｍ． ｃ ｎ ４ ５
通 讯 与 电视
ｙ （ ｔ ｎ ） 两个符号值相同， 则【 ｙ （ ｔ ｎ ＋ Ｔ ） － ｙ （ ｔ ｎ － ． ＋ ， ｒ ） ］ 为零 ， 使得 ｙ （ ｔ ｎ － １ ／ ２ ＋ 灼的值被屏蔽了， 在这
２数字解调 系统 的定 时同步仿真
本文对一个全数字 Ｂ Ｐ Ｓ Ｋ解调 系统进行 了 Ｍ Ａ Ｔ Ｌ Ａ Ｂ 仿 真 ， 旨在 验 证 上 述 定 时 同 步 算 法 。 首 先 ，利 用 Ｓ Ｉ Ｍ Ｕ Ｌ Ｉ Ｎ Ｋ搭建 了整个接收系统 ， 包括 Ａ Ｄ转换 、 载波同 步、 定 时 同步 、 匹配滤波和判决 ； 其次 ， 对输人信号进行 了模拟 ， 模拟的输人信号为 中频 １ ０ ． ７ Ｍ Ｈ ｚ 、 带宽 １ ． ５ Ｍ Ｈ ｚ
的数值代表定时误差的大小。但是 以 ｔ ｎ － １ ／ ２ ＋ 灼并不能指
示误差调整的方向， 因此用【 烈ｔ ｎ ＋ 钓一 烈ｔ ｏ － １ ＋ 灼］ 来表示误 ｅ 和Ｎ Ｃ Ｏ的输出ｆ ４ 的仿真结果。可以看到， 大约１ ０ ０ 个符号 差调整方向， 二者的乘积即为定时误差信号。如果 烈ｔ ｏ － １ ） ， 后 Ｎ － 趋于一稳定值 ， 定时环路锁定同步。
在数字接收系统中， 为了正确恢复出发送端的符号 信息， 必须做到定时同步。 传统的接收机采用同步采样 ， 利用定时误差信号调整接收端采样时钟的相位 ， 使之与 符号同步 ； 而全数字接收机采用 固定 的采样频率 ， 一般 来说 ， 采样时钟和符号时钟相互独立 ， 这种情况下可以 用数字信号处理 的方法实现对符号速率 的锁定 。 随着数字信号处理器和可编程逻辑芯片速度 的提 高， 利用这些芯片完成定时同步算法 ， 为接收机的设计 带来 了很大 的灵活性 。 本文对全数字接收机 中的定时同 步算法进行 了分析 ，将 内插 滤波与误 差检测算法 相结 合， 提出了一种简单有效的算法 ， 同时利用 Ｍ Ａ Ｔ Ｌ Ａ Ｂ进 行了仿真 。 实验结果表明该算法确实具有简单高效的特 点。最后 ， 给出了 Ｆ Ｐ Ｇ Ａ实现该算法的方法。 １定时同步算法 根据 Ｆ Ｍ． Ｇ ａ ｒ ｄ ｎ ｅ ｒ的结论［ Ｕ ， 内插恢复电路可以从采 样序列中恢复出最佳采样点的值 。 图１ 给出了基于内插
４ ６
欢迎 网上投稿 ｗ ｗ ｗ ． ａ ｅ ｔ ｎ ｅ ｔ ． ｃ ｎ ｗ ｗ ｗ ． ａ ｅ ｔ ｎ ｅ ｔ ． ｃ ｏ ｍ． ｃ ｎ
《 电子技术应用》 ２ ０ ０ ５ 年第 １ ２ 期
通 讯与 电视
在这种定时结构下 ， 对１ ０ ０ ， ０ ０ （ ） 个随机符号 进行数次仿真 ， 实现的 Ｂ Ｐ Ｓ Ｋ接收系统在输入信 噪比Ｅ ， Ｉ Ｎ ａ ＝ １ ２ ． ５ ｄ Ｂ情况下 ， 平 均能够达 到 １ ０ － ６ 的误码性能。事实上 ， 基于内插滤波的定时算 法不仅适用于 Ｂ Ｐ Ｓ Ｋ接收系统 ，只要修改定时
种情 况下是不能提取误差信号 的 。根据 ＋ 八‘一 ＜＜ Ｋ Ｇ ａ ｒ ｎ ｄ ｅ ｒ 算法可以构造出定时误差提取 的 实现结构如图 ３ ０ １ ． ３ 环路滤 波器 （ Ｌ Ｐ Ｆ）和 数 控 振 荡 器 《 Ｎ Ｃ Ｏ） 定 时误 差信 号 通 过低 通环 路 滤 波器 （ Ｌ Ｐ Ｆ ） 滤 波后 ， 控 制数控振荡器 （ Ｎ Ｃ Ｏ） 工 作 。这两部分的实现结构如图 ４ ０ Ｌ Ｐ Ｆ采用二阶滤波器 ，包含 比例路径 挥肠卜一破叮 Ｋ － 和积分路径 ， 这两 条路 径分 别可 以跟踪相 位误差 和频率 误 差 。通过控制 比例增益 ＋ ｝ － 川 ｘ ｋ ｌ 和积分增益 ｋ ２ ，可以调整环路的带宽 和收敛速度 。Ｎ Ｃ Ｏ是一个相位 累加器 ， 对 图 ２ Ｆ ａ ｒ ｒ ｏ ｗ结构的 Ｌ ａ ｇ ｒ ａ ｎ ｇ ｅ内插滤波器 输人 的相位误 差进 行 累加 ， 为 内插 滤 波器 提供插 值相 位 。 （ ７ ） ［ 艺。 Ｃ 。 ｝ （ ｎ 卜 ） ｊ Ｌ ｍ Ｋ已调信号， 符号速率为 ６ ６ ０ ｋ ｂ ｐ ｓ 。对此信号带通 采样， 采样频率为符号速率的５ 倍即 ３ ． ３ Ｍ ｂ ｐ ｓ 。 由于上述
定时同步算法要求一个符号有两个采样信号 ， 故载波 同 步恢复成基带信号后 ， 调整采样速率使之成 为符号速率 的２ 倍， 再进行定时同步、 匹配滤波和判决输出。 图５给出了定时同步模块中 Ｔ Ｅ Ｄ的输出 ｓ ， Ｌ Ｐ Ｆ的输出
ｉ ＝ ｉ ｎ ｔ ［ ｋ Ｔ ／ Ｔ ｓ ］ 一 ｍ
Ｍ ｋ 二 ｉ ｎ ｔ ［ ｋ Ｔ ｌ Ｔ ｓ ］
Ａ二 ｋ Ｔ ／ Ｔ ｓ － ｍ ｋ
（ ３ ）
其中Ａ ｋ 为插值相位 ， 满足／ ４ ｅ ［ Ｏ ， １ ） ， ｍ ｋ 为插值抽取
的位置 ， 将式 （ ２ ） 改写成
ｙ （ ｋ Ｔ ） ＝ ｙ ［ （ ｍ ｋ ＋ ｇ ｋ ） Ｔ ｓ ］
ｌ ｌ ｋ 的多项式 ：
电路。内插滤波器（ Ｉ ｎ ｔ ｅ ｒ ｐ ｏ ｌ ａ ｔ ｏ ｒ ） 从采样序列中恢复出最佳
采样值 ， 是整个定时同步技术的关键。控制电路包括定时 误 差 检 测 电路 （ Ｔ Ｅ Ｄ） 、 环 路滤波器 （ Ｌ Ｐ Ｆ ） 和数控 振荡器
ｈ ｒ （ ｎ ， ｌ ｉ ｋ ） ＝ 艺ｃ Ｌ 万 Ｉ ） ｎ （ ｍ
， ｎ － ｎ ‘
Ｎ Ｍ
Ｍ 为多项式 的阶数 ， ２ Ｎ－ １为滤波器的阶数 。 基于多项式 的内插滤波器可用 Ｆ ａ ｒ ｒ ｏ ｗ结构实现， 如图 ２所示。 这种滤波器实现起来很简单 ， 使用较低的阶数（ Ｎ ＝ ３ ， Ｍ＝ ２ ） 就能获得较好 的频谱性能。表 １ 给 出了 Ｆ ａ ｒ ｒ ｏ ｗ滤 波器 的各 阶系数 。
波器提供插值相位。通过 Ｍ Ａ Ｔ Ｌ Ａ Ｂ仿真， 表明这种内插滤波器可以很好地解决定时同步问题 ， 并在现 场可编程芯片 Ｆ Ｐ Ｇ Ａ上实现 了该算法， 使得数字解调的硬件实现具有很好的移植性和灵活性。 关键词：内擂滤波器（ Ｉ ｎ ｔ ｅ ｒ ｐ ｏ ｌ ａ ｔ ｏ ｒ ） 定时误差 擂值相位 Ｓ Ｉ Ｍ Ｕ Ｌ Ｉ Ｎ Ｋ Ｆ Ｐ Ｇ Ａ实现