边界扫描技术

互联测试步骤：
• 1）TDI经过各移位寄存器与各IC管脚相关的 单元连接，移位激励数据； • 2）更新输出单元上的数据，对PCB电路板 上的连线施加激励； • 3）在各接收IC的输入管脚捕获PCB电路板上 连线的状态； • 4）检查经过边界扫描寄存器向TDO移出的 最后结果。
扫描测试过程
互联测试工作模式
N输入/N输出系统
一般N输入/N输出系统静态系统
• 上述过程可以通过一个简单线性方程：
Y=D X
其中，X和Y分别代表输入和输出矩阵，D为 系统特征矩阵。 系统的故障诊断问题转化为已知Y和X矩阵求 D的辨识问题，即：矩阵求逆过程。
• 对于边界扫描测试：
R=C（A,T）
• 其中，R和T矩阵分别为测试矩阵和响应矩阵， 而A矩阵为表征电路板故障特征的矩阵。 • 要是上式成立，首先必须合理地构造短路故障 特征矩阵A，使它同电路板的短路故障之间具 备一一映射的关系。然后还必须构造一种合理 的算子C，建立A，T矩阵同R矩阵之间的映射关 系。 对于S-A-1或S-A-0故障，其故障特征矩阵表现 为在NxN介矩阵中，ai,j对i网络中任意输入的vPi 其结果都固定为1或0。
标准边界扫描结构
测试存取口（TAP）
• • • • • • 由四个专用引脚组成: 测试数据输入(Test Data In TD I) 测试数据输出(Test Data Out TDO ) 测试模式选择(Test Mode Select TM S ) 测试时钟(Test Clock TCK )。 (另有一个TRST* 为可选)
边界扫描测试技术原理及应用
郭俊龙 任少杰
目录
• • • • • • 基本概念 基本结构 工作方式 数学模型 BLDS语言 应用
基本概念
• 边界扫描测试（Boundary-Scan-TEST）:是一 种是一种基于集成电路可测性设计 （DFT,Design For Testability）的测试技术， 通过对IC内部测试寄存器输入测试图形后输 出响应的分析完成电路系统的测试及故障 诊断。边界扫描测试是一个国际承认的标 准测试方法，在数字电路系统中对芯片管 脚的测试可提供100%的故障覆盖率。具有 通用性强、对测试系统要求较低、测试能 力强和可以缩短产品周期的特点。
边界扫描器件的基本结构
• • • • 测试存取口( Test Access Port TA P ) TA P 控制器(TAP Controller) 指令寄存器( Instruction Register IR) 测试数据寄存器(Data Register DR )
• IEEE 1149. 1标准规定
• • • • 1）串行链工作 2）并行链工作 3）多输出工作 4）旁路工作
测试工作模式
边界扫描测试数学模型
• 边界扫描测试是将由一定数量测试向量构 成的测试矩阵T输入电路板A，依据响应矩 阵R进行诊断。测试矩阵中的每个PTV向量 维数为N，它对应于N个网络的布尔输入， 而R矩阵中的每个PRV向量的维数也为N，它 对应于N个网络的布尔输出。因此，实质上 我们可以将被测电路板看作一个N输入/N输 出的系统，其输入和输出均为布尔向量。
BSDL语言
• BSDL语言是硬件描述语言的一个子集，可以用 来对边界扫描器件的边界扫描特性进行描述， 主要用来沟通边界扫描器件厂商、用户与测试 工具之间的联系。 • 其应用包括：厂商将BSDL文件作为边界扫描器 件的一部分提供给用户；BSDL文件为自动测试 图形生成（ATPG）工具测试特定的电路板提供 相关信息；在BSDL的支持下生成由IEEE1149.1 标准定义的测试逻辑。 • 现在，BSDL语言已经正式成为IEEE1149.1标准 文件的附件。
边界扫描工作方式
• • • • 内部测试方式 外部测试方式 采样测试方式 电路板正常工作方式
外部测试原理
• 边界扫描外部测试是完成对电路板上的互 连故障进行测试诊断，基本思想是在靠近 器件的输入输出管脚处增加一个移位寄存 器单元。在测试期间，这些寄存器单元用 于控制输入管脚的状态（高或低），并读 输出管脚的状态，利用这种基本思想可以 测试出电路板中器件互连的正确性。在正 常工作期间，这些附加的移位寄存器单元 是“透明” 的，不影响电路板的正常工作。
应用
• 边界扫描测试通过四根（或五根）信号线就能 完成对ຫໍສະໝຸດ Baidu字电路板的测试以及对支持边界扫描 的器件进行控制，在基本上没有增加电路复杂 程度的基础上完成高效测试，是一种简单有效 的测试手段。 • 通过扫描测试在电路板级的应用，一方面可以 完成生产阶段电路板成品检验，提高成品的合 格率，使得后期维修费用降低到最少；另一方 面，在一些重要的数字模块化仪器中，可以应 用边界扫描测试完成仪器自检工作，从而提高 仪器在应用中的可靠性。