DC-DC集成电路芯片.

DC-DC集成电路芯片.
DC-DC集成电路芯片.

目录

键入章标题(第1 级) (1)

键入章标题(第2 级) (2)

键入章标题(第3 级) (3)

键入章标题(第 1 级) (4)

键入章标题(第2 级) (5)

键入章标题(第3 级) (6)

1 绪论

本章首先介绍当前国内外便携式设备电源管理技术的现状,然后提出设计多路电压输出DC/DC转换器的市场必要性,最后简要介绍DC/DC转换器的发展趋势及论文的内容安排。

1.1当前便携式设备电源管理技术的现状

随着集成电路技术[1]、电子技术和通信技术的飞速发展和不断创新,大量的便携式设备进入我们的生活,如手机、mp3、mp4、数码照相机、数码摄像机、笔记本电脑等等。功能先进的便携式设备大大的方便了我们的生活,提高了我们的生活质量 [2]。

便携式设备都依靠电池(包括化学电池、太阳能电池)提供能量,既要体积小,又要待机时间长是当前便携式设备设计中的一个突出矛盾。便携式设备的功能会越来越复杂(如高亮度LCD屏幕显示、和合炫音乐播放、摄像头、闪光灯等),如何有效利用电池存储的能量,即电源管理技术,成为当前便携式设备的关键。便携式设备的电源管理要在便携式设备系统方案设计时就要综合考虑节能、成本、体积和开发时间等多种因素,进行最佳折衷设计。总的来讲,要从提高电能的转换效率和提高电能的使用效率两方面着手进行便携式设备的整体电源管理。

1.1.1 采用高转换效率芯片提高电能的转换效率

随着对电源管理效率要求的不断提高,便携式设备中的电源变换从以往的线性电源逐渐更换为开关式电源,但二者有各自的优势和劣势,适用于不同场合。

a.线性电源LDO(低压降稳压器)

LDO具有成本低、封装小、外围器件少和噪音小的特点,其成本也只有DC/DC 转换器的几分之一。LDO的封装从SOT23到SC70、QFN,直至WCSP(晶圆级芯片封装) [1],非常适合在手持设备中使用。LDO外围只需2到3个很小的电容即可构成整个电源管理方案。

LDO最大优势是其超低的输出电压噪声,TI的TPS793285输出电压纹波小于35μVrms,还有极高的信噪抑制比,非常适合用在对噪声敏感的RF和音频电路的供电,而且在线性电源中没有电磁干扰(EMI)。

LDO的效率取决于输出电压与输入电压之比:η=V

out /V

in

。在输入电压为

3.6V(单节锂电池)的情况下,输出电压为3V时,效率为90.9%,而在输出电压为1.5V时,效率则下降为41.7%。在输出电流较大时LDO效率降低,不仅会浪费电能,而且芯片发热而影响系统的稳定性。

b.开关式电源转换器

开关式电源分为电感式开关电源和电容式开关电源。

(1)电感式开关电源

电感式开关电源是利用电感作为主要的储能元件,为负载提供持续不断的电流,通过不同的拓扑结构可以完成降压、升压和负压的功能。

电感式开关电源具有非常高的转换效率,其工作时主要的电能损耗包括:1)内置或外置MOSFET的导通损耗,主要与占空比和MOSFET的导通电阻有关;

2)动态损耗,包括高侧和低侧MOSFET同时导通时的开关损耗和驱动MOSFET 开关电容的电能损耗,主要与输入电压和开关频率有关;

3)静态损耗,主要与IC内部的漏电流有关。

在负载电流较大时,上面的损耗都相对较小,故电感式开关电源可以达到96%的效率。但是在负载变小时,这些损耗就会相对变大而影响转换效率。

电感式开关电源的缺点是电源方案的整体面积较大(主要是电感和电容),输出电压的纹波较大,在PCB布板时必须格外小心以避免电磁干扰(EMI)。提高开关频率可以有效的减小电感和电容的体积及输出电压纹波。TI的TPS62040的开关频率达1.2MHz,当输出电流为1.2A时,外部电感只需6.2μH。

(2)电容式开关电源——电荷泵

电荷泵是利用电容作为储能元件,内部的开关管阵列控制电容的充放电。为减少由于开关造成的EMI和纹波,很多设计采用双电荷泵的结构。电荷泵也可以完成升压、降压和负压的功能。

当输出电压与输入电压成一定倍数关系如2倍或1.5倍时,最高的效率可达90%以上。但效率会随着两者之间的比例关系而变化,也会低至70%以下,应尽量利用电荷泵的最佳转换工作条件。由于储能电容的限制,其输出电压一般不超过输入电压的3倍,而输出电流不超过300mA。

电荷泵特性介于LDO和电感式开关电源之间,具有较高的效率和相对简单的外围电路设计,EMI和纹波居中,但有输出电压和输出电流的限制。

1.1.2 提高电能的使用效率

在便携式设备中电源管理的关键是减少电池能量的浪费、将尽量多的可用电能用于实际有效的处理上。

a.信号处理系统

信号处理系统(主要是信号处理器)是便携式设备的核心部分,它是便携式设备中主要的电能消耗源,采用两种方法减小其耗能。其一,分区管理,将处理某项任务时不需要的功能单元关掉,如在进行内部计算时,将与外部通信的接口关断或使其进入睡眠状态。便携式设备中信号处理器往往设计有很多个内部时钟,控制不同功能单元的工作状态。不同功能块供电的电源电路设计为可关断的。其二,改变信号处理器的工作频率和工作电压,在CMOS电路中,最大的一项功率损耗是驱动MOSFET栅极所引起的损耗,其大小为

P loss= C g f(I out)V in2(1-1)为栅极电容,f为频率。功率损耗与频率及输入电压(即IC的电源其中,C

g

电压)的平方成正比。针对不同的运算和任务,把频率和电源电压降低到合适的值,可以有效地减少功率损耗。

TI的DVS(动态电压调整)技术有效地将处理器与电源转换器连接成闭环系统,通过I2C等总线动态地调节供电电压,同时调节自身的频率。TPS65010集成了充电电路、电感式DC/DC和LDO,同时还可以通过I2C总线对各路输出电压进行调节,非常适合为处理器供电。

b.音频功率放大

音频功率放大器是便携式设备特别是手机、mp3、mp4中的能量消耗大户。传统的技术采用AB类线性放大器,其效率随输出功率变化,最高只有70%。使用D 类功率放大器,利用PWM的方式,可使效率提高到85~90%,如TPA2010D1输出2W的功率,效率可达90%。

c.马达、LCD、背光驱动

在数码相机中镜头马达、LCD、背光驱动等设备也消耗很多能量,关键就是尽量节省该部分的耗电,采用电路休眠设置而减小其耗能。

电源管理在便携设备中的作用日趋重要,一个高效的系统是要将电源管理的观念贯穿于设计的每一个环节,并且平衡系统多方面因素设计完成的。随着半导体技术和电子技术的发展,越来越先进的节能技术不断涌现为手持产品的不断发展助力。

1.2多电压输出电源管理芯片的市场需求

自1958年集成电路问世以来,半导体技术的发展可谓一日千里,电源管理技术也在集成化的道路上飞速前进。如今高性能的集成电源管理芯片在便携式设备内已被广泛采用,以得到高效的电源且缩小设备体积,并成为便携式设备的关键组成。

便携式设备的广泛使用,促进集成电源管理芯片飞速发展,目前已发展到几百个品种,按工作方式分线性集成稳压器和开关式集成电压转换器;按电路的结构形式分单片式集成电压转换器和组合式集成电压转换器;按管脚的连接方式分三端式集成电压转换器和多端式集成电压转换器;按制造工艺分半导体集成电压转换器、薄膜混合集成电压转换器和厚膜混合集成电压转换器。各种类型电源管理芯片应用在不同的场合中,为便携式设备保驾护航。

市场需求是技术发展的原动力。电源管理芯片随着便携式设备的不断发展而不断完善提高性能。数码相机集合了各种电子元件(镜头马达、LCD背光、闪光灯、DSP等),则其电源管理就要包括I/F电源、镜头驱动马达电源、LCD电源、背光电源等(如图1.1),如何优化电源设计关系到整机的低功耗、小尺寸和高可靠等关键特性。随着数码相机近年来逐渐成为主流消费电子产品后,消费者对数码相机功能的要求亦不断提升,例如高像素、短片拍摄功能、大LCD显示屏、大容量存储和小体积等。延长使用及待机时间成为数码相机设计面临的重要挑战,也是电源管理芯片的一个挑战和机遇。设计具有多路电压输出的单片集成电源管理芯片越来越有必要性,是电源管理芯片促进当前便携式设备发展的关键,也是电源管理芯片未来的主要发展方向。

国际上许多半导体公司都抢先设计推出多路电压输出的集成转换器以抢占

市场,获取巨大利润,例如瑞萨科技公司(Renesas Technology Corp)日前推出用于数码相机的DC/DC转换器M62298FP。该转换器输入电压范围为2.5到6.0V,适用于采用1节锂离子电池工作的设备,集成了四个升压转换器通道和三个降压转换器通道,可以单芯片提供数码相机所需的所有电源电压,且采用0.5μm BiC-DMOS工艺,可将以前的外部输出MOSFET集成到除了为IC本身提供5.8V升压电源电压的转换器之外的其余六个转换器通道,更有助于缩小数码相机的体积。

综上所述,随着手机、数码相机、数码摄像机等便携式设备的功能越来越复杂,对电源管理芯片的要求越来越高。设计可以单片解决便携式设备多样化的电源管理功能的具有多路电压输出转换器集成芯片已成为今后电源管理类芯片的重要发展方向,本论文正是基于此类应用而开发具有双路电压输出的DC/DC

转换器。

1.3DC/DC集成电路芯片的发展趋势

集成DC/DC的设计技术及生产工艺在国内外均已成熟并标准化,其效率达到90%以上。为了满足不断发展的电子产品的需要,并且随着半导体工艺水平不断提高,集成DC/DC电压转换器呈现出以下趋势[2]:

1.3.1提高效率

主要采用如低漏失电压、低静态电流、低维持电压和同步整流等技术来减小芯片功耗而提高转换效率。

1.3.2减小体积

减小体积有利于产品小型化和降低成本,通过调整管集成和采用高的工作频率而缩小电源管理芯片和外围器件的尺寸。

1.3.3多功能和多工作模式

单片集成具有多路输出、多管理方案和多工作模式转换器。

1.3.4保护措施完善

有过温保护、过流保护、电池反接保护、输出短路保护等。

1.3.5大电流输出

1.4论文的内容安排

本论文具体章节安排为:第一章介绍了电源管理芯片的现状、发展趋势以及论文的主要工作和章节安排第二章论述Buck型DC-DC基本原理、控制模式及主要性能指标;第四章分析峰值电流模Buck型DC-DC稳定性的理论,在此基础上对电压环和电流环进行了有效的补偿;最后是结束语。

2 Buck 型DC-DC 原理介绍

2.1 BUCK 型DC-DC 基本原理

非隔离式DC-DC 稳压器主要有三种基本结构:降压型稳压器、升压型稳压器和降压-升压型稳压器。它们都属于感性电路,主要由开关晶体管、储能电感、肖特基二极管和滤波电容构成。

BUCK 型DC-DC 又称串联开关稳压电源,这是最基本的一种直流转换器,其基本拓扑结构[2.3.4]如图2.1所示,它由开关S 、续流二极管D 、储能电感L 、输出滤波电容C 和输出负载电阻R 组成。

根据电感L 中电流的情况,DC-DC 稳压器的工作模式可以分为连续导通模式(CCM)[3.4.5]和非连续导通模式(DCM)[3.4.5]。在稳压器的开关S 导通期间,电感L 中的电流上升;在稳压器的开关S 截止期间,电感L 中的电流下降。如果在稳压器的开关截止期间,电感L 中的电流降到零,则在截止期间的剩余时间内电感L 中存储的能量将为零,则我们称稳压器工作于非连续导通模式;否则稳压器工作于连续导通模式。下面我们对Buck 型DC-DC 稳压器的两种工作模式分别进行说明和分析,以便我们了解系统。

2.1.1 连续导通模式工作原理 在工作过程中,当控制脉冲使开关导通之后,

开始充电,输出电压VouT 加到负载两端,在充电过程中,电感L 内的电流逐渐增加,存储的磁场能

量也逐渐增加。此时,续流二极管D 因反向偏置而截止。经过

时间以后,控制信号使开关截止,L 中的电流减小,L 两端产生的感应电势使D 导通,L 中存储的磁场能量便通过续流二极管D 传递给负载。当负载电压低于电容

两端的电压时,

便向负载放电。经过时间后,控制脉冲信号又使开关导通,上述过程重复发生。

主开关一般使用双极晶体管或MOSFET 晶体管,因为MOSFET 晶体管开关速度较快,控制逻辑相对简单,故MOSFET 主开关得到了大量的使用。根据晶体管的开关特性,在管子的栅极加入控制信号就能控制它的导通和截止。对于N 沟道MOSFET 来说,当栅极加入正向信号时,管子导通且处于线性电阻区。在线性电阻区,MOSFET 的导通电阻很小,故压降很小,基本可以忽略不计。当N 沟道

图2.1 BUCK 型DC-DC 电路基本拓扑结构

MOSFET的栅极加入反向信号时,管子截止,MOSFET的电阻近似无穷大。当控制

信号使主开关导通时,电感L中的电流从最小值。增大到最大值,当

控制信号使主开关截止时,L中的电流又从最大值减小到最小值。假设主开关具有理想的开关特性,其导通压降可以忽略不计,那么:

(2-1)

由此可得:

(2-2) 开关导通状态终止时,t=时L中的电流到达最大值,即:

(2-3)

在主开关截止期间,L中的电流经续流二极管D向负载释放能量,假如忽略D的正向压降,则可得出下列方程:

(2-4)

由此可

(2-5) 主开关截止状态终止时,,L中的电流下降到最小值,即:

(2-6) 结合上述公式可得:

(2-7)

其中为开关导通时间,为开关截止时间,T为主开关工作周期,f为主开

关工作频率,D为占空比。上式即为DC-DC转换器工作于连续导通模式时输入电压和输出电压之间的直流关系。

2.1.2 非连续导通模式工作原理

在工作过程中,当控制脉冲使开关导通之后,开始充电,输出电压加到负载两端,在充电过程中,电感L内的电流从零开始逐渐增加,存储的磁场能量也从零开始逐渐增加。此时,续流二极管D因反向偏置而截止。经过

时间以后,控制信号使开关截止,L中的电流减小,L两端产生的感应电势使D 导通,L中存储的磁场能量便通过续流二极管D传递给负载。当负载电压低于电

容两端的电压时,便向负载放电。经过时间以后,电感中的电流减小到零,电感中没有能量的存储,这时完全靠电容对负载放电。此时,续流二极

管D因反向偏置而截止,故电感中不会出现反向电流。在经过时间后,控制脉冲信号又重新使开关导通,上述过程重复发生。

根据能量守恒定律得:

(2-8)

(2-9)

则:

(2-10) 由式(2-10)可得:

(2-11) 在非连续模式中:

(2-12)

式中D为主开关导通时间所在整个周期的比例,为电感中电流下降到零所用时间所占整个周期的比例,为电感中没有能量的时间所占整体周期的比例。

将式(2-11)带入(2-12)可得:

(2-13) 我们知道:

(2-14)

由式(2-12)得:

(2-15) 将式代入(2-15)代入(2-14)可得:

(2-16)输出电流可表示为:

(2-17) 则:

(2-18)

(2-19)

(2-20) 从而可以解得:

(2-21) 将式(2-21)代入式((2-11)可得:

(2-22)

上式即为DC-DC转换器工作于非连续导通模式时输入电压和输出电压之间的关系。

当转换器的负载电流变小时,导通时间降低,电感电流在期间内会降

低到零,形成电流的非连续,称为不连续导通模式(DCM)。连续导通模式和不连续导通模式之间边界的负载电流为:

(2-23)

2.2DC/DC转换器系统控制模式

2.2.1 开关型DC/DC转换器的基本控制模式

从开关型DC/DC转换器的基本原理我们知道,其输出电压受开关管占空比D 的控制。控制占空比的方式一般有脉冲宽度调制((PWM)[6]模式和脉冲频率调制((PFM)[6]模式两种。PWM模式控制具有固定的工作频率,并可通过改变电感的充电、放电时间来保持稳定的负载电压。这种控制技术能够在较宽的负载范围内保持较高的转换效率,但在轻负载的情况下效率较低。此外由于开关频率是固定的,因而使得噪声频谱的带宽很窄,宜于滤波,这样只需简单的低通滤波器就能大大降低输出电压的纹波,因此这种控制结构可被广泛应用于电信设备等对噪声干扰较为敏感的应用系统。PFM调制电路的开关信号占空比通常保持为50%,通过控制开关频率可提供稳定的输出电压。与PWM模式相比,在轻负载条件下,PFM模式具有更高的效率,但是采用PFM模式控制的系统工作频率不固定,因而给滤波造成困难,因此输出电压有较大的纹波,而且输出噪声、纹波的频谱在不同负载时有较大的变化范围。所以,我们分析

采用PWM控制模式。

PWM型开关稳压器是一个闭环系统,其基本工作原理就是在输入电压、内部器件参数或外接负载变化的情况下,控制电路通过被控制信号与基准信号的差值进行闭环负反馈,调节开关器件的占空比,从而实现稳定输出电压或电流。PWM 模式控制的取样信号有输入电压、电感电压、输出电压、输出电流、开关器件的电流。通过对这些信号进行采样,可以构成单环、双环或多环反馈系统,实现稳压、稳流或恒定功率的目的,同时还可实现一些附加功能,如过流、过压保护等。 PWM开关稳压器主要有电压模式控制和电流模式控制两种方案。在电压模式控制中,转换器的占空比正比于实际输出电压与理想输出电压之间的误差差值;在电流模式控制中,占空比正比于额定输出电压与变换器控制电流函数之间的误差差值。控制电流可以是非隔离拓扑结构中的开关电流或隔离拓扑结构中的变压器初级电流。两者的基本工作原理和优缺点分别介绍如下:

a.电压模式控制

电压模式控制PWM是六十年代后期开关电压转换器刚刚开始发展就采用的一种控制方法。该方法与一些必要的过流保护电路相结合,至今仍然被广泛应用。Buck型DC-DC的电压模式控制的原理框图如图所示。在此电路中,振荡器产生

锯齿波电压,在转换器开关周期T期间从最小值(一般为D到某

最大值(对应于最大占空比)呈线性斜波。误差放大器EA对基准电压和输出电压反馈信号 ( = (R2 /(Rl + R2)))之间的差值进行放大。当输出电压很小,以至远远小于时,占空比达到最大值。输出电压升高会使占

空比变小,从而通过负反馈使输出电压稳定。

图中电压误差运算放大器(EA)的作用有以下几点:

(1)将输出电压与给定电压的差值进行放大及反馈,保证稳态时的稳压精度。该运放的直流放大增益理论上为无穷大,实际上为运放的开环增益;

(2)将开关电源主电路输出端的附带有较宽频带开关噪声成分的直流电压信号转变为具有一定幅值的比较“干净”的直流反馈控制信号(Vc)。即保留直流低频成分,衰减交流高频成分。(图2.2)中电压模PWM控制DC-DC转换器原理框图

因为开关噪声的频率较高,幅值较大,高频开关噪声衰减不够的话,稳态反馈不稳;高频开关噪声衰减过大的话,动态响应较慢。虽然互相矛盾,但是对电压误差运算放大器的基本设计原则仍是“低频增益要高,高频增益要低”;

(3)对整个闭环系统进行校正,使得闭环系统稳定工作。

图2.2 电压模PWM控制DC-DC转换器原理框图

电压模式控制的优点为:

(1)占空比调节不受限制,最小可以为0,最大能够达到1,同时占空比的变化对系统没有影响。

(2)PWM三角波幅值较大,脉冲宽度调节时具有较好的抗噪声裕量。

(3)单一反馈电压闭环设计、调试比较容易。

(4)对输出负载的变化有较好的响应调节。

(5)对于多路输出电源,它们之间的交互调节效应较好。

电压模式控制的缺点:

(1)系统对输入电压的变化动态响应速度较慢,从而导致负载调整率较大。这是因为电压模式控制只有一个电压反馈闭环,当输入电压突然变化或负载阻抗

突然变化时,因为有较大的输出电容及电感L相移延时作用,输出电压的

变化也延时滞后,输出电压变化的信息还要经过电压误差放大器的补偿电路延时滞后,才能传至PWM比较器进行脉宽调制。这两个延时滞后作用是动态响应速度慢的主要原因。

(2)补偿网络设计本来就较为复杂,闭环增益和频率特性随输入电压而变化使其更为复杂这样系统稳定性设计难度变大。

(3)输出LC滤波器给控制环路增加了双极点,在设计补偿电路时,需要将主极点低频衰减,或者增加一个零点进行补偿。

b.电流模式控制

电流模式控制[5]PWM是双闭环控制系统,它包括两个控制环路:内部电流控制环路和外部电压控制环路。内部电流控制环路是瞬时、快速的,是按照逐个脉冲

工作的。其结果是在逐个开关脉冲上不仅仅可以响应负载电压的变化而且也可响应电流的变化。在该双环控制中,内部电流控制环路负责输出电感的动态变化,因而外部电压控制环路仅需控制输出电容,不必控制LC储能电路。因此,电流模式控制PWM的带宽比电压模式控制的大得多。根据电感电流采样信号的不同方式,电流模式PWM控制又可分为峰值电流模PWM控制(Peak Current-ModeControl)和均值电流模PWM控制(Average Current-Mode Control)。

(1)峰值电流模式

峰值电流模式[7]控制在七十年代后期才从学术上作深入的建模研究,直至八十年代初期,第一批电流模式控制PWM集成电路的出现使得电流模式控制迅速推广应用。Buck型DC/DC的峰值电流模式控制原理框图如图所示。在此电路中,误差放大器伍A)放大得到的误差电压信号Vc送至PWM比较器(PWM)后,并不是像电压模式那样与振荡电路产生的固定三角波状电压斜坡比较,而是与一个变化的、其峰值代表输出电感电流峰值的三角状波形或梯形尖角状合成波形信号Vsc 比较,然后得到PWM脉冲关断闽值。因此峰值电流模式控制不是用电压误差信号直接控制PWM脉冲宽度,而是通过控制电感峰值电流间接地控制PWM脉冲宽度。

峰值电流模式控制是一种固定时钟开启、峰值电流关断的控制方法。峰值电感电流容易传感,而且在逻辑上与平均电感电流大小变化相一致。但是,峰值电感电流的大小不能与平均电感电流大小一一对应,因为在占空比不同的情况下,相同峰值电感电流可以对应不同的

平均电感电流,而平均电感电流值才是唯一决定输出电压大小的因素。在数学上可以证明,将斜率为(图2.3)中峰值电流模PWM控制DC-DC原理框图电感电流下降斜率一半以上的补偿电流加在实际检测电流之上时,可以去除不同占空比对平均电感电流的扰动,使得所控制的峰值电感电流最后收敛于平均电感电流,因而合成波形信号Usc要由斜坡补偿信号与实际电感电流信号两部分合成。但是当外加补偿斜坡信号的斜率增加到一定程度时,峰值电流模式控制就会转化为电压模式控制,或者当输出电流减小或处于空载状态并且斜坡补偿信号幅值比较大的时,峰值电流模式控制从原理上也趋向于变为电压模式控制。

图2.3 峰值电流模PWM控制DC-DC转换器原理框图

峰值电流模式控制PWM的优点为:(1)暂态闭环响应较快,对输入电压的变化和输出负载变化的瞬态响应较快。(2)瞬时峰值电流限流功能,内在固有的逐个

脉冲限流功能有效的保护了主开关。(3)因为电感处于内部控制环路中,其电感电流不再是一个单独的变量,消除了整个滤波电感所带来的极点和系统的二极特性,使整体系统成为一个由输出电容和负载电阻构成的单极点系统,这样控制环易于设计。

但是峰值电流模式控制PWM也有其潜在的一些缺点:

1)容易发生亚谐波振荡,即使占空比小于50%,也有发生高频亚谐波振荡的可能性,因而需要斜坡补偿[8]。但是即使采用了斜坡补偿在某些极端情况下依然会发生亚谐波振荡现象。

2)对噪声敏感,抗噪声性差。因为电感处于连续储能状态,与控制电压决定的电流电平相比较,开关器件电流信号的上升斜坡通常较小,电流信号中较小的噪声就很容易使得开关器件改变关断时刻,使系统进入亚谐波振荡。

3)占空比调节受限制。因为峰值电流模式控制采用主开关每个周期导通的方式,同时系统的响应时间受逻辑电路延迟、信号传输时间、主开关导通和关断时间等限制导致系统存在最大和最小占空比。当系统工作于最大占空比以外时,系统将处于半连续导通模式,容易发生亚谐波振荡。

虽然峰值电流模式控制存在着一些缺点,但是只要设计合理,斜坡补偿量足够,同时采用最小导通时间来防止器件时的反向恢复引起的电流尖刺等噪声并在版图设计时注意器件的布局,全可以将上述多数缺点消除。至于亚谐波振荡问题,目前尚没有发现有效的彻底解决的方案,但是技术可以在多数情况下避免。通过斜坡补偿[10]等技术可以在多数情况下避免。

(2)平均电流模式

由于峰值电流模式控制在应用推广时遇到一些问题,加上八十年代后期平均电流模式[11]控制理论研究上的进展和成熟,系统设计人员开始对平均电流模式控制的应用进行深入的研究。Buck型DC/DC的平均电流模式控制原理框图如图所示。在此电路中,输出电压信号Vo与基准给定电压VRE:的差值经过电压误差放大器VEA放大后得到误差电压Vc,它接至电流误差信号放大器CEA的同相端,作为输出电感电流的控制编程电压信号而带有锯齿纹波状分量的输出电感电流信号VE接至电流误差信号放大器CEA的反相端,代表跟踪电流编程信号实际电感平均电流。VE与VC的差值经过电流放大器CEA的放大后,得到平均电流跟踪误差信号Ve。再由Ve及三角锯齿波信号通过比较器比较得到PWM关断时刻。

平均电流模式控制的优点有:

1)平均电感电流能够高度精确地跟踪电流编程信号;不需要斜坡补偿。

2)调试好的电路抗噪声性能优越。

3)适合于任何电路拓扑对输入或输出电流的控制,易于实现均流。

同样平均电流模式控制也有一些缺点:

1)电流放大器在开关频率处的增益有最大限制。

2)双闭环放大器带宽、增益等参数配合设计调试复杂。

图2.3 平均电流模PWM控制DC-DC转换器原理框图

3 DC-DC 系统的稳定性分析

我们对于峰值电流模控制模式,电压外环控制电流内环,这是一个双闭环控制系统,设计时需要对电压环和电流环的稳定性进行仔细分析,从而采取有效的补偿,保证整个系统的稳定性。

3.1 电压环稳定性分析

Buck 型DC-DC 内部电压环主要由芯片内部误差放大器(EA)、内部调制器和外部输出电容、负载组成。必须要对这个电压环有一个透彻的分析,从而合理地进行电压环路补偿,调节控制环路的频率响应以保证环路的稳定性及优化瞬态响应。

3.1.1 基本反馈理论

我们先考虑图中所示的基本负反馈系统[12],并假设日是常数。则该闭环传输

函数为:

(3-1)

对于这个负反馈系统,如果同时满足下列两个条件,便可以在某频率点产生环路振荡:其一,在频率下,环路增益能够使反馈变为正反馈;其二,此时的环路增益大于等于1。环路增益幅值等于1和使环路增益相移等于-180度的两个频率点分别被命名为“增益交点”和“相位交点”;相位交点处对应的增益幅度称为增益裕度,而增益交点处对应的相移再加上180度就被定义为相位裕度。它们在稳定性方面起着重要的作用。为了使系统稳定增益交点必须落在相位交点之前,即相位裕度大于零。一个无条件稳定的线性系统,应保证拥有6dB 的增益裕度和45度的相位裕度。

开关型电压转换器的环路分析通常是采用线性化方法,系统框图如图2所示。在P 点将环路断开,得到系统环路增益为:

(3-2)

对系统环路增益进行分析,要保证系统无条件稳定,系统相位裕度通常应大于60度,而增益裕度则不做过多考虑[13]。

图3.1 基本反馈系统

3.1.2 电压环稳定性分析与频率补偿

(图3.3)给出了常见的Buck 型DC-DC 芯片的控制环路简化图。该环路兼有DC 增益和交流频率响应特性。DC 控制环包括反馈电阻网络、误差放大器、电流比较器、峰值电流采样和芯片的外接负载。DC 环再加上输出电容反馈电容 和阻容补偿网络下图给出了常见的Buck 型IX-IX ;芯片的控制环 就构成了AC 环。

DC-DC 负载调整率取决于环路DC 增益,也就是说DC 增益越高,负载变化对输出的影响越小。DC 增益等于电阻反馈网络增益、误差放大器电压增益以及内部调制解调器增益之积。

电阻反馈网络增益:

(3-3) 其中,是内部0.8V 基准,为输出电压。

误差放大器增益为:

图3.2 开关电压转换器反馈系统

图3.3 常见的BUCK 型DC-DC 芯片的控制环路简化图

(3-4)

其中,为误差放大器的跨导,是误差放大器输出阻抗。

内部调制器Dc增益应按下式计算:

(3-5)

其中,是内部调整器的跨导,为芯片负载。

如图所示的电路,.Buck型DC-Dc芯片有两个低频极点和两个低频零点。两个低频极点一个是输出电容、电阻引起的,而另一个则是误差放大器输出阻抗与内部补偿电容构成的。计算如下:

由输出电容、负载电阻RL带来极点的频率为:

(3-6) 误差放大器输出阻抗与内部补偿电容构成的极点为:

(3-7) 一个低频零点由芯片内部阻容补偿网络决定,它的频率为:

(3-8) 另一个低频零点是由外接反馈电阻电容构成:

(3-9) 另外,电压环路中还存在输出电容及其ESR形成的其频率为:

(3-10) 当然外接反馈电阻、和电容也会形成一个极点:

(3-11)

但BUCK型 DC-DC芯片的、频率较高,处于环路的0dB带宽之外,所以

不影响稳定性。采用了这种内部频率补偿技术,就可以使电压环路的稳定性并不取决于输出电容及其ESR。虽然该输出电容零点对芯片的稳定性没有贡献,但值

得一提的是:如果我们用两个相同的并联作为新的输出电容,则可以将输

出极点频率减半而不会影响到输出电容零点。这是因为虽然电容翻倍了,但其ESR 却减半,同时负载电阻RL保持不变,最终使得RL、的乘机增大,但ESR、

乘机却保持不变。

3.2 电流环稳定性分析

对于峰值电流模PWM控制模式,当控制信号方波的占空比D大于50%时电流反馈环路会出现开环不稳定,容易发生次谐波振荡。为了解决这些问题,必须引入斜坡补偿。本节我们首先分析了次谐波振荡产生的原因,然后介绍了斜坡补偿理论,最后对本芯片所采用的分段线性斜坡补偿进行原理分析,以保证电流环路的稳定性。

3.2.1 次谐波振荡产生的原因

当控制信号方波的占空比大于50%时,电感电流连续时可能会出现低次谐波振荡。这种不稳定性通常是由电感电流或者控制电压的扰动造成的,下面逐一进行分析。

a.电感电流的扰动

由于电路工作过程中各种因素的影响,可能会造成电感电流突然发生变化。这种变化在控制信号方波的占空比小于50%时可以通过电路内部的反馈调节机制来重新达到一定的平衡。然而,在占空比大于50%时可能会产生低频振荡甚至是不稳定的状态。这种现象可由下图形象直观地表明。图中Vc为电压反馈回路的误

差放大信号,实线波形为未加扰动的电感电流,虚线波形为叠加Io扰动量的电感电流,D为占空比,、-分别代表电感电流的上升、下降斜率。经过一个周期T,由初始扰动电流△h引起的电流误差I,为:

(3-12) 同理,可以证明经过n个周期后,引起的电流误差为:

(3-13) 因此可得以下结论:

当<,即D<50%时,电流误差将逐渐趋于0,故而系统稳定;

当> ,即D>50%时,电流误差将逐渐放大,从从而导致系统失控,

电源的抗干扰性能差,不能稳定工作。

b.控制电压的扰动

如(图3.6)所示,当开关导通,电感电流以

的斜率上升。当电流达到由控制电压建立的门限值Vc 时,电感电流将以的斜率下降,直至下一个振荡周期。而如果控制电压在该周期内出现一个扰动变为

,就会产生一个小的初始误差,电感电流波形如图中虚线所示,不稳定的情况就会出现。

由于开关导通时钟固定,电流衰减时间被减小,根据解析几何可以算出,下一个周期开始的时刻,电流误差为

:

(3-14)

而电流误差为:

(3-15)

图3.4 D<50%时的电感电流波形

图3.5 D>50%时的电感电流波形

同理,可以证明经过n 个周期后,引起的电流误差为:

(3-16) 同样可以得出如下结论: 当< ,即D<50%时,电流误差将逐渐趋于0,故而系统稳定; 当> ,即D>50%时,电流误差将逐渐放大,从从而导致系统失控,电源的抗干扰性能差,不能稳定工作。

3.2.2 斜坡补偿理论[14][15][16]

如果只允许电路在小于50%占空比的情况下工作,便可以解决上述次谐波振荡的问题,但这会大大限制稳压器的应用范围,理想的方法是引入斜坡补偿信号以

实现电流环路的稳定。引入斜坡补偿信号有以下两种方法:其一是在误差放大信号上叠加斜坡补偿电压;其二是在电流反馈电压上叠加斜坡补偿电压。两种补偿方法原理上完全相同的,下面以在误差放大信号Vc 上叠加斜坡补偿电压为例,进行斜坡补偿原理推导。

(图3.7)是这种补偿方法的原理示意图。该方法就是在误差放大信号Vc 上叠加斜坡补偿电压形成新控制电压后输入到PWM 比较器一端,与PWM 比较器另一端的电流反馈电压比较。其中,-m 是斜坡补偿电压的斜率。

由(图3.7)可以证明,经过一个周期后,由引起的电流误差为

:

(3-17)

经过n 个周期后,由引起的电流误差为:

图3.6 控制电压的扰动引起的次谐波振荡

集成电路芯片封装技术

集成电路芯片封装技术(书) 第1章 1、封装定义:(狭义)利用膜技术及细微加工技术,将芯片及其他要素在框架或基板上布置、 粘帖固定及连接,引出接线端子并通过可塑性绝缘介质灌封固定,构 成整体立体结构的工艺 (广义)将封装体与基板连接固定,装配成完整的系统或电子设备,并确保整个系统综合性能的工程 2、集成电路的工艺流程:芯片设计(上)芯片制造(中)封装测试(占50%)(下)(填空) 3、芯片封装实现的功能:传递电能传递电路信号提供散热途径结构保护与支持 4、封装工程的技术层次(论述题):P4图 晶圆Wafer -> 第零层次Die/Chip -> 第一层次Module -> 第二层次Card ->第三层次Board -> 第四层次Gate 第一层次该层次又称芯片层次的封装,是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺,使之成为易于取放输送,并可与下一层组装进行链接的模块 第二层次将数个第一层次完成的封装与其他电子元器件组成一个电路卡的工艺 第三层次将数个第二层次完成的封装组装成的电路卡组合成在一个主电路板上使之成为一个部件或子系统的工艺 第四层次将数个子系统组装成为一个完整电子产品的工艺过程 5、封装的分类与特点: 按照封装中组合集成电路芯片的数目——单芯片封装(SCP)多芯片封装(MCP) 按照密封材料——高分子材料封装陶瓷材料封装 按照器件与电路板互连方式——引脚插入型(PTH)表面贴装型(SMT) 6、DCA(名词解释):芯片直接粘贴,即舍弃有引脚架的第一层次封装,直接将IC芯片粘贴到基板上再进行电路互连 7、TSV硅通孔互连封装 HIC混合集成电路封装 DIP双列直插式引线封装

集成电路芯片封装技术试卷

《微电子封装技术》试卷 一、填空题(每空2分,共40分) 1.狭义的集成电路芯片封装是指利用精细加工技术及,将芯片及其它要素在框架或基板上,经过布置、粘贴及固定等形成整体立体结构的工艺。 2.通常情况下,厚膜浆料的制备开始于粉末状的物质,为了确保厚膜浆料达到规定的要求,可用颗粒、固体粉末百分比含量、三个参数来表征厚膜浆料。 3.利用厚膜技术可以制作厚膜电阻,其工艺为将玻璃颗粒与颗粒相混合,然后在足够的温度/时间下进行烧结以使两者烧结在一起。 4.芯片封装常用的材料包括金属、陶瓷、玻璃、高分子等,其中封装能提供最好的封装气密性。 5.塑料封装的成型技术包括喷射成型技术、、预成型技术。 6.常见的电路板包括硬式印制电路板、、金属夹层电路板、射出成型电路板四种类型。 7. 在元器件与电路板完成焊接后,电路板表面会存在一些污染,包括非极性/非离子污染、、离子污染、不溶解/粒状污染4大类。 8. 陶瓷封装最常用的材料是氧化铝,用于陶瓷封装的无机浆料一般在其中添加玻璃粉,其目的是调整氧化铝的介电系数、,降低烧结温度。 9. 转移铸膜为塑料封装最常使用的密封工艺技术,在实施此工艺过程中最常发生的封装缺陷是现象。 10. 芯片完成封装后要进行检测,一般情况下要进行质量和两方面的检测。 11. BGA封装的最大优点是可最大限度地节约基板上的空间,BGA可分为四种类型:塑料球栅阵列、、陶瓷圆柱栅格阵列、载带球栅阵列。 12. 为了获得最佳的共晶贴装,通常在IC芯片背面镀上一层金的薄膜或在基板的芯片承载架上先植入。 13. 常见的芯片互连技术包括载带自动键合、、倒装芯片键合三种。 14. 用于制造薄膜的技术包括蒸发、溅射、电镀、。 15. 厚膜制造工艺包括丝网印刷、干燥、烧结,厚膜浆料的组分包括可挥发性组分和不挥发性组分,其中实施厚膜浆料干燥工艺的目的是去除浆料中的绝大部分。 16. 根据封装元器件的引脚分布形态,可将封装元器件分为单边引脚、双边引脚、与底部引脚四种。 17. 载带自动键合与倒装芯片键合共同的关键技术是芯片的制作工艺,这些工艺包括蒸发/溅射、电镀、置球、化学镀、激光法、移植法、叠层制作法等。 18. 厚膜浆料必须具备的两个特性,一是用于丝网印刷的浆料为具有非牛顿流变能力的粘性流体;二是由两种不同的多组分相组成,即和载体相。 19. 烧结为陶瓷基板成型的关键步骤,在烧结过程中,最常发生的现象为生胚片的现

数字集成电路复习指南..

1. 集成电路是指通过一系列特定的加工工艺,将晶体管、二极管、MOS管等有源器件和阻、电容、电感等无源器件,按一定电路互连,“集成”在一块半导体晶片(硅或砷化镓)上,封装在一个外壳内,执行特定电路或系统功能的一种器件。 2.集成电路的规模大小是以它所包含的晶体管数目或等效的逻辑门数目来衡量。等效逻辑门通常是指两输入与非门,对于CMOS集成电路来说,一个两输入与非门由四个晶体管组成,因此一个CMOS电路的晶体管数除以四,就可以得到该电路的等效逻辑门的数目,以此确定一个集成电路的集成度。 3.摩尔定律”其主要内容如下: 集成电路的集成度每18个月翻一番/每三年翻两番。 摩尔分析了集成电路迅速发展的原因, 他指出集成度的提高主要是三方面的贡献: (1)特征尺寸不断缩小,大约每3年缩小1.41倍; (2)芯片面积不断增大,大约每3年增大1.5倍; (3)器件和电路结构的改进。 4.反标注是指将版图参数提取得到的分布电阻和分布电容迭加到相对应节点的参数上去,实际上是修改了对应节点的参数值。 5.CMOS反相器的直流噪声容限:为了反映逻辑电路的抗干扰能力,引入了直流噪声容限作为电路性能参数。直流噪声容限反映了电流能承受的实际输入电平与理想逻辑电平的偏离范围。 6. 根据实际工作确定所允许的最低输出高电平,它所对应的输入电平定义为关门电平;给定允许的最高输出低电平,它所对应的输入电平为开门电平 7. 单位增益点. 在增益为0和增益很大的输入电平的区域之间必然存在单位增益点,即dV out/dVin=1的点 8. “闩锁”现象 在正常工作状态下,PNPN四层结构之间的电压不会超过Vtg,因 此它处于截止状态。但在一定的外界因素触发下,例如由电源或 输出端引入一个大的脉冲干扰,或受r射线的瞬态辐照,使 PNPN四层结构之间的电压瞬间超过Vtg,这时,该寄生结构中就 会出现很大的导通电流。只要外部信号源或者Vdd和Vss能够提供 大于维持电流Ih的输出,即使外界干扰信号已经消失,在PNPN四 层结构之间的导通电流仍然会维持,这就是所谓的“闩锁”现象 9. 延迟时间: T pdo ——晶体管本征延迟时间; UL ——最大逻辑摆幅,即最大电源电压; Cg ——扇出栅电容(负载电容); Cw ——内连线电容; Ip ——晶体管峰值电流。

集成电路封装知识

集成电路封装知识 典子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序,是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为,在微电子器件的总体成本中,设计占了三分之一,芯片生产占了三分之一,而封装和测试也占了三分之一,真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛,而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的;封装所涉及的问题之多之广,也是其它许多领域中少见的,它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力,是一门综合性非常强的新型高科技学科。 集成电路封装知识 典子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序,是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为,在微电子器件的总体成本中,设计占了三分之一,芯片生产占了三分之一,而封装和测试也占了三分之一,真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛,而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的;封装所涉及的问题之多之广,也是其它许多领域中少见的,它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力,是一门综合性非常强的新型高科技学科。 什么是电子封装(electronic packaging)? 封装最初的定义是:保护电路芯片免受周围环境的影响(包括物理、化学的影响)。所以,在最初的微电子封装中,是用金属罐(metal can) 作为外壳,用与外界完全隔离的、气密的方法,来保护脆弱的电子元件。但是,随着集成电路技术的发展,尤其是芯片钝化层技术的不断改进,封装的功能也在慢慢异化。通常认为,封装主要有四大功能,即功率分配、信号分配、散热及包装保护,它的作用是从集成电路器件到系统之间的连接,包括电学连接和物理连接。目前,集成电路芯片的I/O线越来越多,它们的电源供应和信号传送都是要通过封装来实现与系统的连接;芯片的速度越来越快,功率也越来越大,使得芯片的散热问题日趋严重;由于芯片钝化层质量的提高,封装用以保护电路功能的作用其重要性正在下降。电子封装的类型也很复杂。从使用的包装材料来分,我们可以 将封装划分为金属封装、陶瓷封装和塑料封装;从成型工艺来分,我们又可以将封装划分为预成型封装(p re-mold)和后成型封装(post-mold);至于从封装外型来讲,则有SIP(single in-line pack age)、DIP(dual in-line package)、PLCC(plastic-leaded chip carrier)、PQFP(p lastic quad flat pack)、SOP(small-outline package)、TSOP(thin small-outline package)、PPGA(plastic pin grid array)、PBGA(plastic ball grid array)、CS

数字集成电路知识点整理

Digital IC:数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统 第一章引论 1、数字IC芯片制造步骤 设计:前端设计(行为设计、体系结构设计、结构设计)、后端设计(逻辑设计、电路设计、版图设计) 制版:根据版图制作加工用的光刻版 制造:划片:将圆片切割成一个一个的管芯(划片槽) 封装:用金丝把管芯的压焊块(pad)与管壳的引脚相连 测试:测试芯片的工作情况 2、数字IC的设计方法 分层设计思想:每个层次都由下一个层次的若干个模块组成,自顶向下每个层次、每个模块分别进行建模与验证 SoC设计方法:IP模块(硬核(Hardcore)、软核(Softcore)、固核(Firmcore))与设计复用Foundry(代工)、Fabless(芯片设计)、Chipless(IP设计)“三足鼎立”——SoC发展的模式 3、数字IC的质量评价标准(重点:成本、延时、功耗,还有能量啦可靠性啦驱动能力啦之类的) NRE (Non-Recurrent Engineering) 成本 设计时间和投入,掩膜生产,样品生产 一次性成本 Recurrent 成本 工艺制造(silicon processing),封装(packaging),测试(test) 正比于产量 一阶RC网路传播延时:正比于此电路下拉电阻和负载电容所形成的时间常数 功耗:emmmm自己算 4、EDA设计流程 IP设计系统设计(SystemC)模块设计(verilog) 综合 版图设计(.ICC) 电路级设计(.v 基本不可读)综合过程中用到的文件类型(都是synopsys): 可以相互转化 .db(不可读).lib(可读) 加了功耗信息

集成电路芯片封装技术复习题

一、填空题 1、将芯片及其他要素在框架或基板上布置,粘贴固定以及连接,引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上,将封装体与装配成完整的系统或者设备,这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能;传递电路信号;提供散热途径;结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中,多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种,包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 7、在焊接材料中,形成焊点完成电路电气连接的物质叫做焊料;用于去除焊盘表面氧化物,提高可焊性的物质叫做助焊剂;在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、 光刻工艺。

10、集成电路封装的层次分为四级分别为模块元件(Module)、电路卡工艺(Card)、主电路板(Board)、完整电子产品。 11、在芯片的减薄过程中,主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 13、DBG切割方法进行芯片处理时,首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术,制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中,焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连,包括超声波键合、热压键合、热超声波键合。 2、陶瓷封装 陶瓷封装能提供高可靠度与密封性是利用玻璃与陶瓷及Kovar 或Alloy42合金引脚架材料间能形成紧密接合的特性。

集成电路芯片封装技术

题型填空20题40分简答7题35分论述2题25分 第一章集成电路芯片封装技术 1.集成电路的工艺流程:设计-单晶材料-芯片制造-封装-检测 2..集成电路芯片狭义封装是指利用(膜技术)及(微细加工技术),将芯片及其他要素在框架或基板上布置、粘贴固定及连接,引出接线端子并通过可塑性绝缘介质灌封固定,构成整体结构的工艺。 3.芯片封装所实现的功能:①传递电能,②传递电路信号,③提供散热途径,④结构保护与支持。 4.在选择具体的封装形式时主要考虑四种主要设计参数:性能,尺寸,重量,可靠性和成本目标。 5.集成电路封装的层次分为四级分别为模块元件(Module)、电路卡工艺(Card)、主电路板(Board)、完整电子产品。 封装工程的技术的技术层次?第一层次,又称为芯片层次的封装,是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺,使之成为易于取放输送,并可与下一层次的组装进行连接的模块元件。第二层次,将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次,将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次,将数个子系统组装成为一个完整电子产品的工艺过程。 6.封装的分类,按照封装中组合集成电路芯片的数目,芯片封装可分为:单芯片封装与多芯片封装两大类,按照密封的材料区分,可分为高分子材料和陶瓷为主的种类,按照器件与电路板互连方式,封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分,封装元器件有单边引脚,双边引脚,四边引脚,底部引脚四种。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子材料 8.集成电路的发展方向主要表现在以下几个方面?1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求,1小型化2适应高发热3集成度提高,同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性(在书12-13页,论述题要适当扩充) 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分,成型技术之前的工艺步骤称为前段操作,在成型之后的工艺步骤称为后段操作,前后段操作的区分标准在于对环境洁净度的要求不同 2.芯片封装技术的基本工艺流程硅片减薄硅片切割芯片贴装,芯片互联成型技术去飞边毛刺切筋成型上焊锡打码等工序 3.先划片后减薄:在背面磨削之前将硅片正面切割出一定深度的切口,然后再进行背面磨削。 4.减薄划片:在减薄之前,先用机械或化学的方式切割处切口,然后用磨削方法减薄到一定厚度之后采用ADPE腐蚀技术去除掉剩余加工量实现裸芯片的自动分离。 5.芯片贴装的方式四种:共晶粘贴法,焊接粘贴法,导电胶粘贴法,和玻璃胶粘贴法。 6. 芯片互连:将芯片焊区与电子封装外壳的I/O或基板上的金属布线焊区相连

集成电路芯片封装技术

引线键合应用范围: 低成本、高可靠、高产量等特点使得它成为芯片互连的主要工艺方法,用于下列封装:: 1、陶瓷和塑料BGA、单芯片或者多芯片 2、陶瓷和塑料(CerQuads and PQFPs) 3、芯片尺寸封装(CSPs) 4、板上芯片(COB) 硅片的磨削与研磨:硅片的磨削与研磨是利用研磨膏以及水等介质,在研磨轮的作用下进行的一种减薄工艺,在这种工艺中硅片的减薄是一种物理的过程。 硅片的应力消除:为了堆叠裸片,芯片的最终厚度必须要减少到了30μm甚至以下。用于3D互连的铜制层需要进行无金属污染的自由接触处理。应力消除加工方法,主要有以下4种。 硅片的抛光与等离子体腐蚀:研磨减薄工艺中,硅片的表面会在应力作用下产生细微的破坏,这些不完全平整的地方会大大降低硅片的机械强度,故在进行减薄以后一般需要提高硅片的抗折强度,降低外力对硅片的破坏作用。在这个过程中,一般会用到干式抛光或者等离子腐蚀。 干式抛光是指不使用水和研磨膏等介质,只使用干式抛光磨轮进行干式抛光的去除应力加工工艺。等离子腐蚀方法是指使用氟类气体的等离子对工件进行腐蚀加工的去除应 力加工工艺。 T AIKO工艺:在实际的工程应用中,TAIKO工艺也是用 于增加硅片研磨后抗应力作用机械强度的一种方法。在此 工艺中对晶片进行研削时,将保留晶片外围的边缘部分(约 3mm左右),只对圆内进行研削薄型化,通过导入这项技 术,可实现降低薄型晶片的搬运风险和减少翘曲的作用, 如图所示。 激光开槽加工:在高速电子元器件上逐步被采用的低介电常数(Low-k)膜及铜质材料,由于难以使用普通的金刚石磨轮刀片进行切割加工,所以有时无法达到电子元件厂家所要求的加工标准。为此,迪思科公司的工程师开发了可解决这种问题的加工应用技术。减少应力对硅片的破坏作用 先在切割道内切开2条细槽(开槽),然后再使用磨轮刀片在2条细槽的中间区域实施全切割加工。通过采用该项加工工艺,能够提高生产效率,减少甚至解决因崩裂、分层(薄膜剥离)等不良因素造成的加工质量问题。 DFL7160将短脉冲激光聚焦到晶片表面后进行照射。激光脉冲被Low-k膜连续吸收,当吸收到一定程度的热能后,Low-k膜会瞬间汽化。由于相互作用的原理,被汽化的物质会消耗掉晶片的热能,所以可以进行热影响极少的加工。 GaAs化合物半导体的薄型晶片切割:GaAs晶片因为材料比较脆,在切割时容易发生破裂或缺损,所以难以提高通常磨轮刀片切割的进给速度。如果利用激光全切割技术,加工进给速度可以达到磨轮刀片切割进给速度的10倍以上,从而提高生产效率。(进给速度仅为一例。实际操作时,因加工晶片的不同会有所差异。)

集成电路芯片封装

第一章集成电路芯片封装概述 (P1)封装概念:狭义:利用膜技术及微细加工技术,将芯片及其他要素在框架或基板上布置、粘贴固定及连接,引出接线端子并通过可塑性绝缘介质灌封固定,构成整体 立体结构的工艺。 广义:将封装体与基板连接固定,装配成完整的系统或电子设备,并确保整 个系统综合性能的工程。 (P3)芯片封装实现的功能:1、传递功能2、传递电路信号3、提供散热途径4、结构保护与支持 (P4)封装工程的技术层次 封装工程始于集成电路芯片制成之后,包括集成电路芯片的粘贴固定、互连、封装、密封保护、与电路板的连接、系统组合,直到最终产品完成之前的所有过程。 第一层次:又称为芯片层次的封装,是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺,使之成为易于取放输送,并可与下 一层次组装进行连接的模块(组件)元件。 第二层次:将数个第一层次完成的封装与其他电子元器件组成一个电路卡的工艺。 第三层次:将数个第二层次完成的封装组装的电路卡组合成在一个主电路板上使之成为一个部件或子系统的工艺。 第四层次:将数个子系统组装成为一个完整电子产品的工艺过程。 在芯片上的集成电路元器件间的连线工艺也称为零级层次的封装,因此封装工程也可以用五个层次区分。 (P5)封装的分类:1、按封装集成电路芯片的数目:单芯片封装(SCP)和多芯片封装(MCP) 2、按密封材料区分:高分子材料(塑料)和陶瓷 3、按器件与电路板互连方式:引脚插入型(PTH)和表面贴装型(SMT) 4、按引脚分布形态:单边引脚、双边引脚、四边引脚和底部引脚 SMT器件有L型、J型、I型的金属引脚。 SIP:单列式封装SQP:小型化封装MCP:金属鑵式封装 DIP:双列式封装CSP:芯片尺寸封装QFP:四边扁平封装 PGA:点阵式封装BGA:球栅阵列式封装LCCC:无引线陶瓷芯片载体 第二章封装工艺流程 (P19)封装流程一般分为两个部分:用塑料封装(固封)之前的工艺步骤称为前段操作,在成型之后的工艺步骤称为后段操作。 塑料封装的成型技术:转移成型技术、喷射成型技术、预成型技术 芯片封装技术的基本工艺流程:硅片减薄、硅片切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成型、上焊锡、打码等技术。 (P20)减薄后的芯片有如下优点:1、薄的芯片更有利于散热;2、减小芯片封装体积;3、提高机械性能、硅片减薄、其柔韧性越好,受外力冲击引起的应力也越小;4、晶片的厚度越薄,元件之间的连线也越短,元件导通电阻将越低,信号延迟时间越短,从而实现更高的性能;5、减轻划片加工量减薄以后再切割,可以减小划片加工量,降低芯片崩片的发生率。芯片切割技术减薄:先减薄---切割----裂片(热膨胀、机械) 先划片后减薄(DBG) 减薄划片(DBT) 贴装的方式:共晶粘贴法、焊接粘贴法、导电胶粘贴法、玻璃胶粘贴法。 共晶粘贴法:利用金-硅合金(一般是69%Au,31%的Si),363度时的共晶熔合反应使IC芯片粘贴固定。

电子元件基础认识第三章:各种集成电路简介

电子元件基础认识第三章:各种集成电路简介 电子元件基础认识(三) [作者:华益转贴自:本站原创点击数:7832 更新时间:2005-3-27 文章录入:华益] 第三章:各种集成电路简介 第一节三端稳压IC ? ? 电子产品中常见到的三端稳压集成电路有正电压输出的78××系列和负电压输出的79××系列。故名思义,三端IC是指这种稳压用的集成电路只有三条引脚输出,分别是输入端、接地端和输出端。它的样子象是普通的三极管,TO-220的标准封装,也有9013样子的TO-92封装。 ? ? 用78/79系列三端稳压IC来组成稳压电源所需的外围元件极少,电路内部还有过流、过热及调整管的保护电路,使用起来可靠、方便,而且价格便宜。该系列集成稳压IC型号中的78或79后面的数字代表该三端集成稳压电路的输出电压,如7806表示输出电压为正6V,790 9表示输出电压为负9V。 ? ? 78/79系列三端稳压IC有很多电子厂家生产,80年代就有了,通常前缀为生产厂家的代号,如TA7805是东芝的产品,AN7909是松下的产品。(点击这里,查看有关看前缀识别集成电路的知识) ? ? 有时在数字78或79后面还有一个M或L,如78M12或79L24,用来区别输出电流和封装形式等,其中78L调系列的最大输出电流为10 0mA, 78M系列最大输出电流为1A,78系列最大输出电流为1.5A。它的封装也有多种,详见图。塑料封装的稳压电路具有安装容易、价格低廉等优点,因此用得比较多。 79系列除了输出电压为负。引出脚排列不同以外,命名方法、外形等均与78系列的相同。 ? ? 因为三端固定集成稳压电路的使用方便,电子制作中经常采用,可以用来改装分立元件的稳压电源,也经常用作电子设备的工作电源。电路图如图所示。 ? ? 注意三端集成稳压电路的输入、输出和接地端绝不能接错,不然容易烧坏。一般三端集成稳压电路的最小输入、输出电压差约为2V,否则不能输出稳定的电压,一般应使电压差保持在4-5V,即经变压器变压,二极管整流,电容器滤波后的电压应比稳压值高一些。 ? ? 在实际应用中,应在三端集成稳压电路上安装足够大的散热器(当然小功率的条件下不用)。当稳压管温度过高时,稳压性能将变差,

数字集成电路74LS74ASL74HC74HCT74F系列芯片的区别

数字集成电路74LS/74ASL/74HC/74HCT/74F系列芯片的区别 1、LS是低功耗肖特基,其改进型为先进低功耗肖特基TTL,即74ALS系列,它的性能比74LS更好。HC是高速COMS,具有CMOS的低功耗和相当于74LS高速度的性能,属于一种高速低功耗产品。LS的速度比HC略快。HCT输入输出与LS兼容,但是功耗低;F 是高速肖特基电路; 2、LS是TTL电平,HC是COMS电平。 3、LS输入开路为高电平,HC输入不允许开路,hc一般都要求有上下拉电阻来确定输入端无效时的电平。LS却没有这个要求 4、LS输出下拉强上拉弱,HC上拉下拉相同。 5、工作电压不同,LS只能用5V,而HC一般为2V到6V; 6、电平不同。LS是TTL电平,其低电平和高电平分别为0.8和V2.4,而CMOS在工作电压为5V时分别为0.3V和3.6V,所以CMOS可以驱动TTL,但反过来是不行的 7、驱动能力不同,LS一般高电平的驱动能力为5mA,低电平为20mA;而CMOS的高低电平均为5mA; 8、CMOS器件抗静电能力差,易发生栓锁问题,所以CMOS的输入脚不能直接接电源。 9、上述两者的工作频率都在30mHz以下,74ALS略高,可达50mHz。但它们的工作电压却大不相同:74LS系列为5V,74HC系列为2~6V。 10、扇出能力:74LS系列为20,而74HC系列在直流时则高达1000以上,但在交流时很低,由工作频率决定。 74LS属于TTL类型的集成电路,而74HC属于CMOS集成电路。

LS、HC二者高电平低电平定义不同,HC高电平规定为0.7倍电源电压,低电平规定为0.3倍电源电压。LS规定高电平为2.0V,低电平为0.8V。带负载特性不同。HC上拉下拉能力相同,LS上拉弱而下拉强。 输入特性不同。HC输入电阻很高,输入开路时电平不定。LS输入内部有上拉,输入开路时为高电平。 ================================ CD是harris的前缀,SN是TI的前缀。但TI也同时出品CD前缀的,可能是为了保持连续性。 74HC/LS/HCT/F系列芯片的区别: 1、LS是低功耗肖特基,HC是高速COMS。LS的速度比HC略快。HCT输入输出与LS兼容,但是功耗低;F是高速肖特基电路; 2、LS是TTL电平,HC是COMS电平。 3、LS输入开路为高电平,HC输入不允许开路,hc一般都要求有上下拉电阻来确定输入端无效时的电平。LS却没有这个要 求 4、LS输出下拉强上拉弱,HC上拉下拉相同。 5、工作电压不同,LS只能用5V,而HC一般为2V到6V;而HCT的工作电压一般为4.5V~5.5V。 6、电平不同。LS是TTL电平,其低电平和高电平分别为0.8和V2.4,而CMOS在工作电压为5V时分别为0.3V和3.6V,所以CMOS 可以驱动TTL,但反过来是不行的 7、驱动能力不同,LS一般高电平的驱动能力为5mA,低电平为20mA;而CMOS 的高低电平均为5mA; 8、CMOS器件抗静电能力差,易发生栓锁问题,所以CMOS的输入脚不能直接接电源。

集成电路封装工艺

集成电路封装工艺 摘要 集成电路封装的目的,在于保护芯片不受或少受外界环境的影响,并为之提供一个发挥集成电路芯片功能的良好环境,以使之稳定,可靠,正常的完成电路功能.但是集成电路芯片封装只能限制而不能提高芯片的功能. 关键词: 电子封装封装类型封装技术器件失效 Integrated Circuit Packaging Process Abstract The purpose of IC package, is to protect the chip from the outside or less environmental impa ct, and provide a functional integrated circuit chip to play a good environment to make it stable an d reliable, the completion of the normal circuit functions. However, IC chip package and not only restricted to enhance the function of the chip. 引言 电子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序,是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为,在微电子器件的总体成本中,设计占了三分之一,芯片生产占了三分之一,而封装和测试也占了三分之一,真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛,而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的;封装所涉及的问题之多之广,也是其它许多领域中少见的,它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力,是一门综合性非常强的新型高科技学科。 1.电子封装 什么是电子封装(electronic packaging)? 封装最初的定义是:保护电路芯片免受周围环境的影响(包括物理、化学的影响)。所以,在最初的微电子封装中,是用金属罐(metal can) 作为外壳,用与外界完全隔离的、气密的方法,来保护脆弱的电子元件。但是,随着集成电路技术的发展,尤其是芯片钝化层技术的不断改进,封装的功能也在慢慢异化。通常认为,封装主要有四大功能,即功率分配、信号分配、散热及包装保护,它的作用是从集成电路器件到系统之间的连接,包括电学连接和物理连接。目前,集成电路芯片的I/O线越来越多,它们的电源供应和信号传送都是要通过封装来实现与系统的连接;芯片的速度越来越快,功率也越来越大,使得芯片的散热问题日趋严重;由于芯片钝化层质量的提高,封装用以保护电路功能的作用其重要性正在下降。 2.部分封装的介绍 金属封装是半导体器件封装的最原始的形式,它将分立器件或集成电路置于一个金属容器中,用镍作封盖并镀上金。金属圆形外壳采用由可伐合金材料冲制成的金属底座,借助封接玻璃,在氮气保护气氛下将可伐合金引线按照规定的布线方式熔装在金属底座上,经过引线端头的切平和磨光后,再镀镍、金等惰性金属给与保护。在底座中心进行芯片安装和在

数字集成电路

数字集成电路专题研究 摘要:现在的电路可以分为两个方向,一个是数字,还有一个是模拟,在此更加偏重对数字方面的研究!全文一共可以分为两部分,一部分是基本的数字电路,还有一部分为较大型的集成电路。前一部分(基本数字电路)从认识数字电路开始,其间涉及到数字电路的分析方法---函数分析方法;在数字电路中分TTL 和COMS两种电路,在此报告中提到了这两种电路的电平比较关系。因COMS电路功耗低、工作电压范围宽、扇出能力强和售价低等优点,所以着重介绍一下CMOS 电路的常用特性,以及由它构成的一些常见的数字电路!而在后半部方介绍的是集成电路,从集成电路的分类到如何做好集成电路的设计;集成电路的设计分为前端和后端设计前端是指逻辑部分,后端是指物理层的设计.前端是设计内部的逻辑.后端是指假设逻辑设计已经完成,如何做出最后的芯片,涉及到芯片内部如何分区,如何布线,模拟部分,寄生效应等等.而由于专业方向这里又着重去讨论前端设计:系统集成芯片(SoC)的IC设计。同时收集了一些集成电路的设计工具。 关键字:数字电路函数表示 COMS集成电路常

见的数字电路集成电路分类 IC前端设计工具系统集成芯片SOC IC设计软件 VHDL/ Veriolg HDL 正文: 一.数字电路简介: 在电子设备中,通常把电路分为模拟电路和数字电路两类,前者涉及模拟信号,即连续变化的物理量,例如在24小时内某室内温度的变化量;后者涉及数字信号,即断续变化的物理量,开关K 快速通、断时,在电阻R 上就产生一连串的脉冲(电压),这就是数字信号。人们把用来传输、控制或变换数字信号的电子电路称为数字电路。数字电路工作时通常只有两种状态:高电位(又称高电平)或低电位(又称低电平)。通常把高电位用代码“1 ”表示,称为逻辑“1 ”;低电位用代码“0 ”表示,称为逻辑“0 ”(按正逻辑定义的)。注意:有关产品手册中常用“H ”代表“1 ”、“L ”代表“0 ”。实际的数字电路中,到底要求多高或多低的电位才能表示“1 ”或“0 ”,这要由具体的数字电路来定。例如一些TTL 数字电路的输出电压等于或小于0.2V,均可认为是逻辑“0 ”,等于或者大于3V,均可认为是逻辑“1 ”(即电路技术指标)。CMOS数字电路的逻辑“0 ”或“1 ”的电位值是与工作电压有关的。讨论数字电路

集成电路封装

集成电路芯片封装工艺员_4级_培训计划(试行) 一、说明 《集成电路芯片封装工艺员(四级)》培训计划,按照上海市职业培训研究发展中心编制的上海市职业开发技术规程(试用版),依据上海市劳动和社会保障局颁布的相应职业等级标准编写。 本计划制定以“能力本位”为指导思想。 培训内容尽量体现代表性、针对性、实用性和先进性的原则。理论知识教学内容服从于职业能力的需求。加强职业技能的培育,提高技能训练的效能,重视体现和反映集成电路芯片封装工艺技术的发展水平和趋势。 考虑到从社会上招收相关专业的中专、技校、职校或高中为起点的学员,其水平肯定会参差不齐、背景会各不相同;集成电路自动封装设备的科技含量高、多机种、多样化和价格较贵的特征,培训内容给以适当的动态调整。 培训内容的组合形式按职业活动过程的功能特征和培训教育的规律特点,设置成“三个模块”。每个模块的理论知识和操作技能符合各模块的课程设置要求,同时兼顾各模块之间、上下等级之间的有机衔接和渗透,以保证集成电路芯片封装职业活动、教育培训和技能鉴定的整体性、连贯性和相对稳定性。 本计划是一种原创性尝试,将通过不断实践,给以逐步完善。 二、培训目标 《集成电路芯片封装工艺员(四级)》培训计划,按职业活动过程的功能特征和培训教育的规律特点,设置成“三个培训模块”。 模块1-集成电路芯片封装工艺技术基础英语 模块2-集成电路芯片封装工艺技术基础知识 模块3-集成电路芯片封装仿真和真实操作技能训练 《集成电路芯片封装工艺员(四级)》的职业能力包括理论知识和操作技能二个部分。 ?理论知识:集成电路基础和集成电路芯片封装专业基础知识 应知道集成电路基础和集成电路芯片封装专业基础的英语词汇。 应具有集成电路基础知识和封装专业基础知识;了解常用集成电路芯片封装中的贴膜机、划片机、装片机、键合机、塑封压机和切筋成型机等设备,以及相关工具和材料的特性,并知道其正确的使用方法和适用范围。 应了解相关集成电路芯片封装的材料和工艺,及其典型的工艺流程;封装工艺中所需的设备环境条件、材料特性及其储存条件;封装生产安全知识和封装标准化知识。 ?操作技能:真实工作平台的操作和模拟仿真操作 能知道并逐步熟悉封装工艺中的各种设备、仪器和工具的操作及使用,并了解常见的各种故障及其排除方法。

数字芯片介绍

一、CPLD CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆(“在系统”编程)将代码传送到目标芯片中,实现设计的数字系统。 这里以抢答器为例讲一下它的设计(装修)过程,即芯片的设计流程。CPLD的工作大部分是在电脑上完成的。打开集成开发软件(Altera公司Max+pluxII)→画原理图、写硬件描述语言(VHDL,Verilog)→编译→给出逻辑电路的输入激励信号,进行仿真,查看逻辑输出结果是否正确→进行管脚输入、输出锁定(7128的64个输入、输出管脚可根据需要设定)→生成代码→通过下载电缆将代码传送并存储在CPLD芯片中。7128这块芯片各管脚已引出,将数码管、抢答开关、指示灯、蜂鸣器通过导线分别接到芯片板上,通电测试,当抢答开关按下,对应位的指示灯应当亮,答对以后,裁判给加分后,看此时数码显示加分结果是否正确,如发现有问题,可重新修改原理图或硬件描述语言,完善设计。设计好后,如批量生产,可直接复制其他CPLD芯片,即写入代码即可。如果要对芯片进行其它设计,比如进行交通灯设计,要重新画原理图、或写硬件描述语言,重复以上工作过程,完成设计。这种修改设计相当于将房屋进行了重新装修,这种装修对CPLD来说可进行上万次。 家庭成员:经过几十年的发展,许多公司都开发出了CPLD可编程逻辑器件。比较典型的就是Altera、Lattice、Xilinx世界三大权威公司的产品,这里给出常用芯片:Altera EPM7128S(PLCC84) Lattice LC4128V(TQFP100) Xilinx XC95108 (PLCC84) 可编程逻辑器件的两种主要类型是现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。在这两类可编程逻辑器件中,FPGA提供了最高的逻辑密度、最丰富的特性和最高的性能。现在最新的FPGA器件,如Xilinx Virtex?系列中的部分器件,可提供八百万"系统门"(相对逻辑密度)。这些先进的器件还提供诸如内建的硬连线处理器(如IBM Power PC)、大容量存储器、时钟管理系统等特性,并支持多种最新的超快速器件至器件(device-to-device)信号技术。FPGA被应用于范围广泛的应用中,从数据处理和存储,以及到仪器仪表、电信和数字信号处理等。 与此相比,CPLD提供的逻辑资源少得多 - 最高约1万门。但是,CPLD提供了非常好的可预测性,因此对于关键的控制应用非常理想。而且如Xilinx CoolRunner?系列CPLD器件需要的功耗极低,并且价格低廉,从而使其对于成本敏感的、电池供电的便携式应用(如移动电话和数字手持助理)非常理想。 在线检测指的是在不影响设备运行的条件下,对设备状况连续或定时进行的监测,通常是自动进行的。 二、时钟芯片DS12887

年产xx套集成电路芯片封装项目实施方案

年产xx套集成电路芯片封装项目 实施方案 规划设计/投资分析/产业运营

年产xx套集成电路芯片封装项目实施方案 封装是集成电路产业链必不可少的环节,位于整个产业链的下游环节。在整个产业链中,封装是指通过测试的晶圆进行划片、装片、键合、塑封、电镀、切筋成型等一系列加工工序而得到的具有一定功能的集成电路产品 的过程。 该集成电路芯片封装项目计划总投资8227.42万元,其中:固定资产 投资6431.61万元,占项目总投资的78.17%;流动资金1795.81万元,占 项目总投资的21.83%。 达产年营业收入13506.00万元,总成本费用10476.26万元,税金及 附加156.92万元,利润总额3029.74万元,利税总额3604.56万元,税后 净利润2272.30万元,达产年纳税总额1332.25万元;达产年投资利润率36.82%,投资利税率43.81%,投资回报率27.62%,全部投资回收期5.12年,提供就业职位245个。 报告根据项目产品市场分析并结合项目承办单位资金、技术和经济实 力确定项目的生产纲领和建设规模;分析选择项目的技术工艺并配置生产 设备,同时,分析原辅材料消耗及供应情况是否合理。 ......

近日,国家发改委称,将在集成电路、先进计算等关系数字经济发展 的战略性领域,组建若干国家产业创新中心,促进现有创新资源的联合, 打造系统解决方案的产业创新大平台、大团队,支撑世界级新兴产业集群 的发展。国家支持集成电路等产业的创新发展,为行业发展带来市场机遇。

年产xx套集成电路芯片封装项目实施方案目录 第一章申报单位及项目概况 一、项目申报单位概况 二、项目概况 第二章发展规划、产业政策和行业准入分析 一、发展规划分析 二、产业政策分析 三、行业准入分析 第三章资源开发及综合利用分析 一、资源开发方案。 二、资源利用方案 三、资源节约措施 第四章节能方案分析 一、用能标准和节能规范。 二、能耗状况和能耗指标分析 三、节能措施和节能效果分析 第五章建设用地、征地拆迁及移民安置分析 一、项目选址及用地方案

数字集成电路知识点整理

Digital IC:数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统第一章引论 1、数字IC芯片制造步骤 设计:前端设计(行为设计、体系结构设计、结构设计)、后端设计(逻辑设计、电路设计、版图设计)制版:根据版图制作加工用的光刻版 制造:划片:将圆片切割成一个一个的管芯(划片槽) 封装:用金丝把管芯的压焊块(pad)与管壳的引脚相连 测试:测试芯片的工作情况 2、数字IC的设计方法 分层设计思想:每个层次都由下一个层次的若干个模块组成,自顶向下每个层次、每个 模块分别进行建模与验证 SoC设计方法:IP模块(硬核(Hardcore)、软核(Softcore)、固核(Firmcore ))与设计复用Foundry (代工)、Fabless (芯片设计)、Chipless (IP设计)"三足鼎 立” 一-oC发展的模式 3、数字IC的质量评价标准(重点:成本、延时、功耗,还有能量啦可靠性啦驱动能力啦之类的) NRE (Non-Recurrent Engineering)成本 设计时间和投入,掩膜生产,样品生产 一次性成本 Recurrent 成本 工艺制造(silicon processing ),封装(packaging ),测试(test) 正比于产量 每个集成电路的成本-kceurrenr成本+ 一、此上成木 总产量 管芯成本十芯片濯试成本+封装成本 Recurrent Jjfc 本----------- ----------------------- 最终测试成品率| 一阶RC网路传播延时:正比于此电路下拉电阻和负载电容所形成的时间常数 C上的电压从上升到50%的时间 &二In (2)r = 0.69 功耗:emmmm 自己算 4、EDA设计流程 IP设计-------- >系统设计(SystemC ) ----- > 模块设计(verilog ) 版图设计(.ICC --------- 电路级设计(.v基本不可读)综合过程中用到的文件类型(都是synopsys): 可以相互转化 .db (不可读)< ----------- > .lib (可读) 加了功耗信息

集成电路芯片封装工艺员职业标准(试行)

集成电路芯片封装工艺员职业标准(试行) 一、职业概况 1.1职业名称 IC芯片封装工艺员 1.2职业定义 从事集成电路芯片封装中划片、组装、塑封、切筋成型及成品测试等操作及维护的人员。 1.3职业等级 四级:工艺员,分为划片组装工艺员、封装成型工艺员、成品测试工艺员 三级:高级工艺员,分为划片组装高级工艺员、封装成型高级工艺员、成品测试高级工艺员 1.4职业环境条件 净化室内、常温 1.5职业能力特征 手指手臂灵活,色觉、味觉、嗅觉灵敏,视力(包括经矫正后)须达到1.0以上。1.6基本文化程度 中等职业学校或高中毕业 1.7培训要求 1.7.1培训期限 全国制职业学校教育根据其培训目标和教学计划确定。 晋级培训,工艺员不少于160标准学时;高级工艺员不少于160标准学时。 1.7.2培训教师 培训工艺员的教师,应具有本职业高级以上职业资格或相关专业中级以上专业技术职称;培训高级工艺员的教师应具有本职业技师以上职业资格证书或相关专业中级专业技术职称。 1.7.3培训场地设备 标准教室。具备必要模拟仿真器具、集成电路芯片封装所需的设备和工具的技能训练场所。 1.8鉴定要求 1.8.1适用对象 从事或准备从事本职业的技术人员 1.8.2申报条件 工艺员(具备以下条件之一者): ⑴经本职业工艺员培训达规定学时数。 ⑵连续从事本职业2年以上。 ⑶中等职业学校本专业毕业。 高级工艺员:

⑴取得本职业工艺员职业资格后,连续从事本职业工作2年以上。 (由工艺员升高级工艺员,应按划片组装、封装成型、成品测试中同一方向) ⑵高等院校本专业毕业,连续从事本职业工作1年以上。 1.8.3鉴定方式 分为基本知识测试和技能操作考核。基本知识测试采用闭卷笔试,技能操作考核采用实际操作结合模拟仿真方式进行,两项测试(考核)均采用百分制,皆达60分以上者为合格。 1.8.4考评人员和考生配比 理论知识测试原则上按每20名考生配1名考评人员(20:1),技能操作考核原则上按每5名考生配1名考评人员(5:1)。 1.8.5鉴定时间 各等级理论知识测试时间均为90分钟,技能操作考核时间为180分钟。 1.8.6鉴定场地设备 基本知识考场所为标准教室;技能鉴定场所应具备满足技能鉴定需要的模拟仿真器具及集成电路芯片封装相关的工具和设备。

相关文档
最新文档