《数字逻辑》在线作业二【天津大学答案】
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
39.在各种寄存器中，存放N位二进制数码需要个触发器 A.0 B.1 C.N D.N1
40.计数器的模是指构成计数器的触发器的个数。 A.正确 B.错误
Baidu Nhomakorabea
36.N个触发器可以构成能寄存()位二进制数码的寄存器。 A.N-1 B.N C.N1 D.2N
37.当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有() A.触发器 B.晶体管 C.MOS管 D.电容
38.一位8421BCD码计数器至少需要()个触发器 A.3 B.4 C.5 D.10
15.D触发器的特征方程Qn1D，而与Qn无关，所以，D触发器不是时序电路。 A.正确 B.错误
16.移位寄存器不但可移位 ，而且还能对数据进行串并转换 A.正确 B.错误
17.有一T 触发器，在 T1 时，加上时钟脉冲，则触发器() A.保持原态 B.置 0 C.置 1 D.翻转
18.寄存器的功能是记忆多位二进制数 A.正确 B.错误
19.要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要()片 A.3 B.4 C.5
D.10
20.五个D触发器构成环形计数器，其计数长度为() A.5 B.10 C.25 D.32
21.实验中用的功能较强的74LS194是() A.右移寄存器 B.左移寄存器 C.双向移位寄存器 D.数码寄存器
26.PROM和PAL的结构是() A.PROM的与阵列固定，不可编程 B.PROM与阵列、或阵列均不可编程 C.PAL与阵列、或阵列均可编程 D.PAL的与阵列不可编程
27.PLD器件的主要优点不包括() A.便于仿真测试 B.集成密度低 C.可硬件加密 D.可改写
28.8位移位寄存器，串行输入时经()个脉冲后，8位数码全部移入寄存器中
《数字逻辑》在线作业二 红字部分为答案！
单选题 1.{图} A.A B.B C.C D.D
2.十进制计数器最高位输出的周期是输入CP脉冲周期的10倍 A.正确 B.错误
3.计数器的模是指对输入的计数脉冲的个数。 A.正确 B.错误
4.一位8421BCD码计数器至少需要()个触发器 A.3 B.4 C.5 D.10
22.同步时序电路具有统一的时钟CP控制。 A.正确 B.错误
23.PLD开发系统不需要有() A.移动手机 B.编程器 C.开发软件 D.操作系统
24.同步计数器和异步计数器比较，同步计数器的显著优点是 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制
25.下列逻辑电路中为时序逻辑电路的是() A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器
32.计数器是对脉冲的个数进行计数，具有计数功能的电路 A.正确 B.错误
33.有8个触发器数目的二进制计数器，它具有256个计数状态。 A.正确 B.错误
34.计数器的模是指对输入的计数脉冲的个数 A.正确 B.错误
35.同步计数器和异步计数器比较，同步计数器的显著优点是() A.工作速度高 B.触发器利用率高 C.电路简单不受时钟CP控制
5.组合电路不含有记忆功能的器件。 A.正确 B.错误
6.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。 A.正确 B.错误
7.{图} A.A B.B C.C D.D
8.{图} A.A B.B C.C D.D
9.GAL的输出电路是() A.OLMC B.固定的 C.只可一次编程 D.不可重复编程
10.计数器的模是指构成计数器的触发器的个数 A.正确 B.错误
11.74LS161是集成同步二进制计数器 A.正确 B.错误
12.8位移位寄存器，串行输入时经()个脉冲后，8位数码全部移入寄存器中 A.1 B.2 C.4 D.8
13.{图} A.A B.B C.C D.D
14.下列逻辑电路中为时序逻辑电路的是() A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器
A.1 B.2 C.4 D.8
29.用二进制异步计数器从0做加法，计到十进制数178，则最少需要()个触发器 A.2 B.6 C.7 D.8
30.反馈清零法是在计数过程中利用某个中间状态反馈到清零端，迫使计数器返回到0，再重新开始 计数 A.正确 B.错误
31.利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能 稳定而是立刻变为0状态。 A.正确 B.错误
40.计数器的模是指构成计数器的触发器的个数。 A.正确 B.错误
Baidu Nhomakorabea
36.N个触发器可以构成能寄存()位二进制数码的寄存器。 A.N-1 B.N C.N1 D.2N
37.当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有() A.触发器 B.晶体管 C.MOS管 D.电容
38.一位8421BCD码计数器至少需要()个触发器 A.3 B.4 C.5 D.10
15.D触发器的特征方程Qn1D，而与Qn无关，所以，D触发器不是时序电路。 A.正确 B.错误
16.移位寄存器不但可移位 ，而且还能对数据进行串并转换 A.正确 B.错误
17.有一T 触发器，在 T1 时，加上时钟脉冲，则触发器() A.保持原态 B.置 0 C.置 1 D.翻转
18.寄存器的功能是记忆多位二进制数 A.正确 B.错误
19.要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要()片 A.3 B.4 C.5
D.10
20.五个D触发器构成环形计数器，其计数长度为() A.5 B.10 C.25 D.32
21.实验中用的功能较强的74LS194是() A.右移寄存器 B.左移寄存器 C.双向移位寄存器 D.数码寄存器
26.PROM和PAL的结构是() A.PROM的与阵列固定，不可编程 B.PROM与阵列、或阵列均不可编程 C.PAL与阵列、或阵列均可编程 D.PAL的与阵列不可编程
27.PLD器件的主要优点不包括() A.便于仿真测试 B.集成密度低 C.可硬件加密 D.可改写
28.8位移位寄存器，串行输入时经()个脉冲后，8位数码全部移入寄存器中
《数字逻辑》在线作业二 红字部分为答案！
单选题 1.{图} A.A B.B C.C D.D
2.十进制计数器最高位输出的周期是输入CP脉冲周期的10倍 A.正确 B.错误
3.计数器的模是指对输入的计数脉冲的个数。 A.正确 B.错误
4.一位8421BCD码计数器至少需要()个触发器 A.3 B.4 C.5 D.10
22.同步时序电路具有统一的时钟CP控制。 A.正确 B.错误
23.PLD开发系统不需要有() A.移动手机 B.编程器 C.开发软件 D.操作系统
24.同步计数器和异步计数器比较，同步计数器的显著优点是 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制
25.下列逻辑电路中为时序逻辑电路的是() A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器
32.计数器是对脉冲的个数进行计数，具有计数功能的电路 A.正确 B.错误
33.有8个触发器数目的二进制计数器，它具有256个计数状态。 A.正确 B.错误
34.计数器的模是指对输入的计数脉冲的个数 A.正确 B.错误
35.同步计数器和异步计数器比较，同步计数器的显著优点是() A.工作速度高 B.触发器利用率高 C.电路简单不受时钟CP控制
5.组合电路不含有记忆功能的器件。 A.正确 B.错误
6.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。 A.正确 B.错误
7.{图} A.A B.B C.C D.D
8.{图} A.A B.B C.C D.D
9.GAL的输出电路是() A.OLMC B.固定的 C.只可一次编程 D.不可重复编程
10.计数器的模是指构成计数器的触发器的个数 A.正确 B.错误
11.74LS161是集成同步二进制计数器 A.正确 B.错误
12.8位移位寄存器，串行输入时经()个脉冲后，8位数码全部移入寄存器中 A.1 B.2 C.4 D.8
13.{图} A.A B.B C.C D.D
14.下列逻辑电路中为时序逻辑电路的是() A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器
A.1 B.2 C.4 D.8
29.用二进制异步计数器从0做加法，计到十进制数178，则最少需要()个触发器 A.2 B.6 C.7 D.8
30.反馈清零法是在计数过程中利用某个中间状态反馈到清零端，迫使计数器返回到0，再重新开始 计数 A.正确 B.错误
31.利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能 稳定而是立刻变为0状态。 A.正确 B.错误