数字电路 触发器的功能测试实验报告

肇 庆 学 院

电子信息与机电工程 学院 数字电路 课 实验报告

12电气(1) 班 姓名 李俊杰 学号 201224122119 实验日期2014年5 月19 日 实验合作者：王圆圆 老师评定

实验题目：触发器的功能测试

一、实验目的

（一）掌握基本RS 触发器的功能测试。

（二）掌握集成触发器的电路组成形式及其功能。 （三）熟悉时钟触发器不同逻辑功能之间的相互转换。 （四）认识触发器构成的脉冲分频电路。

二、实验仪器：

DZX-1型电子学综合实验装置 UT52万用表 GDS-806S 双踪示波器 74LS00 74LS74 74LS76

三、实验内容&数据分析

触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一种具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。第一步，将触发器74LS74、74LS76引出端排列图和状态表画在实验报告上。（注：此项内容必须在进实验室前完成。）

（一）测试基本RS 触发器的逻辑功能

用两个与非门组成基本RS 触发器如图4-1，输入端R ,S 接逻辑电平开关输出插口，输出端Q 、Q 接逻辑电平显示插口，按表4-1要求测试。

表4-1 基本RS 触发器特性表（输入低电平有效）

图4-1 由74ls00连接成的基本RS 触发器

测试集成双JK 触发器74LS76的逻辑功能 1、测试

D R 、D S 端的复位、置位功能

R

S

Q

Q

1 1→0 1 0 0→1 1 0 1→0 1 0 1 0→1

0 1 0

1

1

74LS76逻辑符号如图4-2，对照其插脚（查阅附录B ）取其中一JK 触发器，D R 、

D

S 、J 、K

端分别接逻辑电平开关输出插口，CP 接单次脉冲源（正脉冲），Q 、Q 接至逻辑电平显示输入插口。要求在D R =0，

D

S =1以及

D

S =0，D R =1时任意改变J 、K 及CP 的状态用“ⅹ”符

号表示，观测Q 、Q 状态。

表4-2 集成双JK 触发器74LS76特性表1

CP D

R D

S Q Q

⨯ 0 1 0 1 ⨯

1

1

图4-2 74LS76管脚排列

2、测试触发器的逻辑功能

按表4-2的要求改变J 、K 、CP 端状态，记录Q 的状态变化，观察触发器状态的更新发生在CP 脉冲（单脉冲）的上降沿还是下降沿？（注意D R 、D S

端的电平接法）

表4-3 集成双JK 触发器74LS76特性表2

图4-2 JK 触发器逻辑符号

3、JK 触发器的J 、K 端连在一起，构成T ’触发器。

在CP 端输入1MHZ 连续脉冲，用双踪示波器观察CP 、Q 端的波形，注意相位与时间的关系。

J K CP 1+n Q

0=n Q 0 0

0→1 0 0

1→0 0 0 1

0→1 0 0 1→0 0 1 0 0→1 1 1

1→0 1 1 1

0→1

0 1 1→0 1

图4-3 JK 触发器构成T ’触发器电路图 及CP 、Q 端的波形图 （三）测试集成双D 触发器74LS74的逻辑功能

1、74LS74逻辑符号如图4-3，对照其插脚，任取一只D 触发器，按表4-3要求进行测试，并观察触发器状态的更新是在CP 脉冲的上降沿还是下降沿？（注意复位D R 、置位D S

端的电平接法）

表4-3 集成双D 触发器74LS74的特性表

图4-4 D 触发器逻辑符号及74LS74引脚图

2、将D 触发器的

Q 端与D 端相连接，构成'T 触发器。测试方法同实验内容（二）

（3）。

图4-5 D 触发器构成'

T 触发器电路图

（四）JK 触发器简单应用实验————电路构成及测试

D

CP

上升沿有效

1+n Q 0=n Q 1=n Q

0→1 0 0 1→0 0 0 1 0→1 1 1 1→0

1

1

R、置位D S端的电平接法）。时钟频率用时钟信号源的“Q 实验电路照图4-6连接（注意复位D

７”，加到CP端，用示波器分别显示Q0、Q1和的波形，并把波形图画在实验报告中。

图4-7 JK触发器Q0、Q1和的波形

分析D触发器和JK触发器，找出它们的相同点和不同点。

同：

两者都是由基本RS触发器构成的边沿触发器

异：

1、JK触发器有JK两个输入端，能实现保持、置零、置一、翻转功能

2、D触发器只有一输入端，能实现置零、置一功能