第四章 集成触发器
第四章 触发器
CP Q
SD
Q
RD
RD S R
干扰信号
1S C1 1R S CP R
Q
跳变
4-2-3. 主从触发器
主从RS RS触发器 一 . 主从RS触发器 1．电路结构
由两级同步RS触发器串联 由两级同步RS触发器串联 RS 组成。 组成。 G1～G4组成从触发器， 组成从触发器，
Q' Q' & G6 1 G9 从 触 发 器 Q Q
G1 &
&
G2
G3 &
&
G4
CP'
组成主触发器。 G5～G8组成主触发器。
CP 与CP’互补，使两个触 互补， 互补
发器工作在两个不同的时 区内。 区内。
主 G5 & 触 发 器 G7 &
&
G8
R
CP
S
主从触发器的触发翻转分为两个节拍： 主从触发器的触发翻转分为两个节拍：
2．工作原理
01
从 触 发 器 Q Q0 1 G2
CP'
0 Q'
主 G5 & 触 1 发 器 G7 & &
1' Q 1
&
0
S
G9
功能表
R Qn 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 × × 功能 保持 置0 0 0 0 0 0 1 0 1 1 1 0 0
G6 1
0
G8
置1
0
R CP
1
S
1
1 1 1 1
不定
CP
G7、 G3、 G7、G8 G3、G4 封 锁
第四章基本RS-FF
Q 逻辑 符号
Q
Q
R D R C S SD
R D R C S SD
逻辑 符号
这根红颜色的线还表 示一重含义：“高电平有 效”，即 “ 只有在时钟 CP＝1 时，它才表现出应 有的逻辑功能；如果CP＝ 0，输出端 Q 则保持原状 态”。
这根绿颜色的线也表 示一重含义：“低电平有 效”，即 “ 只有在时钟 CP＝0 时，它才表现出应 有的逻辑功能；如果CP＝ 1，输出端 Q 则保持原状 态”。
这是一个值得重视的规律，有必要进 一步归纳和进行形象化的表达。
R、S不相等时，信息传送路径的形象化表达 ：
Q
a c b
Q
Q R C
Q S
d
S CP
CP 该电路的信息传送规律 在今后的学习过程中，将 会多次使用。
R
1
例：画出RS触发器的输出波形 。假设Q的初始状 态为 0。
Set CP R S Q
§4.2 同步RS-FF
输出端
Q
a b
Q
RD
直接清零端
SD
直接置位端
c R
d S
CP
输入端
“ 同步 ”的含义：由时钟CP决定R、S能否对输 出端起控制作用。
直接清零端、置位端的处理：
平时常 为 1
RD
Q
a b
Q
平时常 为 1
SD
c
直接清零端
d
直接置位端
R
CP
S
RS触发器的功能表
CP 0 1 1 1 1 R φ 0 0 1 1 S φ 0 1 0 1 1 0 Q
补充： D触发器
Q
Q
基本RS 触 发器
& c
数字电子技术基础-第四章-触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数字电子技术-4
1．主从RS触发器的逻辑功能
（1）当 CP =0时，CP 0 ，从触发器被封锁，保持原状态不变。 此时，G7 和 G8打开，主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP 0，CP 1 。主触发器被封锁， 输入信号R，S不再影响主触发器的状态。此时，由于 CP 1， G3 和 G4打开，从触发器接收主触发器输出端的状态。
由上述分析可知，主从触发器的翻转是在CP由1变0时刻 （CP下降沿）发生的，CP一旦变为0后，主触发器被封锁，其状 态不再受R，S影响，故主从触发器对输入信号的敏感时间大大 缩短，只在CP由1变0的时刻触发翻转，因此不会有空翻现象。
如表4-4所示为主从RS触发器的特性表。
R
S
现态 Qn
次态 Qn1
1
0
1
1
1
1
每输入一个脉冲
0
输出状态改变一次
表4-5 主从JK触发器的特性表（CP下降沿触发）
由上表可K触发器没有约束条件，且当 J K 1 时，每输入一个 时钟脉冲后，触发器都向相反的状态翻转一次。
2．主从JK触发器的特性方程
根据主从JK触发器的特性表，用卡诺图化简法可得主从JK
1．同步D触发器的逻辑功能
（1）当 CP =0时，G3 和 G4被封锁，触发器保持原状态不变， 输出都为1，不受D端输入信号的控制。 （2）当 CP =1 时，G3 和 G4 解除封锁，可接收D端的输入信号。 若 D =0，触发器翻转到0状态，则 Q =0 ；若 D =1 ，触发器翻 转到1状态，则 Q =1 。
数字电子技术
第4章 触发器
1 触发器概述
2 基本RS触发器
3 同步触发器
4 主从触发器
集成触发器
器
谢谢观看！
集成触发器
各种门电路是构成计算机系统的基本单元电路。这些
门电路某一时刻的输出是由当时的输入状态决定的，只要
输入发生了变化，输出也随之变化，这类电路称为组合逻
集
辑电路。然而，在一个复杂的计算机系统中，仅有组合逻 辑电路是远远不够的，计算机中还使用着另一种类型的电
成
路——时序逻辑电路。这种电路的特点是它们在某一时刻
触
触发器可以从一 个稳定状态转变
发
到另一个稳定状 态。这表明触发
器
器可以接收信号，
并保存下来。
1.1 基本RS触发器
基本RS触发器
集
成
脉冲波形
触
发
器
基本RS触发器的逻辑状态
1.2 同步RS触发器
同步RS触发器的逻辑状态
集 成 触 发 器
同步RS触发器1.3Biblioteka 主从JK触发器集成
触
主从JK触发器
发
触
的输出不仅和当时的输入状态有关，还与电路原来的输出 状态有关。
发
器
返回
触发器是构成时序逻辑电路的基本单元，具有如下两个基 本特征：
集
1 具有两个稳
定状态，分别称 为0状态和1状态， 在没有外界信号 作用时，触发器 维持原来的稳定 状态不变，即触 发器具有记忆功 能。
1
2
2
成
在一定的外
界信号作用下，
第4章 集成触发器
图4-5 钟控RS触发器及逻辑符号
(1) R=S=0时：C门、D门输出均为1，相当于基本触发器 R D = S D =1，所以触发器状态保持不变。 (2) R=0，S=1时：D门输出为0，C门输出为1，相当于 Q R D =1， S D =0，所以触发器输出Q=1， =0。 (3) R=1，S=0时：C门输出为0，D门输出为1，相当于 R D =0， S D =1，所以触发器输出Q=0，Q =1。 (4) R=S=1时：C门和D门输出均为0，相当于 R D = S D =0， R=S=1 C D 0 =0 则Q= Q =1，破坏了触发器的功能，实际不允许出现。
J
K
1) 当T=0时，C，D门输出均为1，触发器保持原状态不变， 即Qn+1=Qn。 n 2) 当T=1时，触发器状态发生转换，即Qn+1= Q 。 （2） 功能描述 1）钟控T触发器状态转换真值表
Q n +1
Qn Qn
2) 特征方程 取J=K=T, 代入JK触发器特征方程，可得T触发器特征方程
Q n +1 = TQ n + T Q n = T ⊕ Q n
S
R
(1) 当J=K=0时，C，D门均被阻塞(即输出1)，触发器保持原 状态不变，即Qn+1=Qn。 n (2) 当J=K=1时，触发器状态发生转换，即Qn+1= Q 。 Q (3) 当J=1，K=0时，如果触发器初始状态为Q=0， =1，则D Q 门输出1 ，C门输出为0，使触发器次态 Q=1， =0； 若触发器初始状态为1，则C门，D门输出均为1，触发器 Q 仍保持Q=1， =0。 Q (4) 当J=0，K=1时，如果触发器初始状态为Q=0， =1，则C 门，D门输出均为1，触发器保持0状态； Q 若触发器初始状态为Q=1， =0，则C门输出0，D门输出 Q 1，使触发器翻转到Q=0， =1。
集成电子技术习题及解析-第二篇第4章
因为D触发器的特性方程为： ,而 触发器的特性方程为 所以 ，所以电路为：
题2.4.14由负边沿JK触发器组成的电路及CP、A的波形如图题2.4.14所示，试画出QA和QB的波形。设QA的初始状态为0。
图题2.4.14
② 依次设定初始状态，代入状态方程，求得次态，初态一般设为从0000开始；
③ 由求得的状态，画出状态转换图（把所有的状态都画上）；
④ 根据状态转换图，可以画出波形图（时序图）；
⑤得出电路的功能结论（计数器的模、进制数、能否自启动或其它结论）；
分析时序电路还可以用其它的方法，本题不一一列出。
题2.4.22三相步进马达对电脉冲的要求如图题2.4.22所示，要求正转时，三相绕组Y0、Y1、Y2按A、B、C的信号顺序通电，反转时，Y0、Y1、Y2绕组按A、C、B的信号顺序通电(分别如图中的状态转换图所示)。同时，三相绕组在任何时候都不允许同时通电或断电。试用JK触发器设计一个控制步进马达正反转的三相脉冲分配电路。
(a) 是一个同步计数器，各触发器激励方程
触发器激励方程代入各自的特性方程求得状态方程：
依次设定初态，计算出次态如下：
初态设定从 开始，→001→010→011→100→001
→010， →000， →000
有状态转换图为：
111→000←110所以电路的模是M＝4，采用余1码进行计数
↓ 四分频后，最高位的输出频率为
图题2.4.19
解：解该题时，注意全加器是一个合逻辑电路，而移位寄存器和触发器是一个时序电路，要注意时序关系。其波形如图：
题2.4.20(1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?
触发器原理及应用
1 1 1 1 1 1 1
特性 方程
Q S R Q RS 0
CP=1期间有效
主 要 特 点
（1）时钟电平控制。在CP＝1期间接收输入信号， CP＝0时状态保持不变，与基本RS触发器相比，对触 发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1 的情况，否则会使触发器处于不确定的状态。
J
CP
K
J
CP (a)
K (b)
（a） 逻辑电路
(b） 逻辑符号
边沿JK触发器 的逻辑符号
Q Q Q Q
边沿JK触发 器的特点
①边沿触发，即CP边 沿到来时，状态发生翻 转。无同步触发器的空 翻现象。 ②功能与同步JK触发器 相同。使用方便灵活。
Q J
Q CP K 1J C1 1K J CP K 国标符号
13 12 11 CC4044
10
9
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
1R
1SA 1S B 1Q 2R 2S 2Q GND (a) 74LS279 的引脚图
4Q
NC 1S 1R EN 1R 1S VSS (b) CC4044 的引脚图
1S
EN＝1时工作 EN＝0时禁止
4.2.2 同步触发器 一、同步RS触发器
特性表
CP 0 1 1 1 1 1 1 1 1 J × 0 0 0 0 1 1 1 1 K × 0 0 1 1 0 0 1 1 Qn × 0 1 0 1 0 1 0 1 Q n+1 Q
n
功能
Q n 1 Q n 保持
第四章 集成触发器和时序逻辑电路
第四章集成触发器和时序逻辑电路第四章集成触发器和时序逻辑电路 (1)2.4.1基本触发器 (2)2.4.2时钟控制电平触发器 (3)2.4.3边沿触发器 (7)2.4.4二进制计数器 (12)2.4.5非二进制计数器 (16)2.4.6中规模集成计数器 (19)2.4.7 寄存器和移位寄存器 (25)2.4.8用可编程逻辑器件(PLD)设计时序逻辑电路 (31)2.4.1基本触发器基本触发器：能记忆一位二进制信息的电路。
下面是能实现记忆的三种基本电路：由第一个图可知，Q和相互交叉连接，所以二者一定为互补输出，Q=0时，＝1；反之也行。
但是Q是0还1(是1还是0)不能人为确定，是随机的。
为了能明确决定是记忆0信息，还是记忆1信息，电路中引入二个输入端，RD()和SD()端。
Q的状态代表触发器的输出状态。
RD()：复位端，使Q为0状态；SD()：置位端，使Q为1状态。
以与非门组成的基本RS触发器为例分析其功能。
和上加了非号是表示输入低电平时，改变输出状态。
当==1时，触发器的状态不变，由原状态决定。
这种情况称触发器为保持功能；当=0，=1时，=1，Q＝0，称触发器为置0功能(也称复位)；当=1，=0时，=0，Q＝1，称触发器为置1功能(也称置位)；当==0同时撤除后，Q和的状态是0还是1将具有随机性。
所以，在实际使用时==0这种情况应避免，通常用“禁用”或“约束”表示。
1)用基本RS触发器实现无弹跳开关连接的说明。
2)基本RS触发器用来组成功能完整，翻转可靠的各种触发器。
2.4.2时钟控制电平触发器一、高电平触发的RS触发器(RS锁存器)内部电路图如图所示。
在基本RS触发器的基础上增加了两个与非门，所以在输入的RS上没有了非号和D下标。
令CP脉冲作用之前触发器的状态为初始状态，CP脉冲作用后的状态为下一状态(次态)，和是当CP=0时用来决定触发器初态的，CP 脉冲作用之前触发器的初态状态由和(CP=0时)决定。
第4章-集成触发器学习指导doc资料
第4章-集成触发器学习指导第四章集成触发器一、内容提要能够存储一位二值信息的基本单元称为双稳态触发器，简称触发器。
触发器是组成时序逻辑电路的基本单元。
它的显著特点是具有记忆功能，一个触发器能记住1位二值信号（0或1），n个触发器组合在一起就能记忆n位二值信号。
（一）、触发器的特点l、它有两个能自行保持的稳定状态触发器有两个输出端，分别记作Q、Q，其状态是互补的：Q＝1，Q＝0是一个稳定状态，称为1态；Q＝0，Q＝1是另一个稳定状态，称为0态；其他情况如Q＝Q＝0或Q＝Q＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。
2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。
3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。
（二）、触发器的类型1、按触发方式分，有电平触发方式、主从触发方式和边沿触发方式。
2、按逻辑功能分，有RS触发器、JK触发器、D触发器和T触发器。
（三）、各类触发器的状态方程1、RS 触发器：⎪⎩⎪⎨⎧=+=+约束条件）(01SR Q R S Q n n 2、n n n Q K Q J Q JK +=+1触发器：3、D Q D n =+1触发器：4、n n Q T Q T ⊕=+1触发器：5、n n Q Q T =+1'触发器：由于目前实际生产的集成时钟触发器只有D 型和JK 型两种，如果需要使用其它逻辑功能的触发器，可以利用转换逻辑功能的方法，将D 或JK 触发器转换成所需功能的触发器发器。
二、重点难点本章主要内容包括：（1）基本触发器的电路组成和工作原理。
（2）RS 触发器、JK 触发器、D 触发器、T 和T ’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。
重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。
第四章 集成触发器
第四章集成触发器能够存储一位二进制数信息的基本单元称为双稳态触发器，即触发器，是构成时序逻辑电路的基本单元。
特点：两个自保持的稳定状态，如图4-1所示适当条件下可以从一个稳态翻转成另一个稳态类型：按触发方式分：电平触发、主从触发、边沿触发按逻辑功能：RS触发器、JK触发器、D触发器、T触发器一、基本RS触发器直接复位置位触发器，是构成其他触发器的基本部件1、与非门构成的基本RS触发器（1）结构与原理两个与非门交叉连接而成，逻辑电路和符号如图4-2所示输入端为S和R，输出端为Q和Q，触发信号是低电平，其中S称置位端，R称为复位端，正常工作时，Q（原端）和Q（非端）电平相反，Q=1、Q=0时称触发器为1状态，Q=0、Q=1称0状态，均为稳定状态（2）基本RS触发器的逻辑功能（A）真值表（a）R=1、S=1，保持现有状态不变，分析（b）R=1、S=0，为1状态，分析，延迟时间见图P117图4-2（c）R=0、S=1，为0状态，分析（d）R=0、S=0，不允许，分析，跳变为1时分析，时序图如图4-3所示由上得基本RS触发器真值表如下：（B）状态转换真值表和特征方程因输出受原状态的影响，得新状态（Q n+1）和原状态（Q n）之间的真值表，称状态转换真值表，如图4-4所示以次态表示成现态和输入的函数，利用卡诺图化简，得：Q n+1=S+R*Q nR+S=1（C）状态转换图如图4-5所示（D）激励表状态转换图的另一种形式，如图P118表4-3所示2、用或非门构成的基本RS触发器（1）逻辑电路两个或非门交叉连接而成，如图4-6所示输入端为S和R，输出端为Q和，触发信号是高电平（2）逻辑功能如图4-7所示（3）特征方程Q n+1nRS=0基本RS触发器直接由控制信号置复位，可作为其他触发器基本部分，但RS之间存在制约3、锁存器由或非门构成的基本RS触发器组成的D锁存器如图4-8所示，分析4、时钟控制RS触发器实际应用要求触发器按一定节拍工作，在基本RS触发器基础上增加一个控制端（时钟脉冲），其有效触发器才能工作，其状态仍由RS决定，称为时钟控制RS触发器（1）逻辑电路和工作原理如图4-9所示，分析（2）真值表原状态Q n为时钟脉冲到达前状态，新状态Q n+1为时钟脉冲作用后状态，真值表如下：（3）状态转换真值表和特征方程由真值表可得状态转换真值表，如图4-10所示特征方程为：（CP=1有效）Q n+1=S+R*Q nRS=0（4）工作波形CP有效将Q n、R、S带入特征方程得Q n+1，CP无效Q不变，例见P122图4-10（5）“空翻”现象时钟控制RS触发器解决了定时控制问题，但输入信号存在约束，可能出现“空翻”现象空翻指一个时钟脉冲作用期间触发器状态发生两次或以上变化，这是不允许的，如图4-11所示二、JK触发器1、JK触发器解决基本RS触发器对输入信号的约束问题，如P123图4-11所示将Q和Q作为反馈信号接到控制门的输入端，解决输入同时为1导致输出不确定的问题，S改成J，R改成K，故称JK 触发器时钟信号无效（CP=0），控制门G3和G4输出始终为1，触发器状态不变，当CP=1时：输入J=0，K=0时，保持状态不变输入J=0，K=1时，原来0状态则保持不变；原来1状态时则G3输出0，G4输出1，变为0状态，即输入J=0和K=1时一定为0状态输入J=1，K=0时，原来1状态则保持不变；原来0状态时则G3输出1，G4输出0，变为1状态，即输入J=1和K=0时一定为1状态输入J=1，K=1时，原来0状态则G3输出1，G4输出0，变为1状态；原来1状态则G3输出0，G4输出1，变为0状态；即输入J=1和K=1时与现态相反JK触发器功能表如图4-12所示，根据功能表，知其特征方程：Q n+1=JQ n+KQ n2、主从JK触发器为解决“空翻”现象，实际广泛应用主从JK触发器（1）电路组成如图4-13所示由两个时钟控制RS触发器组成，左为主触发器，右为从触发器，时钟脉冲CP加入主触发器，经反向后加入从触发器，主触发器的输出为从触发器的输入，从触发器的输出反馈到主触发器的输入主从JK触发器置1信号为J，置0信号为K。
第4章集成触发器概要
Q0
Q 0反馈到G1的输入端, 使G1封锁,触发器置1.
Sd 称为置1端
3
4.1.2基本RS触发器2.逻辑功能分析
封锁又叫关闭, 就是
逻辑门的输出不随某些
输入端的变化而改变.
Q
Q
& G1 G2 &
Rd 0 Q 1
Q0
已知Sd 1
Q=0反馈到G2的输入端, 使G2封锁,触发器置0.
Rd 称为置0端
1.电路组成和工作原理
Q
Q
& & G1 G2
Q3
& G3
Q4
& G 4
CP
Q5
Q6
& G5
& G6
D
D触发器符号
Sd
S
D 1D
Q
CP >C1
Q
Rd
R
(1)CP=0时, G3G4封锁, 触发器保持原状态.
Q3 Q4 1
Q6 D Q4 D Q5 Q3Q6 D
触器是1态,当Q=0时,触
发器是0态.
2
4.1.2基本RS触发器
基本RS触发器的符号
Q
Q Q
Q
S
R
& G1 G2 &
Sd
R d 0 Sd
R d1
输入端输出端的小 圆圈表示低电平有效.
2.逻辑功能分析 (1)触发器置1
当 Rd 1、Sd = 0 时,不论 触发器原来状态如何
Sd 0 Q 1 已知Rd 1
Q 0、Q 1
Q=0反馈到G2,使之 封锁,则 Q 1、Q=0
若原Q 来 1状、Q态是0 1,即
5
(4)触发器禁用状态 当 Rd 0、Sd = 0 时,为
第4章 触发器(总复习)
【总复习卷】第4章集成触发器触发器是数字电路中的一个基本逻辑单元，它与逻辑门电路一起组成各种各样的数字电路。
触发器具有记忆功能并且其状态在触发脉冲作用下迅速翻转。
【知识结构图】【本章重点】1. 触发器的基本性质。
2. RS触发器、JK触发器、D型触发器的逻辑功能，各类触发器逻辑符号。
3. 集成触发器外特性及其应用。
【本章难点】1. 各类触发器逻辑功能分析。
2. 主从型触发器工作波形画法。
3. 集成触发器简单应用。
4. 触发器的空翻。
【本章考点】1. 各类触发器逻辑符号及相应逻辑功能。
2. 触发器的工作波形。
3. 集成触发器类型识别及简单应用。
4. 触发器的空翻。
综合训练（第4章）一、填空题1．触发器具有________种稳定状态。
在输入信号消失后，能保持输出状态不变，也就是说它具有________功能。
在适当触发信号作用下，从一个稳态变为另一个稳态,，因此触发器可作为_______进制信息存贮单元。
2. 边沿型触发器可以避免现象的产生。
3. 通常规定触发器______端的状态作为触发器的状态。
4. 触发器按照逻辑功能分为：、、、等。
5. 主从触发器在时钟高电平时主触发器接收信，而__ __触发器状态不变。
在时钟脉冲下降沿时__主__触发器被封锁而__ ___触发器打开接收触发器信号。
6. 与非门构成的基本RS触发器的约束条件是R+S不能为。
7. 基本触发器电路中,S D端、R D端可以根据需要预先将触发器或，而不受的同步控制。
8. 在时钟脉冲控制下，JK触发器J端和K端输入不同组合的信号时，能够具有、、、的功能。
二、判断题(对的打”√”,错的打”Х”)1. 触发器属于组合逻辑电路系列，即没有记忆功能。
( )2. 同步RS触发器连成计数电路时，会产生空翻现象。
( )3. 主从RS触发器会出现状态不定的现象。
( )4. 主从型触发器接成计数电路时，不会产生空翻现象。
( )5. 当JK触发器的，它就转化为T触发器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章集成触发器
[题4.1] 选择题
1.N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1
B.N
C.N+1
D.2N
2．在下列触发器中，有约束条件的是。
A.主从J K触发器
B.主从D触发器
C.同步R S触发器
D.边沿D触发器
3．一个触发器可记录一位二进制代码，它有个稳态。
A.0
B.1
C.2
D.3
4．存储8位二进制信息要个触发器。
A.2
B.3
C.4
D.8
5．下列触发器中，没有约束条件的是。
A.基本R S触发器
B.主从R S触发器
C.同步R S触发器
D.边沿D触发器
6．描述触发器的逻辑功能的方法有。
A.状态转换真值表
B.特性方程
C.状态转换图
D.状态转换卡诺图
7．对于D触发器，欲使Q n+1=Q n，应使输入D= 。
A.0
B.1
C.Q
D.Q
8．对于JK触发器，若J=K，则可完成触发器的逻辑功能。
A.RS
B.D
C.T
D.Tˊ
9．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入
端。
A.J=K=0
B.J=Q,K=Q
C.J=Q,K=Q
D.J=Q,K=0
10．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入
端。
A.J=K=1
B.J=Q,K=Q
C.J=Q,K=Q
D.J=Q,K=1
11．欲使D触发器按Q n+1=Q n工作，应使输入D= 。
A.0
B.1
C.Q
D.Q
12．下列触发器中，克服了空翻现象的有。
A.边沿D触发器
B.主从R S触发器
C.同步R S触发器
D.主从J K触发器
13．对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T= 。
A.0
B.1
C.Q
14．对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T= 。
A.0
B.1
C.Q
15．欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A.J=K=1
B.J=0,K=0
C.J=1,K=0
D.J=0,K=1
16．欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A.J=K=1
B.J=1,K=0
C.J=K=0
D.J=0 ,K=1
17．描述触发器的逻辑功能的方法有。
A.状态转换真值表
B.特性方程
C.状态转换图
D.状态转换卡诺图
18．为实现将JK触发器转换为D触发器，应使。
A.J=D,K=1
B. K=D,J=1
C.J=K=D
D.J=K=1
19.边沿式D触发器是一种稳态电路。
A.无
B.单
C.双
D.多
[题4.2] 判断题（正确打√，错误的打×）
1. D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能。
（）2.RS触发器的约束条件R S=0表示不允许出现R=S=1的输入。
（）3.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（）
4.主从J K触发器、边沿J K触发器和同步J K触发器的逻辑功能完全相同。
（）
5.对边沿J K触发器，在C P为高电平期间，当J=K=1时，状态会翻转一次。
（）
[题4.3] 填空题
1．触发器有个稳态，存储8位二进制信息要个触发器。
2．一个基本R S触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=且R=的信号。
3．触发器有两个互补的输出端Q、Q，定义触发器的1状态
为，0状态为，可见触发器的状态指的是端的状态。
4．在一个C P脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的，触发方式为式或式的触发器不会出现这种现象。
技能题
[题 4.4] 试用边沿J K触发器和门电路构成一个4人智力竞赛抢答电路（又称第1信号鉴别电路）。
每人桌面上有一个按钮开关，当第1个抢答者按下按钮开关时，其对应的发光二极管发光，同时封锁后抢答者的信号通路。
抢答结束后，由主持人复原电路，发光二极管熄灭，为下次抢答做好准备。
[题4.5] 用边沿J K触发器和门电路构成一个能分别输出正极性和负极性的单脉冲发生器。
第四章答案
[题4.1] 选择题
1.B
2.C
3. C
4.D
5.D
6.ABCD
7.C
8.C 9.ABD 10.ACD 11.D 12.ABD 13.B 14.A
15. AD 16.AB 17.ABCD 18.A 19.C
[题4.2] 判断题
1.×
2.√
3.√
4.√
5.×
[题4.3] 填空题
1．2 8
2．0 0
3．Q=1、Q=0 Q=0、Q=1 Q 4．空翻主从式边沿式。