DAC0832接口电路及程序设计

附件1：学号：0121109320507课程设计DAC0832接口电路题目及程序设计学院信息工程学院专业通信工程班级信息sy1101姓名芦启超指导教师陈适2014年 6月18日课程设计任务书学生姓名：芦启超专业班级：信息sy1101 指导教师：陈适工作单位：信息工程学院题目： DAC0832接口电路及程序设计初始条件：（1） Quartus II、ISE 等软件；（2）课程设计辅导书：《Xilinx FPGA 设计与实践教程》（3）先修课程：数字电子技术、模拟电子技术、通信原理主要任务:（1）掌握DAC0832接口电路及程序设计的基本原理；（2）掌握仿真软件Quartus II的使用方法；（3）完成对DAC0832接口电路设计，并对仿真结果进行分析。

时间安排:（1）2014 年6月11日--2014 年6月18日理论设计、仿真设计地点：鉴主13 楼通信工程综合实验室、鉴主15 楼通信工程实验室。

（2）2014 年6 月18 日进行理论答辩。

指导教师签名：年月日系主任（或责任教师）签名：年月日目录摘要 (I)Abstract (II)1 基本原理 (1)1.1 系统背景 (1)1.2 FPGA最小系统简介 (1)1.3 DAC0832简介 (2)1.4 DAC0832 接口电路设计 (2)1.5 DAC0832 接口电路程序设计 (3)1.5.1 DAC0832 时序 (3)1.5.2 DAC0832接口电路输出控制程序 (4)2 仿真结果与分析 (7)2.1 关于Quartus II 软件 (7)2.1.1 Quartus II 的优点 (7)2.1.2 Quartus II 对器件的支持 (7)2.1.3 Quartus II 对第三方EDA 工具的支持 (8)2.2 输出仿真结果 (8)3 结论 (10)总结与体会 (11)参考文献 (12)摘要本次课程设计是使用Quartus ii 进行仿真，基于VHDL硬件描述语言，完成了DAC0832接口电路及程序的设计。

DAC0832是采用CMOS/Si-Cr工艺实现的8位D/A转换器。

该芯片包含8位输入寄存器、8位DAC寄存器、8位D/A转换器，可以实现D/A转换。

本次课程设计主要研究的是VHDL语言，尝试DAC0832接口电路的设计与仿真，学会Quartus ii 的基本使用，加强对FPGA的理解。

关键词：DAC0832；VHDL；Quartus iiAbstractThe curriculum design use Quartus ii to simulate, which is based on the VHDL hardware description language and complete the design of DAC0832 interface circuit and program. DAC0832 is a 8 bit D/A converter with CMOS/Si-Cr technology. The chip contains 8 bit input register, a 8 bit DAC register, a 8 bit D/A converter, can realize D/A conversion.Study design this course is the VHDL language, try to design and Simulation of the DAC0832 interface circuit, learn how to use Quartus ii basicly, strengthen the understanding of FPGA.Key Words：DAC0832；VHDL；Quartus ii1 基本原理1.1 系统背景现场可编程逻辑门阵列FPGA ，与PAL 、GAL 器件相比，他的优点是可以实时地对外加或内置得RAM 或PROM 编程，实施地改变迄今功能，实现现场可编程(基于EPROM 型)或在线重配置（基于RAM 型）。

是科学试验、演技研制、小批量产品生产的最佳选择其间。

自上世纪70年代单片机问世以来，它以其体积小、控制功能齐全、价格低廉等特点赢得了广泛的好评与应用。

由单片机构成的应用系统有有体积小、功耗低控制功能强的特点，它用利于产品的小型化、多功能化和智能化，还有助与提高仪表的精度和准确度，简化结构、减小体积与重量，便于携带与使用，降低成本，增强抗干扰能力，便于增加显示、报警和诊断功能。

因而许多现代仪器仪表都用到了FPGADAC0832是8分辨率的D/A 转换集成芯片。

与微处理器完全兼容。

这个D/A 芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。

1.2 FPGA 最小系统简介图1.1 FPGA 最小系统计算机接口JTAG 接口FPGA / CPLD 芯片晶振复位电源输入接口输出接口下载电缆AS 接口FPGA 最小系统是可以使FPGA 正常工作的最简单的系统。

它的外 围电路尽量最少，只包括FPGA 必要的控制电路。

一般所说的FPGA 的最小系统主要包括：FPGA 芯片、下载电路、外部时钟、复位电路和电源。

如果需要使用NIOS II 软嵌入式处理器还要包括：SDRAM 和Flash 。

一般以上这些组件是FPGA 最小系统的组成部分 。

如图1.1所示。

1.3 DAC0832简介图1.2 DAC0832内部结构图DAC0832是采样频率为八位的D/A 转换芯片，集成电路内有两级输入寄存器，使DAC0832芯片具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要(如要求多路D/A 异步输入、同步转换等)。

所以这个芯片的应用很广泛,关于DAC0832应用的一些重要资料见下图： D/A 转换结果采用电流形式输出。

若需要相应的模拟电压信号，可通过一个高输入阻抗的线性运算放大器实现。

运放的反馈电阻可通过RFB 端引用片内固有电阻，也可外接。

DAC0832逻辑输入满足TTL 电平，可直接与TTL 电路或微机电路连接。

其内部结构如图1.2所示。

1.4 DAC0832 接口电路设计DAC0832中有两级锁存器，第一级即输入寄存器，第二级即DAC 寄存器，可以工作在双缓冲方式下。

其接口电路如图1.3所示：8 位 输 入 寄 存 器 8 位 D/A 寄 存 器8 位 D/A 转 换 器& &&D7~ D0 ILE CS WR1 WR2 XFER VREF IOUT2 IOUT1Rfb AGNDVCC DGNDLE1LE1图1.3 FPGA与DAC0832接口电路原理图FPGA_IO1~8向DAC0832的数据输入口（DI0~DI7）输送数据。

FPGA_IO9提供DAC0832数据锁存允许控制信号ILE，高电平有效。

FPGA_IO10提供DAC0832控制信号（CS：片选信号；Xfer：数据传输控制信号；WR1、WR2：DAC寄存器写选通信号），低电平有效。

Iout1、Iout2、Rfb与运算放大器LM324完成电流/电压的转换（DAC0832属电流输出型）。

1.5 DAC0832 接口电路程序设计1.5.1 DAC0832 时序根据DAC0832 输出控制时序，利用接口电路图，通过改变输出数据设计一个锯齿波发生器。

DAC0832是8位的D/A转换器，转换周期为1μs。

锯齿波形数据可以由256个点构成，每个点的数据长度为8位。

又因为FPGA的系统时钟为50MHz，必须对其进行分频处理,这里进行64分频，得到的锯齿波的频率为762.9Hz。

图1.4为DAC0832 输出控制时序图。

图1.4 DAC0832 输出控制时序图1.5.2 DAC0832接口电路输出控制程序DAC0832 接口电路程序如下：--文件名：DAC0832.VHD--功能：产生频率为762.9Hz的锯齿波。

--最后修改日期：2014.6.15library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity DAC0832 isport(clk:in std_logic; --系统时钟rst:in std_logic; --复位信号 ile:out std_logic; --数据锁存允许信号 cont:out std_logic; --控制信号（WR1、WR2、CS、Xfer） data_out:out std_logic_vector(7 downto 0)); --波形数据输出end DAC0832;architecture behav of DAC0832 issignal q:integer range 0 to 63; --计数器signal data:std_logic_vector(7 downto 0); --波形数据Beginprocess(clk)beginif rst='1' then q<=0; --复位，对计数器q清零elsif clk'event and clk='1' thenif q=63 then q<=0; --此IF语句对系统时钟进行64分频 if data="11111111" then data<="00000000";--此IF语句产生锯齿波波形数据else data<=data+1;end if;else q<=q+1;end if;end if;end process;ile<='1';cont<='0';data_out<=data; --ile、cont赋值；波形数据输出；end behav;2 仿真结果与分析2.1 关于Quartus II 软件Max+plus II 作为 Altera 的上一代 PLD 设计软件，由于其出色的易用性而得到了广泛的应用。

目前 Altera 已经停止了对 Max+plus II 的更新支持。

Quartus II 是 Altera公司继 Max+plus II 之后开发的一种针对其公司生产的系列 CPLD/PGFA 器件的综合性开发软件，它的版本不断升级，从 4.0 版到 10.0 版，这里介绍的是 Quartus II 8.0 版，该软件有如下几个显著的特点：2.1.1 Quartus II 的优点该软件界面友好，使用便捷，功能强大，是一个完全集成化的可编程逻辑设计环境，是先进的 EDA 工具软件。