以太网10100物理层器件(PHY)
以太网PHY和MAC
以太网PHY和MAC原来没有写过这方面的程序最近开始接触先发一下基本的知识：以太网PHY和MAC对应OSI模型的两个层——物理层和数据链路层。
以太网PHY是什么？PHY是物理接口收发器，它实现物理层。
IEEE-802.3标准定义了以太网PHY。
它符合IEEE-802.3k中用于10BaseT(第14条)和100BaseTX(第24条和第25条)的规范。
以太网MAC是什么？MAC就是媒体接入控制器。
以太网MAC由IEEE-802.3以太网标准定义。
它实现了一个数据链路层。
最新的MAC同时支持10/100/1000Mbps速率。
通常情况下，它实现MII/GMII/RGMII接口，来同行业标准PHY器件实现接口。
什么是MII？MII（Medium Independent Interface）即媒体独立接口。
它是IEEE-802.3定义的以太网行业标准。
它包括一个数据接口，以及一个MAC和PHY之间的管理接口。
数据接口包括分别用于发送器和接收器的两条独立信道。
每条信道都有自己的数据、时钟和控制信号。
MII数据接口总共需要16个信号。
管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。
通过管理接口，上层能监视和控制PHY。
MII标准接口用于连快Fast Ethernet MAC-block与PHY。
“介质无关”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。
在其他速率下工作的与MII等效的接口有：AUI（10M 以太网）、GMII（Gigabit 以太网）和XAUI（10-Gigabit 以太网）。
此外还有RMII(Reduced MII)、GMII(Gigabit MII)、RGMII（Reduced GMII）SMII等。
所有的这些接口都从MII而来，MII是(Medium Independent Interface）的意思，是指不用考虑媒体是铜轴、光纤、电缆等，因为这些媒体处理的相关工作都有PHY或者叫做MAC的芯片完成。
以太网PHY寄存器分析
以太网PHY寄存器分析
以太网是一种广泛应用于局域网（LAN）的通信技术。
它定义了一系
列的协议和标准，用于在局域网中传输数据。
以太网的物理层是指负责在
物理媒介上传输数据的部分。
而以太网PHY则是在以太网控制器芯片中实
现的物理层功能。
控制寄存器用于控制以太网PHY的各种参数和功能。
例如，设置传输
速率、设定全双工或半双工模式、设置自动协商功能等。
这些控制寄存器
可以通过对特定位进行设置或复位来实现对以太网PHY的控制。
状态寄存器用于监测以太网PHY的工作状态和性能。
例如，监测链路
的连接状态、监测传输速率、监测误码率等。
通过读取这些状态寄存器的值，可以了解以太网PHY的当前状态和性能。
以太网PHY寄存器的地址是按照规定的格式编排的。
地址的编排遵循
以太网PHY寄存器的标准规范。
不同厂商的以太网PHY芯片可能具有不同
的寄存器地址映射方式，因此在进行以太网PHY寄存器分析时需要参考具
体设备的技术文档。
对于以太网PHY寄存器的分析，需要根据具体的需求和应用场景进行。
可以通过读取和解析这些寄存器的值，来了解以太网PHY的配置和状态。
根据需要，还可以对这些寄存器进行配置，以调整以太网PHY的参数和功能。
总结起来，以太网PHY寄存器是用于控制和监测以太网物理层功能的
寄存器。
通过对这些寄存器的读写操作，可以实现对以太网物理层的配置
和监测。
以太网PHY寄存器的分析是了解和优化以太网性能的重要手段。
以太网原理MAC和PHY
以太网原理MAC和PHY以太网是一种局域网（LAN）技术，用于在计算机之间传输数据。
以太网原理包括物理层（PHY）和媒体访问控制层（MAC）两个部分。
物理层（PHY）是以太网技术的底层，负责将传输的数据转化为电信号，并在网络中传输和接收数据。
PHY负责处理传输介质、传输速率等物理层面的细节。
MAC层是以太网技术的上层，负责管理和控制网络中的通信。
MAC层协议定义了数据的传输方式、帧结构、帧格式等规范，以确保数据的可靠传输和有效利用。
在以太网中，数据被分割成一系列的帧（Frame），每个帧由MAC层添加标识符和校验码，并传输到物理层。
物理层将数据转化成电信号，并通过传输介质（如双绞线、光纤等）传输到目标计算机。
PHY层通过一系列的电器和电子设备来处理数据的传输。
这些设备包括编码器、解码器、物理传输媒介、放大器等。
编码器和解码器负责将数据转化为电信号和相反的操作，物理传输媒介负责在不同的介质中传输数据，放大器用于增强信号的强度。
当数据传输到目标计算机后，物理层将电信号转化为数据，并传递给MAC层处理。
MAC层根据帧的标识符和校验码来验证数据的完整性和正确性，并将其传递给上层应用程序。
MAC层还负责管理和控制网络中的通信。
为了避免数据冲突，以太网采用了一种称为“载波侦听多址接入/碰撞检测”（Carrier Sense Multiple Access/Collision Detection，CSMA/CD）的协议。
该协议允许多个计算机同时发送数据，但如果检测到冲突，则发送方会停止发送，等待一段随机时间后重新发送。
以太网的传输速率通常用Mbps（兆位每秒）来衡量，常见的速率有10Mbps、100Mbps和1000Mbps（即千兆以太网，也被称为千兆网）。
总结起来，以太网的原理包括物理层（PHY）和媒体访问控制层（MAC）两个部分。
PHY层负责将数据转化为电信号，并在物理介质上传输和接收数据。
MAC层负责管理和控制网络中的通信，确保数据的可靠传输和有效利用。
以太网知识讲座物理层器件
以太网知识讲座()——物理层器件以太网知识讲座（3）——物理层器件2010-05-2513:24（天津光电通信产业集团恒光科技有限公司；天津300211）摘要：系统地介绍了以太网的基本要领介质接入控制和物理层标准规范，以太网信号的帧结构、网络硬件设备、网络组成及主要性能，以及以太网信号在PDH、SDH/SONET中的传输等等。
由于以太网中的各种设备必需通物理层接口器件才能与网络传输介质相连，因此本部分主要介绍物理层器件。
关键词：以太网；物理层；接口1物理层器件物理层器件（PHY:Physical Layer Interface Devices）是将各网元连接到物理介质上的关键部件。
负责完成互连参考模型（OSI）第I层中的功能，即为链路层实体之间进行bit传输提供物理连接所需的机械、电气、光电转换和规程手段。
其功能包括建立、维护和拆除物理电路，实现物理层比特(bit)流的透明传输等。
通常物理层的功能均被集成在一个芯片之中，但有的芯片也将部分链路层的功能集成进来，如物理介质接入控制（MAC:Media Access Con-brol）子层的功能等。
其MAC/Repeater接口在10Mbit/s、100Mbit/s两种速率下有10/100MII、100M符号、10M串行和链路脉冲几种模式。
1.1PHY的结构如图1所示，物理层包括四个功能层和两上层接口。
两个层接口为物理介质无关层接口（MII）和物理介质相关层接口（MDI），在MII的上层是逻辑数据链路层（DLL），而MDI的下层则直接与传输介质相连。
以下对四个功能层和两个层接口分别进行介绍。
1.2MIIMII满足ISO/IEC8802-3和IEEE802.3标准的要求，支持以太网数据传输的速率为10Mbit/s，100Mbit/s、1000Mbit/s和10Gbit/s，有对应的运行时钟。
MII接口主要由与链路层之间的端口（MAC-PHY）和与站管理实体（STA:Station Management Entity）之间的端口（STA-PHY）两部分组成。
phy 工作原理
phy 工作原理
物理层（PHY）是计算机网络中的一种硬件设备，主要负责
将数据从电信号转换为比特流，并将比特流传输到接收器。
PHY的工作原理可以分为几个关键步骤。
首先，PHY将传输的数据转换为数字信号。
它接收来自数据
链路层的数据，并使用一系列的编码和调制技术将数据转换为电信号。
编码技术可以包括将比特流映射到电压级别或频率变化。
调制技术则是将数字信号转换为模拟信号，以便在物理介质中传输。
接下来，PHY通过传输介质将数字信号发送到接收器。
传输
介质可以是电缆、光纤或无线信道等。
不同的传输介质有不同的特性和约束，PHY需要根据传输介质的性质来选择合适的
传输方法和调制技术。
在传输过程中，PHY要解决一些常见的问题，例如信号衰减、噪声干扰和时钟同步等。
信号衰减是指在信号传输过程中信号强度逐渐减弱的现象，而噪声干扰则是来自传输介质或其他设备的电磁干扰。
为了克服这些问题，PHY可以采用信号增强、错误检测和纠错等技术。
最后，接收器PHY将接收到的电信号转换为数字信号，并传
输给上层的数据链路层。
这个过程类似于发送端的过程，但是需要解调和解码来恢复原始的比特流。
解调技术会根据接收到的电信号的调制类型来还原数字信号，而解码技术则会还原编码后的比特流。
总的来说，PHY的工作原理是将数据从电信号转换为数字信号，并通过传输介质将数字信号传输到接收器，然后将接收到的电信号再转换为数字信号。
这个过程涉及到编码、调制、解调和解码等一系列技术，以确保可靠地传输数据。
phy原理
phy原理
PHY (Physical layer) 原理是计算机网络中的低层协议，负责处理传输媒介的物理特性和数据传输的基本方式。
它将数据从逻辑格式转换为物理信号，以便在网络中进行传输。
PHY 原理的主要功能包括：
1. 数据编码：将逻辑数据转换为物理信号。
常用的编码技术包括曼彻斯特编码、差分曼彻斯特编码等，这些编码能够保证数据传输的可靠性和准确性。
2. 数据传输方式：确定数据在传输媒介中的传输方式。
常见的数据传输方式包括单工、半双工和全双工。
单工是指数据只能在一个方向上传输，半双工是指数据可以在两个方向上交替传输，全双工则是指数据可以同时在两个方向上传输。
3. 物理介质选择：根据不同的网络需求选择合适的物理传输媒介，包括电缆、光纤、无线信道等。
不同的物理介质具有不同的传输速率和传输距离，因此在选择物理介质时需要考虑网络的要求和限制。
4. 时钟同步：在数据传输过程中，为了确保发送方和接收方的时钟同步，PHY 原理需要对时钟进行同步处理，以确保数据的完整性和准确性。
5. 传输速率控制：PHY 原理可以根据网络需求和传输媒介的限制来调整传输速率。
高速网络通常需要更高的传输速率，而低速网络则选择适当的传输速率以节省资源。
总之，PHY 原理是计算机网络中的基础协议，它通过处理物理特性和数据传输方式来保证数据在网络中的可靠传输。
通过
适当的数据编码、传输方式选择和物理介质选择，PHY 原理能够实现高效的数据传输和通信。
常见PHY芯片品牌介绍
常见 PHY芯片品牌介绍2019-01-07 11:39目前市场上百兆交换机是一个非常成熟的产品，各个芯片公司对自己的产品都进行了多次的优化和精简。
总的来说规格和性能方面都能满足作为2层傻瓜型交换机的应用。
一些主要的技术指标也基本相同。
所有公司的芯片都可以支持10/100M自适应；全线速交换；支持线序交叉功能。
下面我们将深入分析目前市场上采用的百兆交换机方案：1．Realtek 公司Realtek 公司相信大家比较熟悉，市场上百兆网卡大多采用他们公司8139芯片。
作为一个网络低端市场的芯片供应商16口和24口百兆交换机也是他们主推的产品。
Realtek公司百兆交换机方案的芯片型号为： RTL8316 + RTL8208;24口 RTL8324 + RTL8208。
Realtek公司采用的是MAC（媒介控制芯片）与 PHY（物理层芯片）相分离的架构。
RTL8316和RTL8324是MAC（媒介控制芯片），RTL8208是8口的PHY（物理层芯片）。
RTL8316 集成4 M 位DRAM 缓存用于数据包存储转发；RTL8324集成4 M 位缓存。
这个缓存的大小对于交换机处理数据的能力有着很大的影响！RTL8316和RTL8324 MAC地址表的深度为8K！2．ICPlus公司ICPlus公司也是台湾一家有着多年历史的网络芯片生产商。
ICPlus公司百兆交换机方案的芯片型号为：IP1726 + IP108。
同样ICPlus公司也采用MAC（媒介控制芯片）与 PHY（物理层芯片）相分离的架构。
IP1726是MAC（媒介控制芯片），IP108是8口的PHY（物理层芯片）。
IP1726集成1.5 M 位缓存用于数据包存储转发。
IP1726 MAC地址表的深度为4K！3．Admtek公司Admtek公司今年已经被德国英飞凌公司收购，实际上应该是德国公司。
Admtek公司百兆交换机方案的芯片型号为：ADM6926 + ADM7008。
PHY概念 网络基本应用概念
PHY指物理层，OSI的最底层。
一般指与外部信号接口的芯片。
物理层是OSI的第一层，它虽然处于最底层，却是整个开放系统的基础。
物理层为设备之间的数据通信提供传输媒体及互连设备，为数据传输提供可靠的环境。
媒体和互连设备物理层的媒体包括架空明线、平衡电缆、光纤、无线信道等。
通信用的互连设备指DTE和DCE间的互连设备。
DTE既数据终端设备，又称物理设备，如计算机、终端等都包括在内。
而DCE则是数据通信设备或电路连接设备，如调制解调器等。
数据传输通常是经过DTE──DCE，再经过DCE──DTE的路径。
互连设备指将DTE、DCE连接起来的装置，如各种插头、插座。
LAN中的各种粗、细同轴电缆、T型接、插头，接收器，发送器,中继器等都属物理层的媒体和连接器。
物理层的一些重要标准物理层的一些标准和协议早在OSI/TC97/C16 分技术委员会成立之前就已制定并在应用了，OSI也制定了一些标准并采用了一些已有的成果。
ISO2110:称为“数据通信----25芯DTE/DCE 接口连接器和插针分配”。
它与EIA(美国电子工业协会)的“RS-232-C”基本兼容。
ISO2593：称为“数据通信----34芯DTE/DCE----接口连接器和插针分配”。
ISO4092：称为“数据通信----37芯DTE/DEC----接口连接器和插针分配”。
与EIARS-449兼容。
CCITT V.24：称为“数据终端设备(DTE)和数据电路终接设备之间的接口电路定义表”。
其功能与EIARS-232-C 及RS-449兼容于100序列线上。
PHYPHY指物理层，OSI的最底层。
一般指与外部信号接口的芯片。
以太网PHY芯片。
小小的不起眼但又无处不在的网卡。
如果在5年前，或许网卡与您无关，但在如今这网络的时代，无论是上网冲浪还是联网玩游戏，都离不开网卡，更何况，就算您不食人间烟火，多数主板上也会为您集成一块板载网卡。
所以，对于想迈入网络之门的读者而言，先认识网卡，会让您在进行各种网络应用时更得心应手。
以太网原理MAC和PHY
以太网原理MAC和PHY以太网（Ethernet）是一种计算机网络技术，用于在局域网（LAN）中进行数据传输。
它是一种广泛应用的网络协议，其主要优势是简单、可靠和成本低廉。
以太网协议包含两个关键组成部分：媒体访问控制（MAC）子层和物理层（PHY）。
物理层（PHY）负责将以太网帧从数据链路层传输到实际的物理媒体上。
它的主要任务是将数字数据转换为电气信号，然后通过传输媒介传送。
物理层使用一些特定的编码和调制技术来解决数据在物理媒体上的传输问题。
这些技术包括编码、调制解调和时钟恢复等。
物理层还负责定义信道的特性和接口标准，包括电压电平、数据传输速率、传输介质类型和连接器类型等。
这种标准确保了不同厂商的网络设备能够相互兼容工作。
例如，10BASE-T以太网使用了双绞线作为传输介质，传输速率为10Mbps。
而1000BASE-T以太网使用了Cat 5e或Cat 6双绞线作为传输介质，传输速率为1Gbps。
物理层还处理一些错误检测和纠正机制，以确保数据的可靠传输。
例如，以太网使用了冗余检验码（CRC）来检测帧中的传输错误。
如果接收端检测到错误，它会向发送端发送一个特殊的信号，要求重新发送数据。
这种机制确保了数据在传输过程中的完整性和准确性。
与物理层相对应的是媒体访问控制（MAC）子层。
MAC子层的主要任务是实现数据帧的分组、发送和接收。
它根据接收到的数据帧的目的地址进行过滤，并将所接收到的数据传递给上层的网络协议栈。
同时，MAC子层还负责将数据帧分组，并在物理层上以合适的方式发送出去。
MAC子层使用了一种称为CSMA/CD的访问控制协议，即载波监听多点接入/冲突检测。
CSMA/CD协议要求发送端在发送数据之前先监听信道，以确保没有其他设备正在传输数据。
如果检测到信道中有其他设备正在传输数据，发送端会等待一段时间后重新发送。
这种机制可以解决多个设备同时访问网络时的冲突问题。
MAC子层还负责对数据帧进行封装和解封装。
以太网 PHY自协商
以太网 PHY自协商以太网phy自协商以太网物理层自协商（传输）2022-03-2413:23以太网端口电口工作模式简单介绍：1.以太网端口两端的工作模式（10m半双工、10m全双工、100m半双工、100m全双工、自协商）必须设置一致。
2.如果一端是固定模式(无论是10m、100m)，另外一端是自协商模式，即便能够协商成功，自协商的那一端也将只能工作在半双工模式。
3.如果一端在全双工模式下工作，另一端在半双工模式下工作（包括自协商半双工，处理方式也一样），Ping没有问题，流量小时也没有问题。
当流量达到15%以上时，会出现冲突和错误数据包，最终会影响工作性能！4.对于两端工作模式都是自协商，最后协商成的结果是“两端都支持的工作模式中优先级最高的那一类”。
5.如果a端自行协商，B端设为100米全双工，a端协商为100米半双工，然后强行将B端改为10米全双工，a端立即协商到10米半双工；如果a端自行协商，B端设置为10m全双工，a端协商为10m半双工，然后强行将B端更改为100m全双工，协商将失败，连接将无法连接！此时，如果网络电缆已插入和拔出，将以100米半双工重新协商。
提议以太网口的两端工作模式必须设置一致。
否则，就会出现流量一大速度变慢的问题。
大多数设备以太网口的默认的出厂设置是自协商。
如果两端都是自协商，协商成功了，但网络不通，此时请检查网线是否支持100m。
如果两端都是自协商，协商成功并且运行在全双工，在没有linkdown的前提下，将其中一端“立刻”设置为固定的“10m/100m全双工”，两端仍然能够工作在全双工。
但是，万一将来插拔网线或者其他原因出现重新link，就会重新协商为“一端全双工&一端半双工”的不稳定连接。
因此，这种情况一定要避免！自我协商的基本原则自动协商模式是端口根据另一端设备的连接速度和双工模式，自动把它的速度调节到最高的公共水平，即线路两端能具有的最快速度和双工模式。
phy基本介绍
PHY基本介绍1、PHY基本概念在OSI 的7 层基准模型中我们使用的PHY 属于第一层--物理层( PHY)，PHY是数据链路层的媒体访问控制部分和媒体的接口。
PHY 对所有传输的数据，只是进行编码转化，没有对有效数据信号进行任何分析或改变。
但是MAC 所有的数据传输都必须经过PHY 发送和接收才会传输到目标MAC。
PHY 还可以完成连接判断，自动协商以及冲突检测。
MAC 可以通过修改PHY 的寄存器完成对自动协商的监控，当然也可以读取PHY 的寄存器来判断PHY 的状态。
1.1 以太网接口类型以太网接口常用有双绞线接口（俗称电口）和光纤接口（俗称光口）2种。
另外还有早期的同轴电缆接口。
1.1.1 电口电口传输距离标准为100m，电口采用RJ-45接口。
图 1-1 RJ-45插座与RJ-45 插座相对应的是RJ-45 插头，如图4所示，一般为8PIN。
在10/100M以太网时，其中2根表示1对发送数据，另2根表示1对接收数据，剩下4根保留（100BASE-T4使用4对线，是为3类线设计的）；在1000M以太网时，1000BASE-T使用的是4对双绞线，每一对线都作双向数据传输。
图 1-2 RJ－45插头我们常用的网线有两种：不带交叉网线(MDI)和带交叉网线(MDIX), 现在有些物理层芯片支持MDI和MDIX自动识别功能，具有此功能的PHY能够根据对方的发送和接收信号，决定使用MDI 或者是MDIX。
连接的双方，只要有一方具有Crossover，就可实现功能。
此时双方无论使用正线还是反线都能连接上。
1.1.2 光口目前以太网光模块封装有GBIC、SFF、SFP。
下图为GBIC（Gigabit Interface Converter）封装的光模块，其收发分开，采用SC光纤接头，多模的波长为850nm，单模有1310nm和1550nm，支持热插拔。
图 1-3 GBIC封装光模块下图为SFP（Small Form－factor Pluggable）封装的光模块，其收发分开，采用LC光纤，支持热插拔。
四口10 100 1000BASE-T物理层PHY及同步以太网、IEEE 1588和QSGMII S
VSC8574-01 Datasheet Quad-Port 10/100/1000BASE-T PHY with Synchronous Ethernet, IEEE1588, and QSGMII/SGMII MACMicrosemi HeadquartersOne Enterprise, Aliso Viejo,CA 92656 USAWithin the USA: +1 (800) 713-4113 Outside the USA: +1 (949) 380-6100 Sales: +1 (949) 380-6136Fax: +1 (949) 215-4996Email: *************************** ©2018 Microsemi, a wholly owned subsidiary of Microchip Technology Inc. All rights reserved. Microsemi and the Microsemi logo are registered trademarks of Microsemi Corporation. All other trademarks and service marks are the property of their respective owners. Microsemi makes no warranty, representation, or guarantee regarding the information contained herein or the suitability of its products and services for any particular purpose, nor does Microsemi assume any liability whatsoever arising out of the application or use of any product or circuit. The products sold hereunder and any other products sold by Microsemi have been subject to limited testing and should not be used in conjunction with mission-critical equipment or applications. Any performance specifications are believed to be reliable but are not verified, and Buyer must conduct and complete all performance and other testing of the products, alone and together with, or installed in, any end-products. Buyer shall not rely on any data and performance specifications or parameters provided by Microsemi. It is the Buyer’s responsibility to independently determine suitability of any products and to test and verify the same. The information provided by Microsemi hereunder is provided “as is, where is” and with all faults, and the entire risk associated with such information is entirely with the Buyer. Microsemi does not grant, explicitly or implicitly, to any party any patent rights, licenses, or any other IP rights, whether with regard to such information itself or anything described by such information. Information provided in this document is proprietary to Microsemi, and Microsemi reserves the right to make any changes to the information in this document or to any products and services at any time without notice.About MicrosemiMicrosemi, a wholly owned subsidiary of Microchip Technology Inc. (Nasdaq: MCHP), offers a comprehensive portfolio of semiconductor and system solutions for aerospace & defense, communications, data center and industrial markets. Products include high-performance and radiation-hardened analog mixed-signal integrated circuits, FPGAs, SoCs and ASICs; power management products; timing and synchronization devices and precise time solutions, setting the world's standard for time; voice processing devices; RF solutions; discrete components; enterprise storage and communication solutions, security technologies and scalable anti-tamper products; Ethernet solutions; Power-over-Ethernet ICs andmidspans; as well as custom design capabilities and services. Learn more at .Contents1Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11.1Revision4.3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.2Revision4.2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.3Revision 4.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.4Revision 4.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.5Revision2.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21.6Revision2.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22Product Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32.1Key Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42.1.1Low Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42.1.2Advanced Carrier Ethernet Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42.1.3Wide Range of Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42.1.4Flexibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42.2Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53Functional Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63.1Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63.1.1QSGMII/SGMII MAC-to-1000BASE-X Link Partner . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63.1.2QSGMII/SGMII MAC-to-100BASE-FX Link Partner . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83.1.3QSGMII/SGMII MAC-to-AMS and 1000BASE-X Media SerDes . . . . . . . . . . . . . . . . . . . . . . . . 83.1.4QSGMII/SGMII MAC-to-AMS and 100BASE-FX Media SerDes . . . . . . . . . . . . . . . . . . . . . . . . 93.1.5QSGMII/SGMII MAC-to-AMS and Protocol Transfer Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 103.1.6QSGMII/SGMII MAC-to-Cat5 Link Partner . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113.1.7QSGMII/SGMII MAC-to-Protocol Transfer Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123.1.81000BASE-X MAC-to-Cat5 Link Partner . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133.2SerDes MAC Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133.2.1SerDes MAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133.2.2SGMII MAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143.2.3QSGMII MAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143.3SerDes Media Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153.3.1QSGMII/SGMII to 1000BASE-X . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153.3.2QSGMII/SGMII to 100BASE-FX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153.3.3QSGMII to SGMII Protocol Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163.3.4Unidirectional Transport for Fiber Media . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163.4PHY Addressing and Port Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163.4.1PHY Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163.4.2SerDes Port Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163.5Cat5 Twisted Pair Media Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163.5.1Voltage Mode Line Driver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173.5.2Cat5 Autonegotiation and Parallel Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173.5.3Automatic Crossover and Polarity Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173.5.4Manual HP Auto-MDIX Setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183.5.5Link Speed Downshift . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183.5.6Energy Efficient Ethernet . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183.5.7Ring Resiliency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193.6Automatic Media Sense Interface Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193.7Reference Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203.7.1Configuring the Reference Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203.7.2Single-Ended REFCLK Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203.7.3Differential REFCLK Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213.81588 Reference Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 3.9Ethernet Inline Powered Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 3.10IEEE 802.3af PoE Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 3.11ActiPHY Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233.11.1Low Power State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243.11.2Link Partner Wake-Up State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243.11.3Normal Operating State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 3.12IEEE1588 Timestamping Engine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243.12.1IEEE1588 Block Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243.12.2Supporting IEEE1588 Timestamping Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293.12.3Application 1: IEEE1588 One-Step E2E TC in Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293.12.4Application 2: IEEE1588 TC and BC in Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293.12.5Application 3: Enhancing IEEE1588 Accuracy for CE Switches and MACs . . . . . . . . . . . . . . 303.12.6Supporting One-Step Peer-to-Peer Transparent Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303.12.7Supporting One-Step Boundary Clock/Ordinary Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343.12.8Supporting Two- Step Boundary/Ordinary Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363.12.9Supporting Two-Step Transparent Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 373.12.10Calculating Y.1731 OAM Delay Measurements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 383.12.11One-Way Delay Measurements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 383.12.12Two-Way Delay Measurements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 403.12.13IEEE1588 Device Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423.12.14Timestamp Update . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423.12.15Analyzer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 463.12.16Timestamp Processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 643.12.17Timestamp FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 653.12.18Serial Timestamp Output Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 663.12.19Rewriter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 673.12.20Local Time Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 693.12.21Accuracy and Resolution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 713.12.22Accessing 1588 IP Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 713.12.231588_PPS_0/1 Mux Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 723.12.241588_DIFF_INPUT_CLK Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 3.13Media Recovered Clock Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 723.13.1Clock Selection Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 733.13.2Clock Output Squelch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 3.14Serial Management Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 733.14.1SMI Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 743.14.2SMI Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74 3.15LED Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 753.15.1LED Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 763.15.2Extended LED Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 773.15.3LED Behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 773.15.4Basic Serial LED Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 783.15.5Enhanced Serial LED Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 793.15.6LED Port Swapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 3.16Fast Link Failure Indication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 3.17Integrated Two-Wire Serial Multiplexer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 793.17.1Read/Write Access Using the Two-Wire Serial MUX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 3.18GPIO Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 3.19Testing Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 813.19.1Ethernet Packet Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 813.19.2CRC Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 823.19.3Far-End Loopback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 823.19.4Near-End Loopback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 833.19.5Connector Loopback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 833.19.6SerDes Loopbacks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 833.19.7VeriPHY Cable Diagnostics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 873.19.8JTAG Boundary Scan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 873.19.9JTAG Instruction Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 883.19.10Boundary Scan Register Cell Order . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 903.20100BASE-FX Halt Code Transmission and Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 903.21Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 913.21.1Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 924Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .934.1Register and Bit Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 934.2IEEE802.3 and Main Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 944.2.1Mode Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 954.2.2Mode Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 964.2.3Device Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 974.2.4Autonegotiation Advertisement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 984.2.5Link Partner Autonegotiation Capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 984.2.6Autonegotiation Expansion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 994.2.7Transmit Autonegotiation Next Page . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 994.2.8Autonegotiation Link Partner Next Page Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 994.2.91000BASE-T Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1004.2.101000BASE-T Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1004.2.11MMD Access Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1014.2.12MMD Address or Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1014.2.131000BASE-T Status Extension 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1014.2.14100BASE-TX/FX Status Extension . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1024.2.151000BASE-T Status Extension 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1024.2.16Bypass Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1034.2.17Error Counter 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1044.2.18Error Counter 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1044.2.19Error Counter 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1044.2.20Extended Control and Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1044.2.21Extended PHY Control Set 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1054.2.22Extended PHY Control Set 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1064.2.23Interrupt Mask . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1074.2.24Interrupt Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1084.2.25Device Auxiliary Control and Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1084.2.26LED Mode Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1094.2.27LED Behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1104.2.28Extended Page Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1114.3Extended Page 1 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1114.3.1SerDes Media Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1124.3.2Cu Media CRC Good Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1124.3.3Extended Mode Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1134.3.4ActiPHY Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1134.3.5PoE and Miscellaneous Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1154.3.6Ethernet Packet Generator Control 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1154.3.7Ethernet Packet Generator Control 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1164.4Extended Page 2 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1164.4.1Cu PMD Transmit Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1164.4.2EEE Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1184.4.3Ring Resiliency Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1194.5Extended Page 3 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1204.5.1MAC SerDes PCS Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1204.5.2MAC SerDes PCS Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1214.5.3MAC SerDes Clause 37 Advertised Ability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1224.5.4MAC SerDes Clause 37 Link Partner Ability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1224.5.5MAC SerDes Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1224.5.6Media SerDes Transmit Good Packet Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1234.5.7Media SerDes Transmit CRC Error Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1234.5.8Media SerDes PCS Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1234.5.9Media SerDes PCS Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1244.5.10Media SerDes Clause 37 Advertised Ability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1244.5.11Media SerDes Clause 37 Link Partner Ability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1244.5.12Media SerDes Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1254.5.13Fiber Media CRC Good Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1254.5.14Fiber Media CRC Error Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125 4.6General Purpose Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1254.6.1Reserved General Purpose Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1264.6.2SIGDET/GPIO Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1264.6.3GPIO Control 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1274.6.4GPIO Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1284.6.5GPIO Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1294.6.6GPIO Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1294.6.7Microprocessor Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1304.6.8MAC Configuration and Fast Link . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1314.6.9Two-Wire Serial MUX Control 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1314.6.10Two-Wire Serial MUX Control 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1324.6.11Two-Wire Serial MUX Data Read/Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1324.6.12Recovered Clock 1 Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1324.6.13Recovered Clock 2 Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1334.6.14Enhanced LED Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1344.6.15Global Interrupt Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135 4.7Clause 45 Registers to Support Energy Efficient Ethernet and 802.3bf . . . . . . . . . . . . . . . . . . . . . . . 1364.7.1PCS Status 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1374.7.2EEE Capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1374.7.3EEE Wake Error Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1374.7.4EEE Advertisement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1384.7.5EEE Link Partner Advertisement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138 4.81588 IP Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1404.8.1IP_1588:IP_1588_TOP_CFG_STAT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1414.8.2IP_1588:IP_1588_LTC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1424.8.3IP_1588:TS_FIFO_SI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1474.8.4IP_1588:INGR_PREDICTOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1484.8.5IP_1588:EGR_PREDICTOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1504.8.6IP_1588:MISC_CFG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1534.8.7IP_1588:INGR_IP_1588_CFG_STAT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1534.8.8IP_1588:INGR_IP_1588_TSP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1564.8.9IP_1588:INGR_IP_1588_DF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1584.8.10IP_1588:INGR_IP_1588_TSFIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1594.8.11IP_1588:INGR_IP_1588_RW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1634.8.12IP_1588:EGR_IP_1588_CFG_STAT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1644.8.13IP_1588:EGR_IP_1588_TSP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1674.8.14IP_1588:EGR_IP_1588_DF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1694.8.15IP_1588:EGR_IP_1588_TSFIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1694.8.16IP_1588:EGR_IP_1588_RW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 4.9Egress0 Ethernet Comparator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1754.9.1ETHERNET_COMPARATOR:EGR0_ETH1_NXT_PROTOCOL . . . . . . . . . . . . . . . . . . . . . 1764.9.2ETHERNET_COMPARATOR:EGR0_ETH1_FLOW_CFG . . . . . . . . . . . . . . . . . . . . . . . . . . 1784.9.3ETHERNET_COMPARATOR:EGR0_ETH2_NXT_PROTOCOL . . . . . . . . . . . . . . . . . . . . . 1814.9.4ETHERNET_COMPARATOR:EGR0_ETH2_FLOW_CFG . . . . . . . . . . . . . . . . . . . . . . . . . . 1834.9.5ETHERNET_COMPARATOR:EGR0_MPLS_NXT_COMPARATOR . . . . . . . . . . . . . . . . . . 1864.9.6ETHERNET_COMPARATOR:EGR0_MPLS_FLOW_CFG . . . . . . . . . . . . . . . . . . . . . . . . . . 1874.9.7ETHERNET_COMPARATOR:EGR0_IP1_NXT_PROTOCOL . . . . . . . . . . . . . . . . . . . . . . . 1904.9.8ETHERNET_COMPARATOR:EGR0_IP1_FLOW_CFG . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1944.9.9ETHERNET_COMPARATOR:EGR0_IP2_NXT_PROTOCOL . . . . . . . . . . . . . . . . . . . . . . . 1974.9.10ETHERNET_COMPARATOR:EGR0_IP2_FLOW_CFG . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201。
(完整版)PHY芯片介绍讲解
问：如何实现单片以太网微控制器？答：诀窍是将微控制器、以太网媒体接入控制器（MAC)和物理接口收发器(PHY)整合进同一芯片，这样能去掉许多外接元器件.这种方案可使MAC和PHY实现很好的匹配,同时还可减小引脚数、缩小芯片面积。
单片以太网微控制器还降低了功耗，特别是在采用掉电模式的情况下。
问:以太网MAC是什么？答:MAC即Media Access Control,即媒体访问控制子层协议。
该协议位于OSI七层协议中数据链路层的下半部分，主要负责控制与连接物理层的物理介质。
在发送数据的时候,MAC协议可以事先判断是否可以发送数据，如果可以发送将给数据加上一些控制信息，最终将数据以及控制信息以规定的格式发送到物理层;在接收数据的时候,MAC协议首先判断输入的信息并是否发生传输错误,如果没有错误，则去掉控制信息发送至LLC层。
该层协议是以太网MAC由IEEE—802。
3以太网标准定义.最新的MAC同时支持10Mbps和100Mbps两种速率。
以太网数据链路层其实包含MAC（介质访问控制)子层和LLC（逻辑链路控制)子层。
一块以太网卡MAC芯片的作用不但要实现MAC子层和LLC子层的功能,还要提供符合规范的PCI界面以实现和主机的数据交换。
MAC从PCI总线收到IP数据包（或者其他网络层协议的数据包)后，将之拆分并重新打包成最大1518Byte,最小64Byte的帧.这个帧里面包括了目标MAC地址、自己的源MAC地址和数据包里面的协议类型(比如IP数据包的类型用80表示）.最后还有一个DWORD(4Byte）的CRC码。
可是目标的MAC地址是哪里来的呢？这牵扯到一个ARP协议(介乎于网络层和数据链路层的一个协议)。
第一次传送某个目的IP地址的数据的时候,先会发出一个ARP包，其MAC的目标地址是广播地址，里面说到："谁是xxx.xxx.xxx.xxx这个IP地址的主人?”因为是广播包,所有这个局域网的主机都收到了这个ARP请求。
以太网phy芯片
以太网phy芯片以太网PHY芯片是一种广泛应用于以太网接口的集成电路芯片，用于在计算机和网络设备之间传输数据。
以太网PHY芯片通常由物理层接口、传输媒介接口、时钟管理和自适应均衡和等化器等模块组成。
以太网PHY芯片可以支持不同速度的以太网接口，如10 Mbps、100 Mbps和1000 Mbps（即千兆以太网）。
它通过采用不同的调制解调器和编码技术来实现不同的速度，以满足不同类型的网络需求。
以太网PHY芯片的物理层接口负责将数据从高层协议传输到物理媒介上。
它通过生成和解析电压和电流信号，实现数据的传输和接收。
物理层接口还负责检测和纠正传输中的错误，以保证数据的准确性和完整性。
传输媒介接口是以太网PHY芯片连接到物理媒介（如双绞线、光纤等）的接口。
它根据不同的媒介类型提供不同的连接方式和电气特性，以适应不同环境下的网络需求。
时钟管理模块是以太网PHY芯片中的一个重要组成部分，用于生成和同步数据传输的时钟信号。
时钟信号是保证数据传输的同步和准确性的关键因素。
时钟管理模块可以提供内部时钟源或接收外部时钟源，并通过锁相环（PLL）技术调整时钟频率和相位来保证数据传输的稳定性。
自适应均衡和等化器模块是以太网PHY芯片中的另一个重要组成部分，用于对传输中的信号进行均衡和补偿，以减小信号损失和抖动，提高数据传输的可靠性。
自适应均衡和等化器模块根据接收到的信号特性自动调整均衡和补偿参数，以适应不同长度和质量的传输线路。
除了上述基本模块，以太网PHY芯片还可以包含一些其他功能，如电源管理、噪声抑制、故障检测和诊断等。
这些功能可以提供更高级的性能和功能，以满足不同网络设备的需求。
总的来说，以太网PHY芯片是一种集成电路芯片，用于实现不同速度和不同介质的以太网接口。
它通过物理层接口、传输媒介接口、时钟管理和自适应均衡和等化器等模块实现数据的传输和接收，以及网络的连接和管理。
随着以太网技术的发展和应用范围的扩大，以太网PHY芯片的功能和性能将会进一步提升，以满足不断变化的网络需求。
以太网PHY芯片之MIIMDIO接口详解
以太⽹PHY芯⽚之MIIMDIO接⼝详解本⽂主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接⼝的信号定义，及相关知识，同时本⽂也对RJ-45接⼝进⾏了总结，分析了在10/100模式下和1000M模式下的设计⽅法。
MII接⼝提供了MAC与PHY之间、PHY与STA(Station Management)之间的互联技术，该接⼝⽀持10Mb/s与100Mb/s的数据传输速率，数据传输的位宽为4位。
提到MII，就有可能涉及到RS，PLS，STA等名词术语，下⾯讲⼀下他们之间对应的关系。
所谓RS即Reconciliation sublayer，它的主要功能主要是提供⼀种MII和MAC/PLS之间的信号映射机制。
它们(RS与MII)之间的关系如下图：MII接⼝的Management Interface可同时控制多个PHY，802.3协议最多⽀持32个PHY，但有⼀定的限制：要符合协议要求的connector特性。
所谓Management Interface，即MDC信号和MDIO信号。
前⾯已经讲过RS与PLS的关系，以及MII接⼝连接的对象。
它们是通过MII接⼝进⾏连接的，⽰意图如下图。
由图可知，MII的Management Interface是与STA（Station Management）相连的。
接⼝⽀持10Mb/s以及100Mb/s，且在两种⼯作模式下所有的功能以及时序关系都是⼀致的，唯⼀不同的是时钟的频率问题。
802.3要求PHY 不⼀定⼀定要⽀持这两种速率，但⼀定要描述，通过Management Interface反馈给MAC。
下⾯将详细介绍MII接⼝的信号定义，时序特性等。
由于MII接⼝有MAC和PHY模式，因此，将会根据这两种不同的模式进⾏分析，同时还会对RMII/SMII进⾏介绍。
MII接⼝可分为MAC模式和PHY模式，⼀般说来MAC和PHY对接，但是MAC和MAC也是可以对接的。
phy基本介绍
PHY基本介绍1、PHY基本概念在OSI 的7 层基准模型中我们使用的PHY 属于第一层--物理层( PHY)，PHY是数据链路层的媒体访问控制部分和媒体的接口。
PHY 对所有传输的数据，只是进行编码转化，没有对有效数据信号进行任何分析或改变。
但是MAC 所有的数据传输都必须经过PHY 发送和接收才会传输到目标MAC。
PHY 还可以完成连接判断，自动协商以及冲突检测。
MAC 可以通过修改PHY 的寄存器完成对自动协商的监控，当然也可以读取PHY 的寄存器来判断PHY 的状态。
1.1 以太网接口类型以太网接口常用有双绞线接口（俗称电口）和光纤接口（俗称光口）2种。
另外还有早期的同轴电缆接口。
下面是常用以太网接口的代号：1.1.1 电口电口传输距离标准为100m，电口采用RJ-45接口。
图 1-1 RJ-45插座与RJ-45 插座相对应的是RJ-45 插头，如图4所示，一般为8PIN。
在10/100M以太网时，其中2根表示1对发送数据，另2根表示1对接收数据，剩下4根保留（100BASE-T4使用4对线，是为3类线设计的）；在1000M以太网时，1000BASE-T使用的是4对双绞线，每一对线都作双向数据传输。
图 1-2 RJ－45插头我们常用的网线有两种：不带交叉网线(MDI)和带交叉网线(MDIX), 现在有些物理层芯片支持MDI和MDIX自动识别功能，具有此功能的PHY能够根据对方的发送和接收信号，决定使用MDI 或者是MDIX。
连接的双方，只要有一方具有Crossover，就可实现功能。
此时双方无论使用正线还是反线都能连接上。
1.1.2 光口目前以太网光模块封装有GBIC、SFF、SFP。
下图为GBIC（Gigabit Interface Converter）封装的光模块，其收发分开，采用SC光纤接头，多模的波长为850nm，单模有1310nm和1550nm，支持热插拔。
图 1-3 GBIC封装光模块下图为SFP（Small Form－factor Pluggable）封装的光模块，其收发分开，采用LC光纤，支持热插拔。
网口PHY工作原理
网口PHY工作原理网口PHY（Physical Layer，物理层）是指计算机网络中负责传输实际数据的硬件层，它将数据转换为一系列电信号，并在网络中传送和接收这些信号。
网口PHY工作原理包括信号的编码和解码、时钟恢复和数据的传输。
首先，网口PHY通过电信号的编码和解码实现数据传输。
在数据传输之前，数据需要转换为与电信号一致的形式。
编码是指将数据转换为电信号的过程，常见的编码方式有非归零码NRZ（Non-Return-to-Zero）、曼彻斯特编码和4B/5B编码等。
解码是指将接收到的电信号转换为原始数据的过程。
编码和解码过程需要遵循一定的规则，以确保数据能在传输过程中正确无误地被接收和解码。
其次，网口PHY通过时钟恢复实现数据的同步。
在数据传输过程中，发送端和接收端的时钟可能存在一定的差异，造成数据传输时的时钟抖动。
为了保证数据的正确性，接收端需要通过时钟恢复技术将接收到的信号与本地时钟同步。
时钟恢复可以通过信号的边沿检测和频率锁定两个步骤实现。
边沿检测是指通过检测信号中的上升沿和下降沿来确定时钟频率和相位。
频率锁定是指通过调整本地时钟的频率，使其与接收到的信号频率保持一致，从而实现时钟同步。
最后，网口PHY通过数据的传输实现数据的收发。
在数据传输过程中，发送端将数据进行分组，并将每一组数据转换成一系列电信号进行传输。
接收端接收到电信号后，通过解码和时钟恢复得到原始数据。
数据传输通常采用全双工模式，即发送和接收可以同时进行。
为了保证数据的可靠性，网口PHY通常还会使用一些错误检测和纠错技术，如循环冗余检验（CRC）和前向纠错码（Forward Error Correction，FEC）。
这些技术可以检测和纠正在数据传输过程中可能出现的错误，提高数据传输的可靠性。
总结起来，网口PHY工作原理主要包括信号的编码和解码、时钟恢复和数据的传输。
通过编码和解码，将数据转换为电信号进行传输；通过时钟恢复，实现接收到的信号与本地时钟同步；通过数据的传输，实现数据的收发。
千兆phy芯片工作原理
千兆phy芯片工作原理千兆PHY芯片是一种用于千兆以太网通信的物理层芯片，它负责将数字数据转换为模拟信号以便在网络中传输。
在这篇文章中，我们将探讨千兆PHY芯片的工作原理。
千兆PHY芯片的主要功能是将数字数据转换为模拟信号，并在网络中传输。
它的工作原理涉及到几个重要的部分，包括编码、调制、传输和解调。
首先，当数字数据进入PHY芯片时，它需要经过编码处理。
这个过程涉及到将数字数据转换为特定的编码格式，以便在传输过程中能够准确地识别和解码。
通常使用的编码格式包括4B/5B编码或者8B/10B编码，这些编码格式可以提高数据传输的可靠性和稳定性。
接下来，编码后的数据需要经过调制处理。
调制是将数字信号转换为模拟信号的过程，通常使用的调制方式包括正交频分复用（OFDM）或者脉冲振幅调制（PAM）。
通过调制，数字信号被转换为模拟信号，以便在传输媒介中进行传输。
一旦数据经过调制，就可以在网络中进行传输了。
PHY芯片负责将调制后的信号发送到网络中，并在接收端接收来自网络的信号。
在传输过程中，PHY芯片需要确保信号的稳定性和可靠性，以保证数据的准确传输。
最后，接收端的PHY芯片需要对接收到的模拟信号进行解调和解码处理，将模拟信号转换为数字数据，并进行解码以还原原始数据。
解调和解码的过程需要确保信号的准确性和完整性，以保证数据的正确接收和处理。
总的来说，千兆PHY芯片通过编码、调制、传输和解调等过程，实现了数字数据到模拟信号的转换和网络传输，保证了数据的稳定性和可靠性。
它在千兆以太网通信中扮演着至关重要的角色，为网络通信提供了坚实的物理层支持。
网口PHY工作原理
DP83848C 是美国国家半导体公司生产的一款鲁棒性好、功能全、功耗低的10／100 Mbps 单路物理层(PHY)器件。
它支持MII(介质无关接口)和RMII(精简的介质无关接口)，使设计更简单灵便；同时，支持10BASE~T 和100BASE-TX 以太网外设，对其他标准以太网解决方案有良好的兼容性和通用性。
MII(Medium Independent InteRFace)是IEEE802．3u 规定的一种介质无关接口，主要作用是连接介质访问控制层(MAC)子层与物理层(PH-Y)之间的标准以太网接口，负责MAC 和PHY 之间的通信。
由于MII 需要多达16 根信号线，由此产生的I／O 口需求及功耗较大，有必要对MII 引脚数进行简化，因此提出了RMII(Reduced Medium Independent Interface，精简的介质无关接口)，即简化了的MII。
DP83848C 的收发路线各是一对差分线，经过变比为1 ：1 的以太网变压器后与网线相连。
以太网变压器的主要作用是阻抗匹配、信号整形、网络隔离，以及滤除网络和设备双方面的噪音。
典型应用如图1 所示。
图2 是DP83848C 与MAC 的连接电路。
其中，Xl 为50 MHz 的有源振荡器。
布局方面，精度为1％的49 ．9 Ω电阻和100 nF 的去耦电容应挨近PHY 器件放置，并通过最短的路径到电源。
如图3 所示，两对差分信号(TD 和RD)应平行走线，避免短截，且尽量保证长度匹配，这样可以避免共模噪声和EMI 辐射。
理想情况下，信号线上不应有交叉或者通孔，通孔会造成阻抗的非连续性，所以应将其数目降到最低；同时，差分线应尽可能走在一面，且不应将信号线跨越分割的平面，如图4 所示。
信号跨越一个分割的平面会造成无法预测的回路电流，很可能导致信号质量恶化并产生EMI 问题。
注意，图3 和图4 中，阴影部份为错误方法。
RMII 模式在保持物理层器件现有特性的前提下减少了PHY 的连接引脚。