数字逻辑设计试题中文+答案
数字电路与逻辑设计习题及参考答案
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
·C=C 2 +1=10 <1 +1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １ B . ２ C . ４ D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n 4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10 B .（127）10 C .（128）10 D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
C.B A ⊕D. B A ⊕ 7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。
A .A+B +C C.（A+B ）（A+C ） +C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
101 010112．不与十进制数（）10等值的数或代码为 C 。
A .(0101 8421BCD B .16 C .2 D .813．以下参数不是矩形脉冲信号的参数 D 。
A.周期 B.占空比 C.脉宽 D.扫描期 14．与八进制数8等值的数为： BA. 2B.16C. )16D. 215. 常用的BCD码有 D 。
A.奇偶校验码B.格雷码码 D.余三码16.下列式子中，不正确的是(B)+A=A B.A A1⊕=⊕=A ⊕=A17.下列选项中，______是TTLOC门的逻辑符号。
白中英数字逻辑习题答案
T2.1 分析下图所示的逻辑电路，写出表达式并进行简化。
A B
F
F = AB + B = AB
A
B
F
C
F = AB BABC CABC = AB + AC + BC + BC = AB + BC + BC
T2.2 分析下图所示的逻辑电路，写出表达式并进行简化。
A
AD
BD
B
BD
F
BC
C CD
D
[解]
T2.5 右图所示为数据总线上的一种判零电路，写出F的逻辑表达式， 说明该电路的逻辑功能。
A0
A3 A4
A7
F
A8
A11 A12
A15
[解]
F= A0A1A2A3+A4A5A6A7+A8A9A10A11+A12A13A14A15 = A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15
[解] 先由 F→ F’，在由 F’→ F，得： F = A + B+C
(2) F(A,B,C,D) = Σ(0,1,5,7,10,11,12,13,14,15)
AB CD 00 01 11 10
00 1
1
01 1 1 1
[解1] F = A B C + AB + BD + AC = A+B+C + A+B + B+D + A+C
AB CD 00 01 11 10
00
111
01 1 1
1
11 1
1
10
1
ABCD F
数字逻辑(白中英)课后习题答案
第四章习题答案1.设计4个寄存器堆。
解：寄存器组2. 设计具有4个寄存器的队列。
解：输入数据输出数据3．设计具有4个寄存器的堆栈解：可用具有左移、右移的移位寄存器构成堆栈。
栈顶SR 1SR 2SR 3输入数据输出数据压入弹出4．SRAM 、DRAM 的区别解：DRAM 表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器，是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。
数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。
电容需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。
DRAM 拥有更高的密度，常常用于PC 中的主存储器。
SRAM 是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一个值，没有刷新周期，因此SRAM 比DRAM 要快。
SRAM 常常用于高速缓冲存储器，因为它有更高的速率；5. 为什么DRAM 采用行选通和列选通解：DRAM 存储器读/写周期时，在行选通信号RAS 有效下输入行地址，在列选通信号CAS 有效下输入列地址。
如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。
由于DRAM 需要不断刷新，最常用的是“只有行地址有效”的方法，按照这种方法，刷新时，是在RAS 有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。
每当一个行地址信号RAS 有效选中某一行时，该行的所有存储体单元进行刷新。
6. 用ROM 实现二进制码到余3码转换 解： 真值表如下：8421码 余三码B3B2 B1 B0G3G2 G1G00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 1 1 01 0 0 01 0 1 01 1 0 01 1 1 10 0 0 10 0 1 10 1 0 10 1 1 110 0最小项表达式为：G 3=∑)9,8,7,6,5( G 2=∑)9,4,3,2,1( G 1=∑)8,7,4,3,0( G 0=∑)8,6,4,2,0( 阵列图为：G 3G 2G 1GB 3B 2B 1B B 07. 用ROM 实现8位二进制码到8421码转换解：输入为8位二进制数，输出为3位BCD 码，12位二进制数，所以，所需ROM 的容量为：28*12=30728.ROM、EPROM和EEPROM的区别解：ROM 指的是“只读存储器”，即Read-Only Memory。
数字电路与逻辑设计试题与答案
数字电路与逻辑设计(1)班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码10001000对应的2421码为（ ）。
A ．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（ ）。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++=C. E )E D C C A (F ⋅++=D. E )(D A F ⋅++=E C C6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
数字逻辑设计习题参考答案(第4章)
第4章 组合逻辑电路4—1 分析下图所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。
C B)⊙(⊕=A Y经过真值表分析其逻辑功能为当A 、B 、C 三个输入信号中有且只有两个为1时输出为1，其他为0。
4—2 逻辑电路如下图所示： 1、写出S 、C 、P 、L 的函数表达式；2、当取S 和C 作为电路的输出时，此电路的逻辑功能是什么？X Z Y S ⊕⊕= YZ X Z Y C +⋅⊕=)(Z Y P ⊕= Z Y L ⋅=当取S 和C 作为电路的输出时，此电路的逻辑功能是1位全加器，其中X 为低位的进位，S 为当前位的和，C 为进位。
（由真值表可C 与YZ X Z Y +⋅+)(完全一致。
）ZB CBA ⋅CB)⊙(⋅A Z)(Z Y X ⊕⋅ZY X ⊕⋅)(Z Y X ⊕⋅ZY ⋅12344—3 下图是由三个全加器构成的电路，试写出其输出1F ，2F ，3F ，4F 的表达式。
Z Y X F ⊕⊕=1 Z Y X F ⋅⊕=)(2Z XY Z XY F +⋅=3 XYZ F =44—4 下图是由3线/8线译码器74LS138和与非门构成的电路，试写出1P 和2P 的表达式，列出真值表，说明其逻辑功能。
ABC C B A m m m m Y Y P +⋅⋅=+=⋅=⋅=70707016543216543212m m m m m m Y Y Y Y Y Y P +++++=⋅⋅+⋅⋅=C B C A B A ++=P1的逻辑功能为当三个输入信号完全一致时输出为1。
P2的逻辑功能为当上输入信号不完全一致时输出为1。
4—5使用74LS138 译码器及少量门电路对三台设备状态进行监控，由不同指示灯进行指示。
当设备正常工作时，指示灯绿灯亮；当有一台设备出故障时，指示灯红灯亮；当有两台设备出故障时，指示灯黄灯亮；当有三台设备出故障时，指示灯红灯和黄灯都亮。
1234解：设输入变量A 、B 、C 分别对应三台设备的状态，0表示故障，1表示正常；输出变量X 、Y 、Z 表示绿、黄、红三个灯的亮灭，0表示灭，1表示亮，根据题意可得真值表如下：设ABC 分别连入74LS138的A 2A 1A 0 由真值表得 42104210Y Y Y Y m m m m Y ⋅⋅⋅=+++=6530Y Y Y Y Z ⋅⋅⋅=4—6 下图3.6是由八选一数据选择器构成的电路，试写出当1G 0G 为各种不同的取值时的输出Y 的表达式。
数字逻辑试题及答案
数字逻辑试题及答案一、单项选择题（每题2分，共10分）1. 以下哪个是数字逻辑中的逻辑运算？A. 加法B. 减法C. 与运算D. 乘法答案：C2. 在数字逻辑中，一个逻辑门的输出是：A. 0B. 1C. 0或1D. 任意数字答案：C3. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B4. 触发器的主要用途是：A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案：B5. 一个4位二进制计数器可以计数到：A. 8B. 16C. 32D. 64答案：B二、多项选择题（每题3分，共15分）1. 下列哪些是数字逻辑中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 在数字逻辑中，以下哪些可以作为信号的表示？A. 电压B. 电流C. 电阻D. 电容E. 电感答案：AB3. 以下哪些是数字电路的基本组成元素？A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案：ABD4. 在数字逻辑中，以下哪些是常见的电路类型？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案：ABD5. 以下哪些是数字电路设计时需要考虑的因素？A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案：ABCDE三、填空题（每题2分，共10分）1. 在数字逻辑中，一个逻辑门的输出状态取决于其_________。
答案：输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。
答案：上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。
答案：0000到11114. 一个逻辑电路的输出是其输入的_________。
答案：逻辑函数5. 在数字逻辑中，使用_________可以表示一个逻辑函数的真值表。
答案：卡诺图四、简答题（每题5分，共15分）1. 描述一个典型的组合逻辑电路的工作原理。
数字逻辑试题及答案
数字逻辑试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑电路中的基本逻辑运算？A. 加法B. 减法C. 乘法D. 与运算2. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 浮空D. 不确定3. 一个D触发器的Q端在时钟信号上升沿触发时，其状态变化为：A. 保持不变B. 从0变到1C. 从1变到0D. 从D输入端状态变化4. 在数字电路中，以下哪个不是布尔代数的基本定理？A. 幂等律B. 交换律C. 反演律D. 分配律5. 一个4位二进制计数器在计数到31后，下一个状态是：A. 00000B. 00001C. 11111D. 不能确定6. 以下哪个不是数字逻辑电路设计中的优化方法？A. 布尔代数简化B. 逻辑门替换C. 增加冗余D. 逻辑划分7. 一个异或门的真值表中，当输入相同，输出为：A. 0B. 1C. 无法确定D. 无输出8. 在数字电路中，同步计数器与异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 电路复杂度D. 计数精度9. 以下哪个不是数字逻辑电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 逻辑门10. 一个简单的数字逻辑电路设计中，如果需要实现一个2输入的或门，至少需要几个与门？A. 1B. 2C. 3D. 4答案：1. D2. B3. D4. C5. B6. C7. A8. B9. D10. A二、填空题（每空2分，共20分）1. 数字逻辑电路中最基本的逻辑运算包括______、或运算、非运算。
2. 一个2输入的与门，当输入都为高电平时，输出为______。
3. 布尔代数的基本定理包括______、结合律、分配律等。
4. 一个D触发器的Q端在时钟信号上升沿触发时，Q端状态与______相同。
5. 4位二进制计数器的计数范围是从______到1111。
6. 数字逻辑电路设计中的优化方法包括布尔代数简化、逻辑门替换、______等。
《数字逻辑-应用与设计》部分习题参考答案
6.4d 激励表达式： T1=F1+F3’F2’ T2=F2+F3’F1’x1’+F3’x1x2’x3+F3’F2’F1’x3’ T3=F3F2’+F2F1+F1x1’+F1x3’
十进制 +12 -12 +9.5 -22.5
+19.75 -17.25
以 1 为基的补码 01100 10011 01001.1
1 01001.0 10011.11 101110.10
以 2 为基的补码 01100 10100 01001.1
1 01001.1 10011.11 101110.11
Made by HeYuchu&QinPiqi
5.b 略(见课本附录 B-奇数号习题参考答案)
6.1c 激励表达式：
S3=F2F1’x S2=F3’F1x+F3F1’x S1=F1’x+F2F1’+F3x R3=F3 R2=x’+F3’F1’ R1=F3’F2’F1+F1x’
6.1d 激励表达式：
R1=F1 R2=F2 R3=F1’ S1=F3’F2’F1’ S2=F3’F2’F1’x1’+F3’F2’F1’x3’+F3’F2’x1x2’x3 S3=F2F1+F1x1’+F1x2+F1x3’
or=A’B+A’C=(A+B’)’+(A+C’)’=[(A+B’)(A+C’)]’ f. (A’B’)’(CD’)’=(A’B’+CD’)’=(A+B)’+(C’+D)’ g. W+Q=(W’Q’)’ h. (A+B+C)D=(AD+BD+CD)=(A’+D’)’+(B’+D’)’+(C’+D’)’ i. (AB’+C’D+EF)’=[(A’+B)’+(C+D’)’+(E’+F’)’]’=(A’+B)(C+D’)(E’+F’) j. [(A+B)’+C’]’=(A’B’+C’)’=(A’B’)’C=(A+B)C
(完整版)数字逻辑设计试题中文+答案
2003数字逻辑考题一 填空题 （每空1分，共15分） 1 [19]10=[ 11010 ]Gray （假设字长为5bit ）2 若X=+1010，则[X]原=（ 00001010 ），[-X]补=（ 11110110 ），（假设字长为8bit ）3 [26.125]10=[ 1A.2 ]16=[ 00100110.000100100101 ]8421BCD4 65进制的同步计数器至少有( 7 )个计数输出端。
5 用移位寄存器产生11101000序列，至少需要( 3 )个触发器。
6 要使JK 触发器按'*Q Q =工作，则JK 触发器的激励方程应写为(1,1 )；如果用D 触发器实现这一转换关系，则D 触发器的激励方程应写为( Q ’)。
7 在最简状态分配中，若状态数为n ，则所需的最小状态变量数应为（[log 2n] ）。
8 有n 个逻辑变量A ，B ，C ….W ，若这n 个变量中含1的个数为奇数个，则这n 个变量相异或的结果应为（ 1 ）。
9 一个256x4bit 的ROM 最多能实现（ 4 ）个（ 8 ）输入的组合逻辑函数。
10 一个EPROM 有18条地址输入线，其内部存储单元有（ 218）个。
11 所示CMOS 电路如图Fig.1，其实现的逻辑函数为F=（ A NAND B (AB)' ） （正逻辑）。
二 判断题 （每问2分，共10分） 1 （ T ）计数模为2n 的扭环计数器所需的触发器为n 个。
2 （ F ）若逻辑方程AB=AC 成立，则B=C 成立。
3 （ F ）一个逻辑函数的全部最小项之积恒等于1。
4 （ T ）CMOS 与非门的未用输入端应连在高电平上。
5 （ F ）Mealy 型时序电路的输出只与当前的外部输入有关。
Fig.1三 （16分）1 化简下列函数（共6分，每题3分） 1） ()()∑=15,13,11,10,9,8,7,3,2,0,,,m D C B A F 2） ()()()∑∑+=14,5,3,013,12,10,8,6,1,,,d m D C B A FF+E D解：(a) (b)2．分析下图所示的同步时序电路（10分）1）写出触发器的输入激励表达式，输出表达式和状态转换表（或状态转换图）； 2）说明该电路实现什么功能？解：(a)010*'0*''111111101101J J Q X Q QQ J Q J Q J Q Q Q X Z Q Q ==⊕∴==⋅+⋅=⊕=⊕⊕=⋅(b) X=0时，电路为四进制加法计数器；X=1时，电路为四进制减法计数器。
《数字逻辑》总复习测试题参考答案
目录
• 测试题答案概述 • 选择题答案解析 • 填空题答案解析 • 简答题答案解析 • 计算题答案解析
01
测试题答案概述
测试题答案的解析
测试题1答案解析
这道题考查了基本逻辑门的功能和特点，通 过分析题目中的逻辑表达式，可以确定使用
的逻辑门类型和输入输出关系。
测试题2答案解析
解析：此题考查了触发器的功能，C选项代表了边沿触发器的特性，即在时钟信号的上升沿或下降沿时，触发器 会进行状态更新。
03
填空题答案解析填空题一答案及解析来自答案1010解析
根据二进制数的定义，二进制数由0和1组成，逢2进1。因此，将十进制数10转换为二进制数得到1010。
填空题二答案及解析
答案：8
测试题答案的注意事项
注意单位的统一
在解题过程中，需要注意单位的一致性，避免出现单位混淆或单位 错误的情况。
考虑边界条件
在分析逻辑电路或可编程逻辑器件的应用时，需要考虑各种边界条 件和极端情况，以确保电路的可靠性和稳定性。
重视细节
在解题过程中，需要注意细节问题，如符号的规范使用、电路连接方 式的正确性等，这些细节问题可能会影响最终结果的正确性。
05
计算题答案解析
计算题一答案及解析
答案
11010010
解析
根据二进制加法规则，1010+101=1101，然后后缀一个 0，得到11010010。
计算题二答案及解析
答案：3
解析：根据逻辑或运算规则，当两个输入信 号中至少有一个为高电平时，输出信号为高 电平。因此，A、B、C中至少有一个为高电
02
选择题答案解析
选择题一答案及解析
数字逻辑习题及答案
数字逻辑习题及答案一. 填空题1。
一个触发器有Q与Ｑ两个互补得输出引脚,通常所说得触发器得输出端就是指 Q ,所谓置位就就是将输出端置成 1 电平,复位就就是将输出端置成0 电平。
２、我们可以用逻辑函数来表示逻辑关系,任何一个逻辑关系都可以表示为逻辑函数得与或表达式,也可表示为逻辑函数得或与表达式。
３.计数器与定时器得内部结构就是一样得,当对不规则得事件脉冲计数时,称为计数器,当对周期性得规则脉冲计数时,称为定时器。
4.当我们在计算机键盘上按一个标为“3”得按键时,键盘向主机送出一个AＳＣIＩ码,这个ＡSCII码得值为 33H 。
5。
在5V供电得数字系统里,所谓得高电平并不就是一定就是5V,而就是有一个电压范围,我们把这个电压范围称为高电平噪声容限;同样所谓得低电平并不就是一定就是0Ｖ,而也就是有一个电压范围,我们把这个电压范围称为低电平噪声容限、二. 选择题1。
在数字系统里,当某一线路作为总线使用,那么接到该总线得所有输出设备(或器件)必须具有ｂ结构,否则会产生数据冲突。
a。
集电极开路; b、三态门; c. 灌电流; ｄ、拉电流2。
TＴL集成电路采用得就是ｂ控制,其功率损耗比较大;而MＯＳ集成电路采用得就是 a 控制,其功率损耗比较小。
a、电压;b、电流; ｃ. 灌电流; d. 拉电流3。
欲将二进制代码翻译成输出信号选用 b ,欲将输入信号编成二进制代码选用 a ,欲将数字系统中多条传输线上得不同数字信号按需要选择一个送到公共数据线上选用ｃ,欲实现两个相同位二进制数与低位进位数得相加运算选用 e 。
a. 编码器; ｂ. 译码器; c、多路选择器;d。
数值比较器;e. 加法器; f。
触发器; ｇ。
计数器; h。
寄存器4. 卡诺图上变量得取值顺序就是采用 b 得形式,以便能够用几何上得相邻关系表示逻辑上得相邻。
ａ. 二进制码; b. 循环码; ｃ. ASCＩI码; d. 十进制码５。
根据最小项与最大项得性质,任意两个不同得最小项之积为０ ,任意两个不同得最大项之与为１。
数字逻辑设计习题(7、8章)答案
第七章 存储器和可编程器件7—1 填空1．半导体存储器按功能分有＿RAM ＿＿和＿＿ROM ＿两种。
2．ROM 主要由＿＿存储矩阵＿＿＿＿和＿＿地址译码器＿＿＿＿和输出缓冲器三部分组成，按照工作方式的不同进行分类，ROM 可分为＿MROM ＿＿、＿PROM ＿＿和＿EPROM ＿＿三种。
3．某EPROM 有位8数据线，13位地址线，则其存储容量为＿8K ×8b ＿＿。
4．随机存储器按照存储原理可以分为_____SRAM ______和___DRAM ________，其中______DRAM_____由于具有“漏电”特性，因此需要进行_____刷新______操作。
7—2 图7.2是16⨯4位ROM ，3A 2A 1A 0A 为地址输入，3D 2D 1D 0D 为数据输出，试分别写出3D 2D 1D 0D 的逻辑表达∑=)15,10,6,2(3m D ∑=)15,12,11,8,7,4,3(2m D ∑=)12,9,6,3,0(1m D ∑=)14,13,12,11,8,7,6,5,2,0(0m D7—3 由一个三位二进制加法计数器和一个ROM 构成的电路如图7.3（a ）所式。
1. 写出输出1F 2F 3F 的表达式；2. 画出CP 作用下1F 2F 3F 的波形（计数器的初态为“0”）。
答：∑=)5,4,2,1(1m F ∑=)6,5,3(2m F∑=)6,5,4,2,1,0(3m F2、波形如图所示。
注意：F 为组合逻辑。
A A A A 3210图7.2123F F F 图7.3（a ）123F F F 图7.3（a ）图7.3（b ）W 7第8章 脉冲波形的产生及整形8-1 图8.1（a ）为由555定时器和D 触发器构成的电路，请问： 1. 555定时器构成的是哪种脉冲电路？ 2. 在图（b ）中画出C U O1U O2U 的波形； 3. 计算O1U O2U 的频率；4. 如果在555定时器的第5脚接入4V 的电压源，则O1U 的频率将为多少？答：1、该电路为多谐振荡器。
数字逻辑设计基础答案 (第1-13章)
=（5.75）10
[题 2-3] 将下列二进制数转换成八进制数和十六进制数 （1） （1010001101）2 （3） （0.11100011）2 （2） （110110001.11001）2 （4） （1001101.110011）2
解：将二进制数转换为八进制或十六进制的方法是：以小数点为中心，分别向左、右按 3 位一组转换为八进制， 或按 4 位一组转换为十六进制， 最后不满 3 位或 4 位的需补 0 组成， 将每组以对应等值的八进制数或十六进制数代替。 （1） （1010001101）2 =（1215）8 =（28D）16 （2） （110110001.11001）2 =（661.62）8 =（1B1.C8）16 （3） （0.11100011）2 =（0.706）8 =（0.E3）16 （4） （1001101.110011）2 =（115.63）8 =（）16 [题 2-4] 将下列十六进制数转换成二进制数、八进制数和十进制数 （1） （4E8.3）16 （3） （0.CD2）16 解： （1） （4E8.3）16 =（10011101000.0011）2 =（2350.14）8 = （1256.1875）10 （2） （AB4.0C1）16 =（101010110100.000011000001）2 =（5264.03401）8 = （2740.004147690625）10 （3） （0.CD2）16 =（0.110011010010）2 =（0.6322）8 = （0.80126953125）10 （4） （AF1.D1）16 =（101011110001. 11010001）2 =（4361.642）8 =（2289.81640625）10 （2） （AB4.0C1）16 （4） （AF1.D1）16
数字逻辑考题及答案解析
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 111118分* *2、分析以下电路，其中X 为控制端，说明电路功能。
《数字逻辑》题库及答案
《数字逻辑》题库及答案一、单项选择题1 .八进制数(573.4)的十六进制数是 _______ 。
8A. (17C .4)B. (16B .4)C. (17B .8)D. (17b .5)161616162 .用0,1两个符号对100个信息进行编码，则至少需要 。
A. 8位B. 7位C. 9位D. 6位3 .逻辑函数 F = AB + AB + BDEG + BA. F = BB. F = BC. F = 0 D, F = 1 4 .逻辑函数F (ABC ) = A ®C 的最小项标准式为。
A. F =Z (0,1,3,4,5)B, F = AC + AC5 .已知逻辑函数F =Z (0,1,3,4,5)，则F 的最简反函数为A. F = AB + BCB, F = B + AC C. F = B + ACD, F = AB + BiC6 .在下列名组变量取值中，使函数F (ABCD ) = Z(0,1,3,4,6,12)的值为1的是A.1 1 0 1B.1 0 0 1C.0 1 0 1D. 1 1 0 07 .逻辑函数F = ABD + ACD + ABD + CD 的最简或非式是A. A + C + A + D B, A + C + A + D C. AC + ADD, A + C + A + D8.函数J F = Z (022,8,10,11,13,15)的最简与非式为 _________(ABD + BCD = 0(约束条件)A . AB - AD - BD B . BD - ADC . AD - BD、请根据真值表写出其最小项表达式1.C. F = m + m + m +mD. F = Z (0,1,6,7)2.三、用与非门实现L = A㊉ B = AB + AB四、用或非门实现L = A㊉ B = AB + AB五、逻辑电路如图所示，请分析出该电路的最简与或表达式，并画出其真值表。
数字逻辑与数字系统设计习题参考答案
4.10解：根据题意，列出功能表如下：
十进制数
余3码ABCD
输出F
0
d
1
d
2
d
3
0011
1
4
0100
1
5
0101
1
6
0110
0
7
0111
0
8
1000
0
9
1001
0
10
1010
1
11
1011
1
12
1100
1
13
d
14
d
15
d
根据功能表绘制卡诺图如下：
考虑无关项可得化简后的表达式：
F=
4'b1011: f<=1'b1;
4'b1100: f<=1'b1;
default: f<=1'b0;
endcase
endmodule
//4.11的Verilog HDL描述
module ex11(a,b,c,f);
input a,b,c;
output[1:0] f;
reg[1:0] f;
always @(a or b or c)
(4)BC+AD=(B+A)(B+D)(A+C)(C+D)
证明：右边=(B+AB+BD+AD)(AC+C+AD+CD)
=(B+AD)(C+AD)
=BC+ACD+ABD+AD=BC+AD=左边
2.7解：
(1) =(A+ +C)( +B+C)( + + )
数字逻辑试题及答案
数字逻辑试题及答案
1. 目标
在本文中，我们将提供一些关于数字逻辑的试题，并附上详细的答案解析。
这些试题主要涵盖数字逻辑的基础知识，旨在帮助读者巩固对该领域的理解。
2. 试题及答案
试题一：
将两个4位二进制数相加，并将结果以二进制形式输出。
答案解析：
我们可以采用逐位相加的方法来解决这道题目。
首先，我们从最低位开始相加，如果相加的结果为2，则向高位进位。
我们将结果逐位输出，直到最高位。
二进制数相加的规则如下：
0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10 (进位)
以两个4位二进制数相加为例：
1011
+ 1101
-------
11000
因此，两个4位二进制数1011和1101相加的结果为11000。
试题二：
将一个8位二进制数除以2，得到的商和余数分别是多少？
答案解析：
将一个二进制数除以2，相当于将该二进制数向右移动一位。
也就是说，最高位被丢弃，原先的次高位变为最高位。
例如，我们将二进制数11010011除以2，得到的商和余数如下：商： 01101001
余数：1
因此，11010011除以2的商为01101001，余数为1。
3. 总结
本文提供了两道关于数字逻辑的试题，并附上了详细的答案解析。
通过解答这些试题，读者可以巩固对数字逻辑基础知识的理解。
希望本文对读者有所帮助！。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2003数字逻辑考题
一 填空题 （每空1分，共15分） 1 [19]10=[ 11010 ]Gray （假设字长为5bit ）
2 若X=+1010，则[X]原=（ 00001010 ），[-X]补=（ 11110110 ），（假设字长为8bit ）
3 [26.125]10=[ 1A.2 ]16=[ 00100110.000100100101 ]8421BCD
4 65进制的同步计数器至少有( 7 )个计数输出端。
5 用移位寄存器产生11101000序列，至少需要( 3 )个触发器。
6 要使JK 触发器按'*Q Q =工作，则JK 触发器的激励方程应写为(1,1 )；如果用D 触发器实现这一转换关系，则D 触发器的激励方程应写为( Q ’
)。
7 在最简状态分配中，若状态数为n ，则所需的最小状态变量数应为（[log 2n] ）。
8 有n 个逻辑变量A ，B ，C ….W ，若这n 个变量中含1的个数为奇数个，则这n 个变量相异或的结果应为（ 1 ）。
9 一个256x4bit 的ROM 最多能实现（ 4 ）个（ 8 ）输入的组合逻辑函数。
10 一个EPROM 有18条地址输入线，其内部存储单元有（ 218
）个。
11 所示CMOS 电路如图Fig.1，其实现的逻辑函数为F=（ A NAND B (AB)' ） （正逻辑）。
二 判断题 （每问2分，共10分） 1 （ T ）计数模为2n 的扭环计数器所需的触发器为n 个。
2 （ F ）若逻辑方程AB=AC 成立，则B=C 成立。
3 （ F ）一个逻辑函数的全部最小项之积恒等于1。
4 （ T ）CMOS 与非门的未用输入端应连在高电平上。
5 （ F ）Mealy 型时序电路的输出只与当前的外部输入有关。
Fig.1
三 （16分）
1 化简下列函数（共6分，每题3分）
1） ()()∑=15,13,11,10,9,8,7,3,2,0,,,m D C B A F 2） ()()()∑∑+=14,5,3,013,12,10,8,6,1,,,d m D C B A F
F
+E D
解：
(a) (b)
2．分析下图所示的同步时序电路（10分）
1）写出触发器的输入激励表达式，输出表达式和状态转换表（或状态转换图）； 2）说明该电路实现什么功能？
解：
(a)
010*
'0
*''11111110110
1J J Q X Q Q
Q J Q J Q J Q Q Q X Z Q Q ==⊕∴==⋅+⋅=⊕=⊕⊕=⋅
(b) X=0时，电路为四进制加法计数器；
X=1时，电路为四进制减法计数器。
四 分析下图所示的组合逻辑电路（12分）
1 画出输出F 对输入Z 的定时关系图（假定输入X 和Y 都保持高电平，且每个门电路都有一个
单位时间的延迟）；
2 判定该电路是否存在有静态冒险问题，如果存在静态冒险，请消除它。
解：
(a) 上图红线 (b) 存在冒险
五 设计并实现一位全减器（12分）
电路实现D=A-B-C 的功能，其中C 是来自低位的借位信号，D 是本位求得的差信号；电路还要产生向高位借位信号P 。
1 采用门电路实现该减法器电路（写出逻辑函数表达式，不做图）；
2 采用74x138译码器和少量的逻辑门实现该减法器电路（画出电路图）。
解：
X Z Y
Z
F
六 分析下面的电路，完成下面的问题（15分） 1 根据电路，完成给定的时序图； 2 画出其状态转换图或状态转换表。
解：
(1) 上图红线
(2)
七 请设计一个序列信号发生器，该电路能在时钟信号CP 作用下，周期性输出“110010”的串行序列信号；要求采用最小风险方法设计；采用D 触发器和必要门电路实现并画出电路原理图。
（10分）。
解：
*'''20122012
*''''''''10102101021*'''''01200120
()1(())()1()Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q =⋅⋅+⋅=⋅⋅=⋅+⋅⋅=⋅+⋅⋅=⋅⋅+⋅=⋅⋅
八 设计一个101序列信号检测器，当输入连续出现101时，输出为1，否则输出为0；要求电路无风险（输入不可重叠，不做图）。
（10分） 例： 输入 1 1 0 1 0 1 0 0 1 1 0 1 1 1 0
输出 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0
解：状态转换表及编码
得到状态方程和激励方程
''01Z Q Q A =⋅⋅ *'0
1Q Q A =⋅ *'
10Q Q A =⋅ 画出状态图
无效状态可以回到有效循环，该电路为自启动。