第二章双极集成电路中的元件形成及寄生效应.
合集下载
MOS集成电路中的元件形成及其寄生效应
metal connection to source
metal connection to gate doped silicon
metal connection to drain
oxide
gate
source
silicon substrate
drain
oxide
field oxide gate oxide
2020/8/21
第3章
MOS集成电路中的元件形成 及其寄生效应
2020/8/21
6
本章设问： MOS晶体管的结构特点？
器件结构 如何实现（步骤） 与双极工艺有什么不同？
实现过程（步骤）
MOS晶体管如何在硅片上集成？ 需要用到哪些方法？
与单器件的实现有什么不同？
实现过程（步骤） CMOS晶体管如何在硅片上集成？ 与NMOS（or PMOS）工艺的
gate
oxide
gate
source
drain
silicon substrate
oxide
doped silicon
oxide
gate
gate
source
drain
silicon substrate
oxide
自对准工艺
1.在有源区上覆盖一层薄氧化层 2.淀积多晶硅 3.用多晶硅栅极版图刻蚀多晶硅 4.以多晶硅栅极图形为掩膜板， 刻蚀氧化膜 5.离子注入
CMOSFET
oxide
n+
gate n+
P型 si sub
oxide
p+ gate p+ oxide
实现有什么不同？
寄生效应？
2020/8/21
metal connection to gate doped silicon
metal connection to drain
oxide
gate
source
silicon substrate
drain
oxide
field oxide gate oxide
2020/8/21
第3章
MOS集成电路中的元件形成 及其寄生效应
2020/8/21
6
本章设问： MOS晶体管的结构特点？
器件结构 如何实现（步骤） 与双极工艺有什么不同？
实现过程（步骤）
MOS晶体管如何在硅片上集成？ 需要用到哪些方法？
与单器件的实现有什么不同？
实现过程（步骤） CMOS晶体管如何在硅片上集成？ 与NMOS（or PMOS）工艺的
gate
oxide
gate
source
drain
silicon substrate
oxide
doped silicon
oxide
gate
gate
source
drain
silicon substrate
oxide
自对准工艺
1.在有源区上覆盖一层薄氧化层 2.淀积多晶硅 3.用多晶硅栅极版图刻蚀多晶硅 4.以多晶硅栅极图形为掩膜板， 刻蚀氧化膜 5.离子注入
CMOSFET
oxide
n+
gate n+
P型 si sub
oxide
p+ gate p+ oxide
实现有什么不同？
寄生效应？
2020/8/21
第二章集成电路中的晶体管及其寄生效应详解
另一种是以元器件的工作原理为基础，从元器件的数学方程式出发， 得到的器件模型及模型参数与器件的物理工作原理有密切的关系。 SPICE模型是这种模型中应用最广泛的一种。其优点是精度较高，特 别是随着建模手段的发展和半导体工艺的进步和规范，人们已可以 在多种级别上提供这种模型，满足不同的精度需要。缺点是模型复 杂，计算时间长。
考虑无源寄生元件的集成NPN晶体管刨面图
无源寄生效应： 寄生电阻：
发射极串联电阻；集电极串联电阻，基区电阻
寄生电容：
与PN结有关的耗尽层势垒电容Cj; 与可动载流子在中性区的存储电荷有关的扩散电 容CD; 电极引线的延伸电极电容Cpad;
发射极串联电阻rES
由发射极金属和硅的接触电阻rE，C与发射区的体电阻rE，b， 组成.
10
4 3 有效范围：310 310
（a ）
对于扩散的硅
P N 结二极管，在各种结深 xj 的情况下， 单位面积电容 C 相对总结电压V 除以本底浓度N BC 的关系
（b ）
(2)查表 对于反偏pn结，作为一级近似，利用公式
ND N A C j (V ) ,VD VT ln 2 N i V 1 V D C jo
器件建模方法
一种是从元器件的电学工作特性出发，把元器件看成黑盒子，测量 其端口的电气特性，提取器件模型，而不涉及器件的工作原理，称 为行为级模型。这种模型的代表是IBIS模型和S参数。其优点是建模 和使用简单方便，节约资源，适用范围广泛，特别是在高频、非线 性、大功率的情况下行为级模型几乎是唯一的选择。缺点是精度较 差，一致性不能保证，受测试技术和精度的影响。
1、基区宽度调制等二级效应； 2、个别元件的分布性质
考虑无源寄生元件的集成NPN晶体管刨面图
无源寄生效应： 寄生电阻：
发射极串联电阻；集电极串联电阻，基区电阻
寄生电容：
与PN结有关的耗尽层势垒电容Cj; 与可动载流子在中性区的存储电荷有关的扩散电 容CD; 电极引线的延伸电极电容Cpad;
发射极串联电阻rES
由发射极金属和硅的接触电阻rE，C与发射区的体电阻rE，b， 组成.
10
4 3 有效范围：310 310
（a ）
对于扩散的硅
P N 结二极管，在各种结深 xj 的情况下， 单位面积电容 C 相对总结电压V 除以本底浓度N BC 的关系
（b ）
(2)查表 对于反偏pn结，作为一级近似，利用公式
ND N A C j (V ) ,VD VT ln 2 N i V 1 V D C jo
器件建模方法
一种是从元器件的电学工作特性出发，把元器件看成黑盒子，测量 其端口的电气特性，提取器件模型，而不涉及器件的工作原理，称 为行为级模型。这种模型的代表是IBIS模型和S参数。其优点是建模 和使用简单方便，节约资源，适用范围广泛，特别是在高频、非线 性、大功率的情况下行为级模型几乎是唯一的选择。缺点是精度较 差，一致性不能保证，受测试技术和精度的影响。
1、基区宽度调制等二级效应； 2、个别元件的分布性质
双极集成电路中的元件形成及其寄生效应
I (X
n
2
In )
( X 3)
I (X
n
4
)
I P( X 1)
I I
rb
I
X3 X4
cbo
b
图 2.4 电流传输示意图
（1）发射结正向偏置--发射电子 由于发射结正向偏置，因而外加电场有利于多数载流子的扩散运动，高掺杂发射区 的多数载流子（电子）将向基区扩散（或注入）；同时，基区中的多数载流子（空穴） 也向发射区扩散并与发射区中的部分电子复合。因此，发射极的正向电流 I e 是由两部分 电流组成的：一部分是注入基区的电子扩散电流 I n ( X 2 ) ,这股电流大部分能够传输到集 电极，成为集电极电流 I c 的主要部分；另一部分是注入发射区的空穴扩散电流 I p ( X 1 ) , 这股电流对集电极电流 I c 无贡献，且还是基极电流的 I B 一部分,所以有：
Ie = Ip ( X1) + In ( X 2 )
（2）载流子在基区的传输与复合
（2.1）
到达基区的一部分电子将与 P 型基区的多数载流子（空穴）复合。但是，由于低掺 杂基区的空穴浓度比较低。 而且基区很薄， 所以到达基区的电子与空穴复合的机会很少， 大多数电子在基区继续传输，到达靠近集电结的一侧。因此基极电流 I b 是由三部分电流 构成的：一部分是基区复合电流 I rb ，它代表进入基区的电子与空穴复合形成的电流；另 一部分是发射结正偏，由基区注入发射区的空穴扩散电流 I p ( X 1 ) ；还有一部分是集电结 反偏的反向饱和电流 I cbo ,所以有：
+
B
C
B
E
N E C
P
N+
B
C
B
集成电路——双极型晶体管
基极金属 和硅的接触电阻以及 基极接触孔下的基区电阻
B
E
发射区 扩散层下的
基区电阻
发射区扩散层 边缘到基极接触孔边缘的
外基区电阻
rB3 rB2 rB1
2021/4/22
集成双极晶体管的无源寄生效32 应
§2.5 MOSFET的单管结构及工作原理 • 单极器件：只有一种载流子参与导电
源极
n+
栅极
绝缘层（SiO2）
2021/4/22
理想本征集成双极晶体管的EM1模7 型
§2.3 集成双极晶体管的有源寄生效应
双极晶体管的四种工作状态
S
IS
E(n+)
VBC
p I3 n I2
IB p n I1
V3 B(p)
IC C pnp
V2
npn C(n)
V1
S(p)
反向工作区
(反偏)
截止区
(正偏)
饱和区 VBE
(正偏)
正向工作区
大部分被集电极反偏结收集：I
( 接近于1）
c
Ie
I c bo
Ie
I • 具有电流放大作用： c
Ib
2021/4/22
5
E
N
P
C N
B
当发射结正偏（VBE>0)，集电结也正偏（VBC>0)时(但注意，VCE仍
大于0)，为饱和工作区。
1. 发射结正偏，向基区注入电子，集电结也正偏，也向基区注入电 子（远小于发射区注入的电子浓度），基区电荷明显增加（存在
E C
rC3
L T
bL
rC 3
T
WL
ln( a b ) ab
第二章 双极型逻辑集成电路解读
共发射极
当VCE增加时，由于基区宽度减小，注入到基区中的少 数载流子的复合减少，故IB减少
共基极
在同样的VBE下，VCE越大，IE越大
三极管伏安特性
反向工作特性
IB=0 Cut-off
正向工作特性
三极管工作状态总结
工作状态 正向活跃状态 反向活跃状态
关闭状态 饱和状态
三极管放大电路
发射结 正偏 反偏 反偏 正偏
0
R 1R
1SF
SF
0
SR 1 RS
1
I ES ICE I SS
eVBE Vt eVBC Vt eVSC Vt
1 1 1
NPN正向工作区和截止区的情况
（ VBC
反向工作区
减小集电极电阻
形成基区减速场
（2）集成双极晶体管的无源寄生效应
实际的集成晶体管中还存在着电荷储存效应和从晶 体管有效基区到晶体管个引出端之间的欧姆体电阻。 它们对晶体管的工作产生影响，称为无源寄生效应。
寄生电阻：res、rcs、rb和寄生电容CJ、CD：
集成双极晶体管电路中的寄生电阻大于分立器件 集成双极晶体管电路中的寄生电容大于MOS器件
集成晶体管逻辑电路发展状况
从直接耦合晶体管逻辑（DCTL）、RTL、DTL 广泛应用饱和型逻辑集成电路：TTL STTL和LSTTL以及ASTTL和ALSTTL 继承注入逻辑（I2L） 发射极耦合（ECL）电路—非饱和逻辑集成电路
以TI公司60~70年代末推出54/74系列TTL电路为例子 54 —— 军用 74 —— 民用
rCS=rC1+rC2+rC3 rCS是一个被隔离区势垒电容旁路的分布电阻 在大信号工作情况下发生发射极电流的集边效应，使
当VCE增加时，由于基区宽度减小，注入到基区中的少 数载流子的复合减少，故IB减少
共基极
在同样的VBE下，VCE越大，IE越大
三极管伏安特性
反向工作特性
IB=0 Cut-off
正向工作特性
三极管工作状态总结
工作状态 正向活跃状态 反向活跃状态
关闭状态 饱和状态
三极管放大电路
发射结 正偏 反偏 反偏 正偏
0
R 1R
1SF
SF
0
SR 1 RS
1
I ES ICE I SS
eVBE Vt eVBC Vt eVSC Vt
1 1 1
NPN正向工作区和截止区的情况
（ VBC
反向工作区
减小集电极电阻
形成基区减速场
（2）集成双极晶体管的无源寄生效应
实际的集成晶体管中还存在着电荷储存效应和从晶 体管有效基区到晶体管个引出端之间的欧姆体电阻。 它们对晶体管的工作产生影响，称为无源寄生效应。
寄生电阻：res、rcs、rb和寄生电容CJ、CD：
集成双极晶体管电路中的寄生电阻大于分立器件 集成双极晶体管电路中的寄生电容大于MOS器件
集成晶体管逻辑电路发展状况
从直接耦合晶体管逻辑（DCTL）、RTL、DTL 广泛应用饱和型逻辑集成电路：TTL STTL和LSTTL以及ASTTL和ALSTTL 继承注入逻辑（I2L） 发射极耦合（ECL）电路—非饱和逻辑集成电路
以TI公司60~70年代末推出54/74系列TTL电路为例子 54 —— 军用 74 —— 民用
rCS=rC1+rC2+rC3 rCS是一个被隔离区势垒电容旁路的分布电阻 在大信号工作情况下发生发射极电流的集边效应，使
集成电路中晶体管及其寄生效应
rE S rE ,b rE ,c
rE ,c
Rc SE
2.3.1 集成NPN晶体管中的寄生电阻
２. 集电极串联电阻rCS rC SrC1rC2rC3
2.3.1 集成NPN晶体管中的寄生电阻
２. 集电极串联电阻rCS
R1= epi*lch*cwc
R5=
epi*
hb le*we
增加n+埋 层、穿透 磷扩散、
EC B
2.4.1 横向PNP管
二. 横向PNP管的电学特性
3. 击穿电压低，由c-e穿通电压 决定，突变结近似： VPT=qNBWbL2/2osi
4. 特征频率低 (受WbL和寄生PNP影响)
5.临界电流ICr小。
EC B
2.4.1 横向PNP管
三. 横向PNP管常用图形
1.单个横向PNP管
结构简单，面积小
BC P N+
P+ N–-epi
P+
P-Sub
2.5.1 一般集成二极管
7.单独SC结
VF=VSCF BV=BVSC Cj = Cs Cp= 0 无寄生PNP管
C N+ P+ N–-epi P+
P-Sub
从表2.2中可以看到：
(1)BC短接二极管，因为没有寄生PNP效应，且 存储时间最短，正向压降低，故一般DTL电路的 输入端的门二极管都采用这种接法；
△V=VBE-VBC
B(P)
PNP
S(P)
EB
P+
P N+
N–-epi
P-Sub
NPN
C(N)
C
N+
P+
2.3 集成双极晶体管的无源寄生效应
rE ,c
Rc SE
2.3.1 集成NPN晶体管中的寄生电阻
２. 集电极串联电阻rCS rC SrC1rC2rC3
2.3.1 集成NPN晶体管中的寄生电阻
２. 集电极串联电阻rCS
R1= epi*lch*cwc
R5=
epi*
hb le*we
增加n+埋 层、穿透 磷扩散、
EC B
2.4.1 横向PNP管
二. 横向PNP管的电学特性
3. 击穿电压低，由c-e穿通电压 决定，突变结近似： VPT=qNBWbL2/2osi
4. 特征频率低 (受WbL和寄生PNP影响)
5.临界电流ICr小。
EC B
2.4.1 横向PNP管
三. 横向PNP管常用图形
1.单个横向PNP管
结构简单，面积小
BC P N+
P+ N–-epi
P+
P-Sub
2.5.1 一般集成二极管
7.单独SC结
VF=VSCF BV=BVSC Cj = Cs Cp= 0 无寄生PNP管
C N+ P+ N–-epi P+
P-Sub
从表2.2中可以看到：
(1)BC短接二极管，因为没有寄生PNP效应，且 存储时间最短，正向压降低，故一般DTL电路的 输入端的门二极管都采用这种接法；
△V=VBE-VBC
B(P)
PNP
S(P)
EB
P+
P N+
N–-epi
P-Sub
NPN
C(N)
C
N+
P+
2.3 集成双极晶体管的无源寄生效应
第二章 集成电路中的元器件及其寄生效应ppt课件
P+ PN结电容 MOS电容
§2-3 横向PNP管
双极集成电路中的基本器件 是NPN管，但在模拟电路中也往 往需要PNP管子，如运算放大器的 输入输出级的有源负载等都经常 使用PNP管。虽然PNP管的单管性 能不如NPN管，但仍然使电路的 性能得到了改善。横向PNP管的出 现，也促使了IIL电路的实现。
C 移速度。 是栅氧化层的单位面积的电容。 OX
式（3.2）就是NMOS器件工作在非饱和区的I-V特性， I D
与 V D S 呈平方律的关系。
如图，我们给出了不同的V G S 下，
根据式（3.2）得出的抛物线，表示
了器件产生的电流随 V G S 增大而增
加。通过计算偏导数很容易计算出
每条抛物线的极值均发生在
以NMOS晶体管为例，我们假设：0 V D S V G S V T H ，在
图中我们从半导体物理的角度出发进行一系列的推导，得到
I VVVV D K 2 ,W L 2
G S T H
D S2 D S
（3.2）
式中 K , 称为器件的跨导系数，
K C , n OX
（3.3）
称为低场电子迁移率，表示单位场强下电子的平均漂 n
一、衬底PNP管
1.集电区是整个电路的公
共衬底。
C
EB
2.其晶体管作用只发生在
纵向，各节面积较平坦， P+
发生区面积可以做的很
P N+
N–-epi
P+
大，所以工作电流可以 P-Sub
很大。
3.因为衬底作为集电区，故不存在有源寄生效应，故可不 用掩埋层。
4.基区电阻较大。
5.集电极串联电阻和集电结电容较大。
§2-3 横向PNP管
双极集成电路中的基本器件 是NPN管，但在模拟电路中也往 往需要PNP管子，如运算放大器的 输入输出级的有源负载等都经常 使用PNP管。虽然PNP管的单管性 能不如NPN管，但仍然使电路的 性能得到了改善。横向PNP管的出 现，也促使了IIL电路的实现。
C 移速度。 是栅氧化层的单位面积的电容。 OX
式（3.2）就是NMOS器件工作在非饱和区的I-V特性， I D
与 V D S 呈平方律的关系。
如图，我们给出了不同的V G S 下，
根据式（3.2）得出的抛物线，表示
了器件产生的电流随 V G S 增大而增
加。通过计算偏导数很容易计算出
每条抛物线的极值均发生在
以NMOS晶体管为例，我们假设：0 V D S V G S V T H ，在
图中我们从半导体物理的角度出发进行一系列的推导，得到
I VVVV D K 2 ,W L 2
G S T H
D S2 D S
（3.2）
式中 K , 称为器件的跨导系数，
K C , n OX
（3.3）
称为低场电子迁移率，表示单位场强下电子的平均漂 n
一、衬底PNP管
1.集电区是整个电路的公
共衬底。
C
EB
2.其晶体管作用只发生在
纵向，各节面积较平坦， P+
发生区面积可以做的很
P N+
N–-epi
P+
大，所以工作电流可以 P-Sub
很大。
3.因为衬底作为集电区，故不存在有源寄生效应，故可不 用掩埋层。
4.基区电阻较大。
5.集电极串联电阻和集电结电容较大。
集成电路中的元器件及其寄生效应教学课件
工作。
案例研究
实际案例1
分析实际电路中的寄生效应问题，并提出解决方 案。
实பைடு நூலகம்案例2
探讨在高频电路中如何避免寄生效应的影响。
总结与展望
通过了解集成电路中的元器件及其寄生效应，我们可以更好地设计和选择电路，以提高性能和可靠性。 感谢您的关注！
寄生效应的影响
• 信号幅度变化 • 信号延迟 • 功耗增加 • 噪声增加
寄生效应的补偿和抑制方法
1
补偿方法
通过设计合适的电路结构和引入补偿元件，可减小或消除寄生效应。
2
抑制方法
采用电路隔离、屏蔽和滤波技术等手段，减弱寄生效应的影响。
元器件选择和设计考虑因素
• 功能需求：根据电路的具体功能要求选择合适的元器件。 • 寄生效应的影响：评估不同元器件的寄生效应对电路性能的影响。 • 兼容性的考虑：确保选用的元器件在整个电路系统中能够兼容和协同
集成电路中的元器件及其 寄生效应教学课件PPT
本课件介绍集成电路的定义、分类以及常见的元器件。还将涵盖元器件的寄 生效应，其对电路性能的影响，以及补偿和抑制方法。最后讨论元器件选择 和设计考虑因素，并通过实际案例进行深入分析。
什么是集成电路
集成电路是将数百甚至数千个电子器件集成到单个芯片上的电子元件。它通 过减小电子组件之间的物理距离并提高电路速度来实现功能的高度集成。
常见的元器件
传导器件
用于电流传导和信号放大， 如晶体管和MOSFET。
绝缘器件
用于电气隔离和信号传输， 如电容和绝缘栅双极型晶 体管（IGBT）。
功能器件
能够增加电路功能的特殊 器件，如操作放大器和稳 压器。
元器件的寄生效应
元器件的寄生效应是指在实际电路中，由于元器件的物理特性以及相互之间的耦合影响，导致电路性能 产生的非预期影响。
案例研究
实际案例1
分析实际电路中的寄生效应问题，并提出解决方 案。
实பைடு நூலகம்案例2
探讨在高频电路中如何避免寄生效应的影响。
总结与展望
通过了解集成电路中的元器件及其寄生效应，我们可以更好地设计和选择电路，以提高性能和可靠性。 感谢您的关注！
寄生效应的影响
• 信号幅度变化 • 信号延迟 • 功耗增加 • 噪声增加
寄生效应的补偿和抑制方法
1
补偿方法
通过设计合适的电路结构和引入补偿元件，可减小或消除寄生效应。
2
抑制方法
采用电路隔离、屏蔽和滤波技术等手段，减弱寄生效应的影响。
元器件选择和设计考虑因素
• 功能需求：根据电路的具体功能要求选择合适的元器件。 • 寄生效应的影响：评估不同元器件的寄生效应对电路性能的影响。 • 兼容性的考虑：确保选用的元器件在整个电路系统中能够兼容和协同
集成电路中的元器件及其 寄生效应教学课件PPT
本课件介绍集成电路的定义、分类以及常见的元器件。还将涵盖元器件的寄 生效应，其对电路性能的影响，以及补偿和抑制方法。最后讨论元器件选择 和设计考虑因素，并通过实际案例进行深入分析。
什么是集成电路
集成电路是将数百甚至数千个电子器件集成到单个芯片上的电子元件。它通 过减小电子组件之间的物理距离并提高电路速度来实现功能的高度集成。
常见的元器件
传导器件
用于电流传导和信号放大， 如晶体管和MOSFET。
绝缘器件
用于电气隔离和信号传输， 如电容和绝缘栅双极型晶 体管（IGBT）。
功能器件
能够增加电路功能的特殊 器件，如操作放大器和稳 压器。
元器件的寄生效应
元器件的寄生效应是指在实际电路中，由于元器件的物理特性以及相互之间的耦合影响，导致电路性能 产生的非预期影响。
第二章集成电路中的晶体管及其寄生效应
MOSFET49级模型(Level=49, BSIM3V3)
共有166(174)个参数! • 67个DC 参数 • 13个AC 和电容参数 • 2个NQS模型参数 • 10个温度参数 • 11个W和L参数 • 4个边界参数 • 4个工艺参数 • 8个噪声模型参数 • 47二极管, 耗尽层电容和电阻参数 • 8个平滑函数参数(在3.0版本中)
横向PNP管的有效基区宽度大 埋层的抑制作用，使折回集电极的少子路径增加 空穴的扩散系数只有电子扩散系数的1/3左右
提高横向PNP管的特征频率fT措施
增加结深xjc（是否与工艺兼容） 减小发射区尺寸 提高工艺精度减小等效基区宽度 降低外延层掺杂浓度，提高横向PNP管发射区掺 杂浓度（是否与工艺兼容）
次表面齐纳管
将击穿引入体内 （扩散法）
次表面齐纳管 （离子注入法）
2.6 SBD和SCT
（一）SBD（肖特基势垒二极管） 金属与半导体接触形成SBD
SBD（肖特基势垒二极管）VS. pn 二极管
SBD的反向饱和电流IDS大； SBD的正向导通压降Vth小； 正向电压温度系数不同； 小注入时，SBD是多子器件，响应速度快； SBD体串联电阻大（做在外延层上）
可采用外延层掺金工艺，引入深能级杂质，降低 少子寿命，从而降低 。掺金工艺是在NPN管集电区掺
金（相当于在PNP管基区掺金）掺金的作用，使PNP管基区中高复 合中心数增加，少数载流子在基区复合加剧，由于非平衡少数载流 子不可能到达集电区从而使寄生PNP管电流放大系数大大降低
NPN管基区侧壁到P+隔离环之间也会形成横向 PNP管，必须使NPN管基区外侧和隔离框保持足 够距离
对电路设计工程师来说, 采用什么模型参数在很大程度 上还取决于能从相应的工艺制造单位得到何种模型参数！
集成电路中的晶体管及其寄生
2. VBC变化所引起的耗尽层宽度的变化，也会使rCS发生 变化。
（1）rC1的计算
在进行rC1的计算时，假定其图形是一个上下底为矩形且 相互平行的锥体，其上底为有效集电结面积Sc.eff，即Sc.eff ＝SE(发射结面积)，并作以下近似： ①上底、下底备为等位面； ②锥体内的电流只在垂直方 向流动； ③在上、下面上的电流分布 是均匀的。
2.6.2 肖特基箝位晶体管
2.7 MOS集成电路中的有源寄生效应
2.7.1 场区寄生MOSFET
一种场区寄生MOSFET：一条铝线 跨接两个相邻的扩散区时，就形成 了一个以A，B为源、漏，以C为栅 的场区寄生MOSFET。 由于扩散区A，B和铝线C上的电压 是相互独立变化的，当铝线C上的电 压使铝线下的衬底反型形成沟道时， 就会导致A，B间有电流流通，而使 电路失效或参数变坏。为防止场区 寄生MOSFET的导通，必须提高开 启电压。
（3） rB3的计算
• 外基区表面的杂质浓度很高，且发射区掩模孔和基极 接触掩模孔之间的距离基极 • 电流主要流经外基区的表面，因而rB3中体电阻的影响 很小 • rB3主要是电极金属与基区的接触电阻rBC ； • rB3远小于rB1、 rB2通常忽略不计
2.3.2 集成NPN管中的寄生电容
分类： ① 与PN结有关的耗尽层势垒电容Cj； ② 与可动载流子在中性区的存储电荷有关的扩散电容CD。 ③ 电极引线的延伸电极电容Cpad，一般情况下Cpad很小，可忽略不 计。 1、PN结势垒电容Cj——利用劳伦斯——沃纳曲线； 梅耶等针对典型的集成电路工艺，计算了各种结的零偏单位 面积结电容，可以用来快速计算各类集成电路PN结势垒电容。 2、扩散电容CD——反映晶体管内可动少子存储电荷与所加偏压的 关系PN结反偏少子耗尽，CD不予考虑，只考虑正偏的CD 正向工作：只需考虑CDE 反向工作：只需考虑CDC 饱和工作：CDE、CDC都要考虑。
（1）rC1的计算
在进行rC1的计算时，假定其图形是一个上下底为矩形且 相互平行的锥体，其上底为有效集电结面积Sc.eff，即Sc.eff ＝SE(发射结面积)，并作以下近似： ①上底、下底备为等位面； ②锥体内的电流只在垂直方 向流动； ③在上、下面上的电流分布 是均匀的。
2.6.2 肖特基箝位晶体管
2.7 MOS集成电路中的有源寄生效应
2.7.1 场区寄生MOSFET
一种场区寄生MOSFET：一条铝线 跨接两个相邻的扩散区时，就形成 了一个以A，B为源、漏，以C为栅 的场区寄生MOSFET。 由于扩散区A，B和铝线C上的电压 是相互独立变化的，当铝线C上的电 压使铝线下的衬底反型形成沟道时， 就会导致A，B间有电流流通，而使 电路失效或参数变坏。为防止场区 寄生MOSFET的导通，必须提高开 启电压。
（3） rB3的计算
• 外基区表面的杂质浓度很高，且发射区掩模孔和基极 接触掩模孔之间的距离基极 • 电流主要流经外基区的表面，因而rB3中体电阻的影响 很小 • rB3主要是电极金属与基区的接触电阻rBC ； • rB3远小于rB1、 rB2通常忽略不计
2.3.2 集成NPN管中的寄生电容
分类： ① 与PN结有关的耗尽层势垒电容Cj； ② 与可动载流子在中性区的存储电荷有关的扩散电容CD。 ③ 电极引线的延伸电极电容Cpad，一般情况下Cpad很小，可忽略不 计。 1、PN结势垒电容Cj——利用劳伦斯——沃纳曲线； 梅耶等针对典型的集成电路工艺，计算了各种结的零偏单位 面积结电容，可以用来快速计算各类集成电路PN结势垒电容。 2、扩散电容CD——反映晶体管内可动少子存储电荷与所加偏压的 关系PN结反偏少子耗尽，CD不予考虑，只考虑正偏的CD 正向工作：只需考虑CDE 反向工作：只需考虑CDC 饱和工作：CDE、CDC都要考虑。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
四层三结结构的双极晶体管
23
2018/10/14
双极集成电路元件断面图
E
P+ n+
n+-BL
B
C
S P+
p
n+
n-epi P-Si
衬底接最低电位
E(n+)
B(p) npn
等效电路
pnp S(p)
C(n)
隐埋层作用：1. 减小寄生pnp管的影响 2. 减小集电极串联电阻
24 2018/10/14
双极集成电路等效电路
I
E
I1
N
P
I2
N
IC
C
V1
V2
A
I1 I2
V 1 0
NPN管反向运用时 共基极短路电流增 益 IE V 1 0 R IC
I2 B I1
V 20
IC IE
V 20
F
2018/10/14
NPN管正向运用时 共基极短路电流增 43 益 理想本征集成双极晶体管的EM模型
B
IB
E
I DE I ES (e 1)
IDC
N
V1 VT
I
E
IDE
N
P
IC
C
V1
V2
I DC I CS (e 1)
V2 VT
2018/10/14
理想本征集成双极晶体管的EM模型
41
实际双极晶体管的结构 由两个相距很近的PN结组成：
发 射 极 发射区 发 射 基区 结 基极 收 集 结 集电区 集 电 极
• 4:第二次光刻----P+隔离扩散孔光刻
E
B
C
S
P+
n-epi
31
n+
p
n+-BL
n+
P+
Tepi Tepi
P-Si P-Si 典型PN结隔离双极集成电路中元件的形成过程
2018/10/14
• 5:第三次光刻----P型基区扩散孔光刻
E P+ n+
n+-BL
B
C
S P+
p
n+
n-epi
P-Si
V VT
A:结面积, D:扩散系数,L:扩散长度, pn0,np0:平衡少子寿命
2018/10/14
正方向
V
39
二极管的等效电路模型
+ VD -
I I so (e 1)
VD VT
-
+
正向偏置
反向偏置
2018/10/14
40
两结三层三极管(双结晶体管) 假设p区很宽，忽略两个PN结的相互作用，则：
三极管内载流子的传输过程
10
三极管内有两种载流子参与导电，故称此种三极管 1.发射区向基区注入电子（ IBN 、I 小） 2. 电子在基区中的扩散与复合（ I ） 另外 ,基区集电区本身存在的少子， EN 3. 集电区收集扩散过来的电子（ I CN）EP 为双极型三极管，记为 BJT (Bipolar Junction Transistor) 在集电结上存在漂移运动，由此形成电流 ICBO 2018/10/14
集 电 结
集电区 N
B
E
N+
n
p
结构特点：1. 发射区掺杂浓度最大，基区次之，集电极最小 2.基区宽度很窄
8 2018/10/14
放大状态下BJT的工作原理
正常放大时外加偏 置电压的要求
发射区向基区注入载流子
集电区从基区接受载流子
9 2018/10/14
发射结应加正向电压 （正向偏置） 集电结应加反向电压 （反向偏置）
E P+ n+
B
C
S P+
p
n+-BL
n+
n-epi P-Si
N+隐埋层
P-Si衬底
26
2018/10/14
典型PN结隔离双极集成电路中元件的形成过程
具体步骤如下： 1．生长二氧化硅（湿法氧化）：
SiO2
Si- 衬底
Si(固体)+ 2H2O SiO2（固体）+2H2
2018/10/14
27
2．隐埋层光刻：
半导体 集成电路
夏炜炜 扬州大学物理科学与技术学院 E-mail：wwxia@
1. 集成电路的基本概念 2. 半导体集成电路的分类 3. 半导体集成电路的几个重要概念
2
2018/10/14
内容概述
双极型集成电路 集 成 电 路
按器件类型分
BiCMOS集成电路 MOS集成电路 SSI（100以下个等效门） MSI（<103个等效门） LSI （<104个等效门） VLSI（>104个以上等效门）
发射区：发射载流子 集电区：收集载流子
基区：传送和控制载流子
放大状态下BJT中载流子的传输过程
11 2018/10/14
根据传输过程可知
电流分配关系
IE=IB+ IC
IC= INC+ ICBO
传输到集电极的电流 设 发射极注入电流
I NC 即 IE
所以 IC= IE+ ICBO 通常 IC >> ICBO
则有
I C I E
放大状态下BJT中载流子的传输过程
为电流放大系数。它只与管
子的结构尺寸和掺杂浓度有关， 与外加电压无关。一般 = 0.9 0.99 。 2018/10/14
12
又：把 IE=IB+ IC 代入 IC= IE+ ICBO 整理得：I C I B 1 I CBO 1 1 设 1 且令 ICEO= (1+ ) ICBO （穿透电流）
则 I C I B I CEO
当 I C I CEO 时，I C I B
是另一个电流放大系数。同样，它也只与管
13
子的结构尺寸和掺杂浓度有关，与外加电压无关。 2018/10/14 一般 >> 1 。
正向工作区
• 发射结正偏，发射极发射电子，在基区中扩散前 进，大部分被集电极反偏结收集： I c I e I cbo I e ( 接近于1） • 具有电流放大作用： I c I b
• 理想本征双极晶体管的埃伯斯-莫尔 模型 • 双极集成电路中的有源寄生效应
2018/10/14
6
双极集成电路中元件结构
双极集成电路的基本工艺
7
2018/10/14
2.1双极晶体管的单管结构及工作原理
• 双极器件：两种载流子（电子和空穴）同时参与导电
集 电 极
发 射 极 C
发射区 N+
发 射 基区 P 结 基极
2018/10/14 38
2.3
理想本征集成双极晶体管的EM模型
一结两层二极管(单结晶体管)
P-Si
N-Si
I V
I I s 0 (e 1)
V VT
IS0
Dn nP 0 DP Pn 0 I(mA) 热电压 . Aq( ) T=300K,约为26mv Ln LP
ISO
I I so (e 1)
32
2018/10/14
典型PN结隔离双极集成电路中元件的形成过程
• 6:第四次光刻----N+发射区扩散孔光刻
E P+ n+
n+-BL
B
C
S P+
p
n+
n-epi
P-Si
33
2018/10/14
典型PN结隔离双极集成电路中元件的形成过程
• 7:第五次光刻----引线孔光刻
E P+ n+
n+-BL
14
2018/10/14
E
C N P N
B
当发射结正偏（VBE>0)，集电结也正偏（VBC>0)时(但注意，VCE仍
大于0)，为饱和工作区。 1. 发射结正偏，向基区注入电子，集电结也正偏，也向基区注入电 子（远小于发射区注入的电子浓度），基区电荷明显增加（存在 少子存储效应），从发射极到集电极仍存在电子扩散电流，但明 显下降。 2.不再存在象正向工作区一样的电流放大作用，即 I c I b 不再成立。 3. 对应饱和条件的VCE值，称为饱和电压VCES，其值约为0.3V，深 饱和时VCES达0.1～0.2V。
• 1:衬底选择
确定衬底材料类型 确定衬底材料电阻率
确定衬底材料晶向
E P+
n+
n+-BL
P型硅(p-Si) ρ≈10Ω .cm （111）偏离2~50
B
C S P+
p
n+
n-epi P-Si
25
2018/10/14
典型PN结隔离双极集成电路中元件的形成过程
• 2:第一次光刻----N+隐埋层扩散孔光刻
BJT的三种组态
2018/10/14 44
三结四层结构(多结晶体管) S
IS V3 IC V2 V1
ห้องสมุดไป่ตู้
I1 I ES (e 1) aI CS (e 1) I 2 bI ES (e 1) I CS (e 1) cI SS (e 1)
C
V1 VT V2 VT V3 VT V2 VT V3 VT
1. 二极管 （PN结）
电路符号： +
有电流流过 没有电流流过
I
对于硅二极管，正方向的 电位差与流过的电流大小 无关，始终保持0.6V-0.7V