第二章双极集成电路中的元件形成及寄生效应.

B
C
S P+
p
n+
n-epi
P-Si
34
2018/10/14
典型PN结隔离双极集成电路中元件的形成过程
• 8:铝淀积
35
2018/10/14
典型PN结隔离双极集成电路中元件的形成过程
• 9:第六次光刻----反刻铝
36
2018/10/14
典型PN结隔离双极集成电路中元件的形成过程
A
A’
P+隔离扩散 P基区扩散 N+扩散 接触孔
E P+ n+
B
C
S P+
p
n+-BL
n+
n-epi P-Si
N+隐埋层
P-Si衬底
26
2018/10/14
典型PN结隔离双极集成电路中元件的形成过程
具体步骤如下： 1．生长二氧化硅（湿法氧化）：
SiO2
Si- 衬底
Si(固体)+ 2H2O SiO2（固体）+2H2
2018/10/14
27
2．隐埋层光刻：
32
2018/10/14
典型PN结隔离双极集成电路中元件的形成过程
• 6:第四次光刻----N+发射区扩散孔光刻
E P+ n+
n+-BL
B
C
S P+
p
n+
n-epi
P-Si
33
2018/10/14
典型PN结隔离双极集成电路中元件的形成过程
• 7:第五次光刻----引线孔光刻
E P+ n+
n+-BL
则 I C I B I CEO
当 I C I CEO 时，I C I B
是另一个电流放大系数。同样，它也只与管
13
子的结构尺寸和掺杂浓度有关，与外加电压无关。 2018/10/14 一般 >> 1 。
正向工作区
• 发射结正偏，发射极发射电子，在基区中扩散前 进，大部分被集电极反偏结收集： I c I e I cbo I e ( 接近于1） • 具有电流放大作用： I c I b
• 4:第二次光刻----P+隔离扩散孔光刻
E
B
C
S
P+
n-epi
31
n+
p
n+-BL
n+
P+
Tepi Tepi
P-Si P-Si 典型PN结隔离双极集成电路中元件的形成过程
2018/10/14
• 5:第三次光刻----P型基区扩散孔光刻
E P+ n+
n+-BL
B
C
S P+
p
n+
n-epi
P-Si
14
2018/10/14
E
C N P N
B
当发射结正偏（VBE>0)，集电结也正偏（VBC>0)时(但注意，VCE仍
大于0)，为饱和工作区。 1. 发射结正偏，向基区注入电子，集电结也正偏，也向基区注入电 子（远小于发射区注入的电子浓度），基区电荷明显增加（存在 少子存储效应），从发射极到集电极仍存在电子扩散电流，但明 显下降。 2.不再存在象正向工作区一样的电流放大作用，即 I c I b 不再成立。 3. 对应饱和条件的VCE值，称为饱和电压VCES，其值约为0.3V，深 饱和时VCES达0.1～0.2V。
B
IB
E
I DE I ES (e 1)
IDC
N
V1 VT
I
E
IDE
N
P
IC
C
V1
V2
I DC I CS (e 1)
V2 VT
2018/10/14
理想本征集成双极晶体管的EM模型
41
实际双极晶体管的结构 由两个相距很近的PN结组成：
发 射 极 发射区 发 射 基区 结 基极 收 集 结 集电区 集 电 极
V1 VT
V2 VT
p I3
n I2
B
IB
p n
I1 IE
I 3 dI CS (e 1) I SS (e 1)
I1 V1 0 a R I 2 V3 0 I 2 V1 0 c SR I 3 V2 0 I 2 V2 0 b F I1 V3 0 I 3 V2 0 d SF I 2 V3 0
BJT的三种组态
2018/10/14 44
三结四层结构(多结晶体管) S
IS V3 IC V2 V1
I1 I ES (e 1) aI CS (e 1) I 2 bI ES (e 1) I CS (e 1) cI SS (e 1)
C
V1 VT V2 VT V3 VT V2 VT V3 VT
1. 二极管 （PN结）
电路符号： +
有电流流过 没有电流流过
I
对于硅二极管，正方向的 电位差与流过的电流大小 无关，始终保持0.6V-0.7V
V
反方向
正方向
+
17 2018/10/14
P-Si
N-Si
-
二极管 （PN结）平面工艺
p n
18
2018/10/14
2. 双极型 晶体管
B端
B端
E端
n
p
E E P+ n+
B B
C C
S
铝线
S P+
隐埋层
p
n+-BL
n+
n-epi
P-Si
37
2018/10/14
双极集成电路元件断面图
E
B
C
S
P+
n+
p
n+
P+
n-epi
n+-BL
P-Si
为了减小结电容,击穿电压高，外延层下推小,电阻率应取大; 为了减小集电极串联电阻,饱和压降小，电阻率应取小. TTL电路：0.2Ω .cm 模拟电路：0.5～5Ω .cm
四层三结结构的双极晶体管
23
2018/10/14
双极集成电路元件断面图
E
P+ n+
n+-BL
B
C
S P+
p
n+
n-epi P-Si
衬底接最低电位
E(n+)
B(p) npn
等效电路
pnp S(p)
C(n)
隐埋层作用：1. 减小寄生pnp管的影响 2. 减小集电极串联电阻
24 2018/10/14
双极集成电路等效电路
I
E
I1
N
P
I2
N
IC
C
V1
V2
A
I1 I2
V 1 0
NPN管反向运用时 共基极短路电流增 益 IE V 1 0 R IC
I2 B I1
V 20
IC IE
V 20
F
2018/10/14
NPN管正向运用时 共基极短路电流增 43 益 理想本征集成双极晶体管的EM模型
• 1:衬底选择
确定衬底材料类型 确定衬底材料电阻率
确定衬底材料晶向
E P+
n+
n+-BL
P型硅(p-Si) ρ≈10Ω .cm （111）偏离2~50
B
C S P+
p
n+
n-epi P-Si
25
2018/10/14
典型PN结隔离双极集成电路中元件的形成过程
• 2:第一次光刻----N+隐埋层扩散孔光刻
E
2018/10/14
理想本征集成双极晶体管的EM模型
45
三结四层结构(多结晶体管)
发射区：发射载流子 集电区：收集载流子
基区：传送和控制载流子
放大状态下BJT中载流子的传输过程
11 2018/10/14
根据传输过程可知
电流分配关系
IE=IB+ IC
IC= INC+ ICBO
传输到集电极的电流 设 发射极注入电流
I NC 即 IE
所以 IC= IE+ ICBO 通常 IC >> ICBO
V VT
A:结面积, D:扩散系数,L:扩散长度, pn0,np0:平衡少子寿命
2018/10/14
正方向
V
39
二极管的等效电路模型
+ VD -
I I so (e 1)
VD VT
-
+
正向偏置
反向偏置
2018/10/14
40
两结三层三极管(双结晶体管) 假设p区很宽，忽略两个PN结的相互作用，则：
• 理想本征双极晶体管的埃伯斯-莫尔 模型 • 双极集成电路中的有源寄生效应
2018/10/14
6
双极集成电路中元件结构
双极集成电路的基本工艺
7
2018/10/14
2.1双极晶体管的单管结构及工作原理
• 双极器件：两种载流子（电子和空穴）同时参与导电
集 电 极
发 射 极 C
发射区 N+
发 射 基区 P 结 基极
涂胶
光源
腌膜对准
曝光
28 2018/10/14
显影
E
B
C
S
刻蚀（等离子体刻蚀）
去胶
n+ n-epi
3．N+掺杂： N+
P+
p
n+-BL
n+
P+
Tepi Tepi
P-Si P-Si N+
As掺杂（离子注入）
2018/10/14
去除氧化膜
29
• 3:外延层
主要设计参数 外延层的电阻率ρ;
A
E
B C S
基区宽度远远小于少子扩散长度，相邻PN结 之间存在着相互作用
2018/10/14
42
两结三层三极管(双结晶体管)
I1 I ES (e 1) AI CS (e 1) I 2 BI ES (e 1) I CS (e 1)
B
V1 VT V2 VT
V1 VT
V2 VT
IB
E
E P+ n+
n+
PN结隔离
C S C B E
n+
B
p
n
n+ P+ n+
n
p
n+
P+
P-Si
22
2018/10/14
双极集成电路中元件的隔离
4
双极集成电路元件的形成过程、结构和寄生效应
集电区 (N型外延层)
E B C S P+ 衬底(P型)
发射区 (N+型)
基区(P 型)
P+
n+
n+-BL
p
n+
n-epi P-Si
2018/10/14 38
2.3
理想本征集成双极晶体管的EM模型
一结两层二极管(单结晶体管)
P-Si
N-Si
I V
I I s 0 (e 1)
V VT
IS0
Dn nP 0 DP Pn 0 I(mA) 热电压 . Aq( ) T=300K,约为26mv Ln LP
ISO
I I so (e 1)
半导体 集成电路
夏炜炜 扬州大学物理科学与技术学院 E-mail：wwxia@yzu.edu.cn
1. 集成电路的基本概念 2. 半导体集成电路的分类 3. 半导体集成电路的几个重要概念
2
2018/10/14
内容概述
双极型集成电路 集 成 电 路
按器件类型分
BiCMOS集成电路 MOS集成电路 SSI（100以下个等效门） MSI（<103个等效门） LSI （<104个等效门） VLSI（>104个以上等效门）
外延层的厚度Tepi;
P+
n+
p
n+-BL
后道工序生成氧化 层消耗的外延厚度
n+
P+
tepi-ox xmc xjc TBL-up
基区扩散结深 集电结耗尽区宽度 隐埋层上推距离
n-epi
Tepi Tepi
P-Si P-Si
TTL电路：3～7μm Tepi> xjc+xmc +TBL-up+tepi-ox A 模拟电路： 7’ ～17μm 2018/10/14 30 典型PN结隔离双极集成电路中元件的形成过程

15
2018/10/14
当发射结反偏（VBE<0),集电结也反偏（VBC<0) 时，为截止区。
当VBC>0 ， VBE<0时，为反向工作区。工作原理类似于正向工作区， 但是由于集电区的掺杂浓度低，因此其发射效率低， R 很小（约0.02）。
C
N
P
N
E
B
16 2018/10/14
反向工作区
2.2双极集成晶体管的结构与制造工艺
集 电 结
集电区 N
B
E
N+
n
p
结构Baidu Nhomakorabea点：1. 发射区掺杂浓度最大，基区次之，集电极最小 2.基区宽度很窄
8 2018/10/14
放大状态下BJT的工作原理
正常放大时外加偏 置电压的要求
发射区向基区注入载流子
集电区从基区接受载流子
9 2018/10/14
发射结应加正向电压 （正向偏置） 集电结应加反向电压 （反向偏置）
三极管内载流子的传输过程
10
三极管内有两种载流子参与导电，故称此种三极管 1.发射区向基区注入电子（ IBN 、I 小） 2. 电子在基区中的扩散与复合（ I ） 另外 ,基区集电区本身存在的少子， EN 3. 集电区收集扩散过来的电子（ I CN）EP 为双极型三极管，记为 BJT (Bipolar Junction Transistor) 在集电结上存在漂移运动，由此形成电流 ICBO 2018/10/14
按集成度分
模拟集成电路
按信号类型分
数模混合集成电路
数字集成电路
集成度、工作频率、电源电压、特征尺寸、硅片直径
3 2018/10/14
4
2018/10/14
第2章
双极集成电路中的元件形成 及其寄生效应
5
2018/10/14
• 双极集成电路的基本制造工艺
– 双极集成电路中的元件结构 – 双极集成电路的基本工艺
则有
I C I E
放大状态下BJT中载流子的传输过程
为电流放大系数。它只与管
子的结构尺寸和掺杂浓度有关， 与外加电压无关。一般 = 0.9 0.99 。 2018/10/14
12
又：把 IE=IB+ IC 代入 IC= IE+ ICBO 整理得：I C I B 1 I CBO 1 1 设 1 且令 ICEO= (1+ ) ICBO （穿透电流）
B
n
C端 E端
p
n
B
p
C端
E
B
C
E
B
C
E
2018/10/14
N
P
N
C
E
P
N
P
C
19
B E
B
C
?
N C
E
N
P
C
B
E
N+
C
BE
n
2018/10/14
p
20
3
双极集成电路中元件的隔离
B B C B E
E C
E C
B E
C
n n
B
n
n
p
p
B
E
C
E
21
2018/10/14
C
B
E
n
C
B
E
n
n
p
n
p
介质隔离