南航自动控制原理第8章
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数据链路
2 1
数据链路层协议
物理层协议 物理通道
物理
物理
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.3.3 网络适配器
RTL8019AS是REALTEK公司生产的一种高集成度的以太网控 制器，适用于即插即用NE2000可兼容适配器，并具有全双工 和省电特点。 分为接收逻辑、地址识
第8章 微型计算机系统的发展
微型计算机体系结构 系统外部总线 网络接口与网络协议 80X86的多任务保护
第8章 微型计算机系统的发展
8.1 微型计算机体系结构
8.1.1 IBM PC/AT微机系统
形成24位的地址总 线及16位的数据总线
微处理 器子系统
形成控制总线
南京航空航天大学 电子信息工程学院
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.2.4 PCI Express总线
PCI Express的连接是建立在一个双向的序列的点对点连接 基础之上，称之为“传输通道”。PCI Express总线的传输 依赖于多层协议，由物理层，数据链接层和交换层构成。 1. 物理层：PCI Express采用串行方式传输数据，每组点对 点数据传输通道使用两个单向的低电压差分信号（LVDS） 进行传输。 2. 数据链接层：采用按序的交换层数据包（Transaction Layer Packets, TLPs），按32位循环冗余校验码进行数据保 护，采用检错重传机制（Ack and Nak signaling）保证传输 的正确性，无应答或等待超时的数据包会被重新传输。 3. 交换层：PCI Express采用分离交换（数据提交和应答在 时间上分离），以保证传输通道在目标端设备等待发送回 应信息传送其它数据信息。
第8章 微型计算机系统的发展
82380是整个微机系统的核心，它集成了多个不同功能的接口 组件。 减少对微处理机的中断次数，加
32位8通道DMA控制器 20级可编程中断控制器 4个16位可编程区间计时器 可编程等待状态控制器 内部总路线仲裁和控制器 系统复位逻辑 DRAM刷新控制器 快多页传送的速度，为需要分页的 环境提供极佳的性能 除中断向量的程序 设计外，其他与 8259A的功能一样
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
⑦
MEMCS16 ：如果总线上的某一存储器卡要传送16位数据，则必须
⑧
⑨
⑩
11
产生一个有效的（低电平）信号，该信号加到系统板上，通知主 板实现16位数据的传送。此信号需利用三态门或集电极开路门驱 动。 I / OCS16 ：如果某一I/O接口卡要传送16位数据，则必须产生一 个有效的（低电平）信号，该信号加到系统板上，通知主板实现 16位数据的传送。 MASTER ：该信号与DRQ线一起用于获取对系统总线的控制权， 使I/O通道上的处理器暂时控制系统总线并访问存储器和外设。 DRQ0~DRQ3、DRQ5~DRQ7：DMA请求信号，优先权从高到低的 顺序为DRQ0、DRQ1…DRQ7。其中DRQ0~DRQ3用于8位DMA传 送，DRQ5~DRQ7用于16位DMA传送。 IRQ3~IRQ7、IRQ9~IRQ12、IRQ14~IRQ15：可屏蔽中断请求信号， 优先权从高到低的顺序为IRQ9~IRQ12、IRQ14、IRQ15、IRQ3~IRQ7。 要注意的是，原PC总线的IRQ2引脚，在ISA总线上变为IRQ9。
第8章 微型计算机系统的发展
PC/XT和PC/AT机存储空间分配
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.1.2 80来自百度文库86、80486微机系统
微处理器80386、数值协同处理器80387、外部设备控制器 82380和高速缓冲存储器Cache的控制器82385
南京航空航天大学 电子信息工程学院
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
CLK信号是PCI总线上所有设备的一个输入信号，为所有PCI总线 上设备的I/O操作提供同步定时。RST#使各信号线的初始状态处于 系统规定的初始状态或高阻态。 地址/数据总线AD0~AD31是分时复用的信号线。 C/BE#0~C/BE#3（命令/字节使能），为复用线。在传输数据阶段， 指明所传输数据的各个字节的通路；在传送地址阶段，决定了总线 操作的类型：I/O读、I/O写、存储器读、存储器写、存储器多重写、 中断响应、配置读、配置写和双地址周期等。 PAR信号用于对AD0~AD31和C/BE#0~C/BE#3的偶校验。 接口控制信号：成帧信号FRAME#、停止传输STOP#、目标设备就 绪信号TDRY#、始发设备就绪信号IRDY#、初始化设备选择IDSEL、 资源封锁LOCK#和设备选择DEVSEL#。 PCI总线采用独立请求的仲裁方式：每一个PCI始发设备都有一对总 线仲裁线REQ#和GNT#直接连到PCI总线仲裁器，各始发设备使用 总线时，分别独立的向PCI总线仲裁器发出总线请求信号REQ#，由 总线仲裁器决定把总线使用权赋给哪一个设备。
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
② SD8~SD15：新增加的8位高位数据线。 ③ SBHE ：高字节允许信号，当其为低电平时表示数据总线正 在传送高字节SD8~SD15，16位设备可以利用其控制 SD8~SD15接到数据总线缓冲器上。 ④ MEMR、 SMEMR ：存储器读信号，MEMR在所有存储器读周期 有效，SMEMR取自MEMR和存储器低1MB的译码，所以仅 当读取存储器低1MB时才有效。 ⑤ MEMW、 SMEMW：存储器写信号，MEMW在所有存储器写周期 有效，SMEMW取自MEMW和存储器低1MB的译码，所以 仅当写入存储器低1MB时才有效。 ⑥ OWS：通知CPU不必增加附加的等待状态就可以完成当前 的总线周期。
控制主存、显存、L2 cache和 AGP/PCI显示器，提供电源管 理和ECC数据纠错等功能， 控制USB接口和PCI插槽； 通过快速IDE接口控制硬盘和 光盘驱动器；通过超级I/O接口 控制键盘、鼠标、打印机和软 驱等外设；控制声卡、LAN和 BIOS固体等。有的芯片组的南 桥芯片还支持形成ISA扩展总 线。
CSMA/CD协议：具有碰撞检测的载波侦听式多址控制，控制规 则如下： （1）“边说边听”：任一发送方在发送数据帧期间要保持侦听 帧的碰撞情况。一旦检测到碰撞发生，应立即中止发送，不管 所发送的这一帧是否发完。 （2）“强化干扰”：发送方在检测到碰撞并停止发送后，立即 改为发送一小段“强化干扰信号”，以加强碰撞检测效果。 （3）“碰撞检测窗口”：任一发送方若能完整地发完一个数据 帧，则停顿一段时间并侦听信道情况。若在此期间未发生碰撞， 则可确认该帧已发送成功。此时间区间即称“碰撞检测窗口”， 其值为总线的最大传播时延。
别逻辑、发送逻辑和CRC 产生校验逻辑四个部分。
与微机总线相连接，完成16位数据总线的读写、 地址总线的驱动、中断控制信号的产生、存储器 读写信号以及I/O读写信号的引入等
曼彻斯特代码 转换，用于对收 发的数据进行编 码/译码。
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.3.4 802.3协议
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.2.3 AGP总线
AGP是Accelerated Graphics Port（图形加速端口）的缩写， 是显卡的专用扩展插槽，它是在PCI图形接口的基础上发展 而来的。是一种显卡专用的局部总线。 AGP标准的发展经历了AGP1.0(AGP1X、AGP2X)、 AGP2.0(AGP Pro、AGP4X)和AGP3.0(AGP8X)等阶段 AGP有多种工作模式
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.2.2 PCI局部总线
1. PCI总线的特点 （1）数据线：32位（可扩充到64位），传输速度为133MB/s （32位）或264MB/s（64位）。 （2）与CPU异步工作：总线的工作频率固定为33MHz，与CPU 的工作频率无关，可适合各种不同类型和频率的CPU。 （3）支持多主控设备和并发工作，还支持无限读写突发方式。 （4）具有即插即用功能。 （5）PCI独立于处理器的结构形成一种独特的中间缓冲器设计， 将中央处理器子系统与外围设备分开。 2. PCI总线的主要信号线 地址线、数据线、接口控制线、仲裁线、系统线、中断请求线、 高速缓存支持和出错报告等信号线，共188根。
北桥芯片（主桥）起着主导作用，主要决定主板的规 格、对硬件的支持以及系统的性能。 南桥芯片（I/O控制中心）控制主要控制主板上的各种 接口、PCI总线、IDE以及主板上的其他芯片等。 南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
Pentium PC中典型芯片组特性一览表
南京航空航天大学 电子信息工程学院
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.3 网络接口与网络协议
8.3.1 网络基本知识
局域网LAN 1. 计算机网络概念 2. 计算机网络的分类 城域网MAN 3. 传输介质 广域网WAN （1）双绞线电缆：它由一对或多对有绝缘保护的铜线按一 定密度互相缠绕而成，这样可减少各线之间的电磁干扰。 （2）同轴电缆：典型的同轴电缆中央（轴心）是一根单股 实芯或多股绞合铜导线，用作传输信号，它由绝缘层包裹。 在绝缘体外又有第二层呈网状的导体，最后电缆表面由硬绝 缘塑料包封。 （3）光缆：光纤由光导玻璃和塑料芯构成，光纤利用光全 反射原理来传递光信号 。
与8253可编程计时器的 功能一样；4个计时器共 享一个时钟输入，可在6 种方式中的任一种方式下 操作；这个时钟输入可以 不受系统时钟的约束。
通过软件复位和时钟发生器82384的 硬件复位信号就能启动复位功能
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.1.3 Pentium及以上微机系统
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.3.2 网络层次结构
1. OSI开发系统互连参考模型 ：物理层、数据链路层、 网络层、传输层、会话层、表示层和应用层
应用 表示 会话 传输 网络
数据链路
7 6 5 4 3
应用层协议 表示层协议 会话层协议 传输层协议 网络层协议
应用 表示 会话 传输 网络
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
IEEE802.3协议所定义的数据帧格式
10101011序列，指 示一帧的实际开始， 以使接收器能对帧的 第一位进行定位。 包含7个8位位组的 码组合：10101010， 被接收器用来建立位 同步。
2或6个字节，10Mbps的基带系 统使用6个字节地址。目的地址 规定该帧发送的站，有单地址 （最高比特位为“0” ）、组地址 （最高比特位为“1” ，且其余比 特位不全为“1” ）和广播地址 （所有比特位均为“1”）之分。 源地址规定发送该帧的站，其长 度必须与DA的长度相同。
第8章 微型计算机系统的发展
8.2系统外部总线
总线的性能指标有很多方面，主要体现在以下几个方面： 总线宽度：总线宽度指的是总线能同时传送二进制数据 的位数。如16位总线等。 总线频率：总线频率是总线实际工作的频率，是指一秒 钟能够传输数据的次数。工作频率越高，速度越快。如 100MHz、133MHz、400MHz以及800MHz等。 总线带宽：总线带宽是指一秒钟内总线上可以传送的数 据总量，单位为MB/s。总线带宽越宽，传输效率越高。
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.2.1 ISA总线
ISA总线的数据传送率最高为8MB/s，地址总线宽度为24位， 可支持达16MB的内存。
为了和XT总线兼容， 在XT总线的基础上， ISA总线延伸出一段插槽。
ISA总线新增的36个引脚情况如下： ① LA17~LA23：非锁存地址总线A17~A23，与系统地址总 线SA0~SA19一起为系统提供16MB的寻址空间。 LA17~LA19与原来PC总线的地址线是重复的，因为原先的 XT地址线是利用锁存器提供的，锁存导致了传送速度 降低，故ISA中定义了不锁存的地址线，在BALE高电 平期间有效。
2 1
数据链路层协议
物理层协议 物理通道
物理
物理
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.3.3 网络适配器
RTL8019AS是REALTEK公司生产的一种高集成度的以太网控 制器，适用于即插即用NE2000可兼容适配器，并具有全双工 和省电特点。 分为接收逻辑、地址识
第8章 微型计算机系统的发展
微型计算机体系结构 系统外部总线 网络接口与网络协议 80X86的多任务保护
第8章 微型计算机系统的发展
8.1 微型计算机体系结构
8.1.1 IBM PC/AT微机系统
形成24位的地址总 线及16位的数据总线
微处理 器子系统
形成控制总线
南京航空航天大学 电子信息工程学院
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.2.4 PCI Express总线
PCI Express的连接是建立在一个双向的序列的点对点连接 基础之上，称之为“传输通道”。PCI Express总线的传输 依赖于多层协议，由物理层，数据链接层和交换层构成。 1. 物理层：PCI Express采用串行方式传输数据，每组点对 点数据传输通道使用两个单向的低电压差分信号（LVDS） 进行传输。 2. 数据链接层：采用按序的交换层数据包（Transaction Layer Packets, TLPs），按32位循环冗余校验码进行数据保 护，采用检错重传机制（Ack and Nak signaling）保证传输 的正确性，无应答或等待超时的数据包会被重新传输。 3. 交换层：PCI Express采用分离交换（数据提交和应答在 时间上分离），以保证传输通道在目标端设备等待发送回 应信息传送其它数据信息。
第8章 微型计算机系统的发展
82380是整个微机系统的核心，它集成了多个不同功能的接口 组件。 减少对微处理机的中断次数，加
32位8通道DMA控制器 20级可编程中断控制器 4个16位可编程区间计时器 可编程等待状态控制器 内部总路线仲裁和控制器 系统复位逻辑 DRAM刷新控制器 快多页传送的速度，为需要分页的 环境提供极佳的性能 除中断向量的程序 设计外，其他与 8259A的功能一样
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
⑦
MEMCS16 ：如果总线上的某一存储器卡要传送16位数据，则必须
⑧
⑨
⑩
11
产生一个有效的（低电平）信号，该信号加到系统板上，通知主 板实现16位数据的传送。此信号需利用三态门或集电极开路门驱 动。 I / OCS16 ：如果某一I/O接口卡要传送16位数据，则必须产生一 个有效的（低电平）信号，该信号加到系统板上，通知主板实现 16位数据的传送。 MASTER ：该信号与DRQ线一起用于获取对系统总线的控制权， 使I/O通道上的处理器暂时控制系统总线并访问存储器和外设。 DRQ0~DRQ3、DRQ5~DRQ7：DMA请求信号，优先权从高到低的 顺序为DRQ0、DRQ1…DRQ7。其中DRQ0~DRQ3用于8位DMA传 送，DRQ5~DRQ7用于16位DMA传送。 IRQ3~IRQ7、IRQ9~IRQ12、IRQ14~IRQ15：可屏蔽中断请求信号， 优先权从高到低的顺序为IRQ9~IRQ12、IRQ14、IRQ15、IRQ3~IRQ7。 要注意的是，原PC总线的IRQ2引脚，在ISA总线上变为IRQ9。
第8章 微型计算机系统的发展
PC/XT和PC/AT机存储空间分配
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.1.2 80来自百度文库86、80486微机系统
微处理器80386、数值协同处理器80387、外部设备控制器 82380和高速缓冲存储器Cache的控制器82385
南京航空航天大学 电子信息工程学院
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
CLK信号是PCI总线上所有设备的一个输入信号，为所有PCI总线 上设备的I/O操作提供同步定时。RST#使各信号线的初始状态处于 系统规定的初始状态或高阻态。 地址/数据总线AD0~AD31是分时复用的信号线。 C/BE#0~C/BE#3（命令/字节使能），为复用线。在传输数据阶段， 指明所传输数据的各个字节的通路；在传送地址阶段，决定了总线 操作的类型：I/O读、I/O写、存储器读、存储器写、存储器多重写、 中断响应、配置读、配置写和双地址周期等。 PAR信号用于对AD0~AD31和C/BE#0~C/BE#3的偶校验。 接口控制信号：成帧信号FRAME#、停止传输STOP#、目标设备就 绪信号TDRY#、始发设备就绪信号IRDY#、初始化设备选择IDSEL、 资源封锁LOCK#和设备选择DEVSEL#。 PCI总线采用独立请求的仲裁方式：每一个PCI始发设备都有一对总 线仲裁线REQ#和GNT#直接连到PCI总线仲裁器，各始发设备使用 总线时，分别独立的向PCI总线仲裁器发出总线请求信号REQ#，由 总线仲裁器决定把总线使用权赋给哪一个设备。
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
② SD8~SD15：新增加的8位高位数据线。 ③ SBHE ：高字节允许信号，当其为低电平时表示数据总线正 在传送高字节SD8~SD15，16位设备可以利用其控制 SD8~SD15接到数据总线缓冲器上。 ④ MEMR、 SMEMR ：存储器读信号，MEMR在所有存储器读周期 有效，SMEMR取自MEMR和存储器低1MB的译码，所以仅 当读取存储器低1MB时才有效。 ⑤ MEMW、 SMEMW：存储器写信号，MEMW在所有存储器写周期 有效，SMEMW取自MEMW和存储器低1MB的译码，所以 仅当写入存储器低1MB时才有效。 ⑥ OWS：通知CPU不必增加附加的等待状态就可以完成当前 的总线周期。
控制主存、显存、L2 cache和 AGP/PCI显示器，提供电源管 理和ECC数据纠错等功能， 控制USB接口和PCI插槽； 通过快速IDE接口控制硬盘和 光盘驱动器；通过超级I/O接口 控制键盘、鼠标、打印机和软 驱等外设；控制声卡、LAN和 BIOS固体等。有的芯片组的南 桥芯片还支持形成ISA扩展总 线。
CSMA/CD协议：具有碰撞检测的载波侦听式多址控制，控制规 则如下： （1）“边说边听”：任一发送方在发送数据帧期间要保持侦听 帧的碰撞情况。一旦检测到碰撞发生，应立即中止发送，不管 所发送的这一帧是否发完。 （2）“强化干扰”：发送方在检测到碰撞并停止发送后，立即 改为发送一小段“强化干扰信号”，以加强碰撞检测效果。 （3）“碰撞检测窗口”：任一发送方若能完整地发完一个数据 帧，则停顿一段时间并侦听信道情况。若在此期间未发生碰撞， 则可确认该帧已发送成功。此时间区间即称“碰撞检测窗口”， 其值为总线的最大传播时延。
别逻辑、发送逻辑和CRC 产生校验逻辑四个部分。
与微机总线相连接，完成16位数据总线的读写、 地址总线的驱动、中断控制信号的产生、存储器 读写信号以及I/O读写信号的引入等
曼彻斯特代码 转换，用于对收 发的数据进行编 码/译码。
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.3.4 802.3协议
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.2.3 AGP总线
AGP是Accelerated Graphics Port（图形加速端口）的缩写， 是显卡的专用扩展插槽，它是在PCI图形接口的基础上发展 而来的。是一种显卡专用的局部总线。 AGP标准的发展经历了AGP1.0(AGP1X、AGP2X)、 AGP2.0(AGP Pro、AGP4X)和AGP3.0(AGP8X)等阶段 AGP有多种工作模式
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.2.2 PCI局部总线
1. PCI总线的特点 （1）数据线：32位（可扩充到64位），传输速度为133MB/s （32位）或264MB/s（64位）。 （2）与CPU异步工作：总线的工作频率固定为33MHz，与CPU 的工作频率无关，可适合各种不同类型和频率的CPU。 （3）支持多主控设备和并发工作，还支持无限读写突发方式。 （4）具有即插即用功能。 （5）PCI独立于处理器的结构形成一种独特的中间缓冲器设计， 将中央处理器子系统与外围设备分开。 2. PCI总线的主要信号线 地址线、数据线、接口控制线、仲裁线、系统线、中断请求线、 高速缓存支持和出错报告等信号线，共188根。
北桥芯片（主桥）起着主导作用，主要决定主板的规 格、对硬件的支持以及系统的性能。 南桥芯片（I/O控制中心）控制主要控制主板上的各种 接口、PCI总线、IDE以及主板上的其他芯片等。 南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
Pentium PC中典型芯片组特性一览表
南京航空航天大学 电子信息工程学院
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.3 网络接口与网络协议
8.3.1 网络基本知识
局域网LAN 1. 计算机网络概念 2. 计算机网络的分类 城域网MAN 3. 传输介质 广域网WAN （1）双绞线电缆：它由一对或多对有绝缘保护的铜线按一 定密度互相缠绕而成，这样可减少各线之间的电磁干扰。 （2）同轴电缆：典型的同轴电缆中央（轴心）是一根单股 实芯或多股绞合铜导线，用作传输信号，它由绝缘层包裹。 在绝缘体外又有第二层呈网状的导体，最后电缆表面由硬绝 缘塑料包封。 （3）光缆：光纤由光导玻璃和塑料芯构成，光纤利用光全 反射原理来传递光信号 。
与8253可编程计时器的 功能一样；4个计时器共 享一个时钟输入，可在6 种方式中的任一种方式下 操作；这个时钟输入可以 不受系统时钟的约束。
通过软件复位和时钟发生器82384的 硬件复位信号就能启动复位功能
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.1.3 Pentium及以上微机系统
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.3.2 网络层次结构
1. OSI开发系统互连参考模型 ：物理层、数据链路层、 网络层、传输层、会话层、表示层和应用层
应用 表示 会话 传输 网络
数据链路
7 6 5 4 3
应用层协议 表示层协议 会话层协议 传输层协议 网络层协议
应用 表示 会话 传输 网络
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
IEEE802.3协议所定义的数据帧格式
10101011序列，指 示一帧的实际开始， 以使接收器能对帧的 第一位进行定位。 包含7个8位位组的 码组合：10101010， 被接收器用来建立位 同步。
2或6个字节，10Mbps的基带系 统使用6个字节地址。目的地址 规定该帧发送的站，有单地址 （最高比特位为“0” ）、组地址 （最高比特位为“1” ，且其余比 特位不全为“1” ）和广播地址 （所有比特位均为“1”）之分。 源地址规定发送该帧的站，其长 度必须与DA的长度相同。
第8章 微型计算机系统的发展
8.2系统外部总线
总线的性能指标有很多方面，主要体现在以下几个方面： 总线宽度：总线宽度指的是总线能同时传送二进制数据 的位数。如16位总线等。 总线频率：总线频率是总线实际工作的频率，是指一秒 钟能够传输数据的次数。工作频率越高，速度越快。如 100MHz、133MHz、400MHz以及800MHz等。 总线带宽：总线带宽是指一秒钟内总线上可以传送的数 据总量，单位为MB/s。总线带宽越宽，传输效率越高。
南京航空航天大学 电子信息工程学院
第8章 微型计算机系统的发展
8.2.1 ISA总线
ISA总线的数据传送率最高为8MB/s，地址总线宽度为24位， 可支持达16MB的内存。
为了和XT总线兼容， 在XT总线的基础上， ISA总线延伸出一段插槽。
ISA总线新增的36个引脚情况如下： ① LA17~LA23：非锁存地址总线A17~A23，与系统地址总 线SA0~SA19一起为系统提供16MB的寻址空间。 LA17~LA19与原来PC总线的地址线是重复的，因为原先的 XT地址线是利用锁存器提供的，锁存导致了传送速度 降低，故ISA中定义了不锁存的地址线，在BALE高电 平期间有效。