(完整版)(整理)2集成门电路习题解答.
整理版 集成电路 题目
一、填空1、 CMOS 逻辑电路中 NMOS 管是增强型，PMOS 管是增强型； NMOS 管的体端接地 ，PMOS 管的体端接VDD 。
2、 CMOS 逻辑电路的功耗由 3 部分组成，分别是 动态功耗 、开关过程中的短路功耗和 静态功耗 ；增大器件的阈值 电压有利于减小短路功耗和静态 功耗。
3、饱和负载 NMOS 反相器的 3 个主要缺点是： 输出高电平有阈值损失 、 输出低电平不是 0，与比例因子 Kr 相关 、输出低电平时有静态功耗 。
4、 三态输出电路的 3 种输出状态是： （ 高电平 ） ，（ 低电平 ）和（ 高阻态 ） 。
2、CMOS 工艺可分为 p 阱 、 n 阱 、 双阱 三种。
在CMOS 工艺中，N 阱里形成的晶体管是PMOS3、通常情况下，在IC 中各晶体管之间是由 场氧 来隔离的；该区域的形成用到的制造工艺是 氧化 工艺。
4、集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指 光刻 ，包括 晶圆涂光刻胶 、 曝光 、 显影 、 烘干 四个步骤；其中曝光方式包括 ① 接触式 、② 非接触式 两种。
5、阈值电压VT 是指 将栅极下面的si 表面从P 型Si 变成N 型Si 所必要的电压，根据阈值电压的不同，常把MOS 区间分成 耗尽型 、 增强型 两种。
降低VT 的措施包括： 降低杂质浓度 、 增大Cox 两种。
1．写出传输门电路主要的三种类型和他们的缺点：（1）NMOS 传输门，缺点：不能正确传输高电平 ； （2）PMOS 传输门，缺点：不能正确传输低电平； （3）CMOS 传输门，缺点：电路规模较大。
2、对于一般的动态逻辑电路，逻辑部分由输出低电平的 NMOS 网组成，输出信号与电源之间插入了栅控制极为时钟信号的 PMOS ,逻辑网与地之间插入了栅控制极为时钟信号的 NMOS二、简答题1. 为什么的PMOS 尺寸通常比NMOS 的尺寸大？答：1）电子迁移率较大，是空穴迁移率的两倍，即μN =2μP 。
(整理)集成电路原理学习指南-第二版
沟道等效电阻
（1）与W/L反比，
（2）与电压有关，
（3）VDD大的时候较小（饱和工作区）
（4）VDD接近Vt的时候急剧增大
（5）一般使用工作区平均电阻
掌握
3.18
电阻的近似
平均电阻，并估算其误差（保守估计还是过估计）
掌握
3.19
结构电容
栅电容，覆盖电容
掌握
3.20
沟道电容
在不同工作区域的变化和原因，在阈值附近最小
f=Cext/Cint=Cext/γCg，尺寸决定电容，所以也是扇出尺寸，为工艺决定的系数，代表自电容与栅电容的关系
掌握
5.13
反相器链的最优尺寸设计
每一级为前后级的几何平均
扇出系数公式（5.35），公式（5.36）
掌握
5.14
最佳等效扇出
图5.21（pp 152），一般取4
掌握
5.15
上升下降时间对延时的影响
了解
3.26
电容估算
（1）栅电容，扩散电容大致相当（定义单位NMOS和PMOS的栅电容为C）
（2）它们随沟道宽度等比增加（kC）
（3）最小晶体管C值可初略估计为1fF/um宽度（65nm工艺，宽0.1um晶体管的C值约为0.1fF）
[Weste，4.3.2]
掌握
第四章导线
序号
概念
知识点和关键词
掌握程度
掌握
3.13
MOS IV特性
画出IV图，标出工作区，图3.24（pp 74）
掌握并会定性画图
3.14
手工分析的局限
在电阻区和过度区之间的区域偏差较大
了解
3.15
设计测试点验证IV
知道晶体管几个端口的电压，固定哪个，量哪个电流，可以提取以上列出的某个参数。
半导体集成电路+习题答案
第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2 所示。
提示：先求截锥体的高度up BL epi m c jc epi T x x T T -----=然后利用公式： b a a b WL T r c -∙=/ln 1ρ ， 212∙∙=--BL C E BL S C W L R r ba ab WL Tr c -∙=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下：答： 解题思路⑪由0I 、α求有效发射区周长Eeff L ；⑫由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔；③由A D 先画出基区扩散孔的三边；④由B E D -画出基区引线孔；⑤由A D 画出基区扩散孔的另一边；⑥由A D 先画出外延岛的三边；⑦由C B D -画出集电极接触孔；⑧由A D 画出外延岛的另一边；⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V O L 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V O L 4.0≤的条件。
（CS C O L r I V V 00ES += 及己知V V C 05.00ES =）第3章 集成电路中的无源元件复 习 思 考 题3.3 设计一个4k Ω的基区扩散电阻及其版图。
数字电子技术与应用2集成逻辑门电路及其应用
可靠性高，性能好等优点，同时成本低，便于大规模生产。
2.1 二极管基本门电路 2.1.1晶体二极管的开关特性 数字电路中的晶体二极管、三极管和MOS管等器件一般是以 开关方式工作的，其工作状态相当于相当于开关的“接通”
与“断开”。
1.静态特性 静态特性是指二极管在导通和截止两种稳定状态下的特性。典型
表ห้องสมุดไป่ตู้
由真值表得到或门输出逻辑表达式为: Y=A+B 二极管门电路虽然很简单，但存在着严重的缺点：（1）输出电平 都比输入电平高出0.7V—电平偏离，如果将三个这种门级联（前级 的输出作为后级的输入），则最后一级的输出低电平偏离到2.1V， 已接近规定的输入的高电平，会造成逻辑混乱；（2）当输出端对
地接上负载电阻（常称为下拉负载）时，会使输出高电平降低， 即带负载能力差，严重时会造成逻辑混乱。如图2.5二极管与门电
(b) 与门逻辑符号
二极管与门电路如图2.5所示。其中A、B代表与门输入，Y代表输 出。若二极管的正向压降VD =0.7V，输入端对地的高电平、低电 平分别为VIH =+3V、VIL =0V，则可得到图2.5所示电路的输入和输
出的电平关系，见表2.1。 若按正逻辑进行赋值，即高电平用“1”表示，低电平用“0”表 示，则可将表2.1变为表2.2的与逻辑真值表。由真值表可知该电路
时间tr。一般trtrr，所以可以忽略不计。 上升时间、恢复时间都很小，基本上由二极管的制作工艺决定， 存储时间与正向电流，反向电压有关。当vi 为一矩形电压时，二 极管电流的变化过程不够陡峭（不理想），这就限制了二极管的
最高工作频率。 2.1.2 二极管门电路
我们已经知道基本逻辑关系有与、或、非三种，能实现其逻辑功
2集成门电路习题解答
D．噪声容限与电源电压有关
21．某集成电路芯片，查手册知其最大输出低电平 VOL（max）=0.5V，最大输入低电平
VIL（max）=0.8V，最小输出高电平 VOH（min）=2.7V，最小输入高电平 VIH（min）=2.0V，则其低电
平噪声容限 VNL=
。
A．0.4V
B．0.6V
C．0.3V
C．1.2V
门电路的输入电流几乎等于零，所以 Rf 上没有压降，静态时反相器必然工作在 vI=vO 的状 态， vI=vO=VT=VDD/ 2 就是反相器的静态工作点。反相器的输入电压稍有变化，输出就发 生很大变化。
14．针对图 2.1-18（a）所示电路，有同学利用公式 VOL=VDD-IOLRL，得出结论：当 IOL 增加时，VOL 降低。你认为该结论正确吗？为什么？
C．VOH（min）、VIH（min）、VOL（max）、VIL（max）
D．VIH（min）、VOH（min）、VIL（max）、VOL（max）
20．对 CMOS 门电路，以下
说法是错误的。
A．输入端悬空会造成逻辑出错
B．输入端接 510kΩ 的大电阻到地相当于接高电平
C．输入端接 510Ω 的小电阻到地相当于接低电平
VOH（min） ≥VIH（min） VOL（max） ≤VIL（max） I OH（max）≥ nIIH（max）
IOL（max） ≥ m I IL（max）
17．已知图 T2.16 所示电路中各 MOSFET 管的 VT =2V，若忽略电阻上的压降，则电
路
中的管子处于导通状态。
+5V
+5V
+5V
G1
A
1
集成电子技术习题及解析-第二篇第4章
因为D触发器的特性方程为： ,而 触发器的特性方程为 所以 ，所以电路为：
题2.4.14由负边沿JK触发器组成的电路及CP、A的波形如图题2.4.14所示，试画出QA和QB的波形。设QA的初始状态为0。
图题2.4.14
② 依次设定初始状态，代入状态方程，求得次态，初态一般设为从0000开始；
③ 由求得的状态，画出状态转换图（把所有的状态都画上）；
④ 根据状态转换图，可以画出波形图（时序图）；
⑤得出电路的功能结论（计数器的模、进制数、能否自启动或其它结论）；
分析时序电路还可以用其它的方法，本题不一一列出。
题2.4.22三相步进马达对电脉冲的要求如图题2.4.22所示，要求正转时，三相绕组Y0、Y1、Y2按A、B、C的信号顺序通电，反转时，Y0、Y1、Y2绕组按A、C、B的信号顺序通电(分别如图中的状态转换图所示)。同时，三相绕组在任何时候都不允许同时通电或断电。试用JK触发器设计一个控制步进马达正反转的三相脉冲分配电路。
(a) 是一个同步计数器，各触发器激励方程
触发器激励方程代入各自的特性方程求得状态方程：
依次设定初态，计算出次态如下：
初态设定从 开始，→001→010→011→100→001
→010， →000， →000
有状态转换图为：
111→000←110所以电路的模是M＝4，采用余1码进行计数
↓ 四分频后，最高位的输出频率为
图题2.4.19
解：解该题时，注意全加器是一个合逻辑电路，而移位寄存器和触发器是一个时序电路，要注意时序关系。其波形如图：
题2.4.20(1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?
集成运放电路试题及答案
集成运放电路试题及答案第三章集成运放电路⼀、填空题1、（3-1，低）理想集成运放的A ud= ，K CMR= 。
2、（3-1，低）理想集成运放的开环差模输⼊电阻ri= ，开环差模输出电阻ro= 。
3、（3-1，中）电压⽐较器中集成运放⼯作在⾮线性区，输出电压Uo只有或两种的状态。
4、（3-1，低）集成运放⼯作在线形区的必要条件是___________ 。
5、（3-1，难）集成运放⼯作在⾮线形区的必要条件是__________，特点是___________，___________。
6、（3-1，中）集成运放在输⼊电压为零的情况下，存在⼀定的输出电压，这种现象称为__________。
7、（3-2，低）反相输⼊式的线性集成运放适合放⼤ (a.电流、b.电压) 信号，同相输⼊式的线性集成运放适合放⼤ (a.电流、b.电压)信号。
8、（3-2，中）反相⽐例运算电路组成电压（a.并联、b.串联）负反馈电路，⽽同相⽐例运算电路组成电压（a.并联、b.串联）负反馈电路。
9、（3-2，中）分别选择“反相”或“同相”填⼊下列各空内。
（1）⽐例运算电路中集成运放反相输⼊端为虚地，⽽⽐例运算电路中集成运放两个输⼊端的电位等于输⼊电压。
（2）⽐例运算电路的输⼊电阻⼤，⽽⽐例运算电路的输⼊电阻⼩。
（3）⽐例运算电路的输⼊电流等于零，⽽⽐例运算电路的输⼊电流等于流过反馈电阻中的电流。
（4）⽐例运算电路的⽐例系数⼤于1，⽽⽐例运算电路的⽐例系数⼩于零。
10、（3-2，难）分别填⼊各种放⼤器名称（1）运算电路可实现A u＞1的放⼤器。
（2）运算电路可实现A u＜0的放⼤器。
（3）运算电路可将三⾓波电压转换成⽅波电压。
（4）运算电路可实现函数Y＝aX1＋bX2＋cX3，a、b和c均⼤于零。
（5）运算电路可实现函数Y＝aX1＋bX2＋cX3，a、b和c均⼩于零。
11、（3-3，中）集成放⼤器的⾮线性应⽤电路有、等。
12、（3-3，中）在运算电路中，运算放⼤器⼯作在区；在滞回⽐较器中，运算放⼤器⼯作在区。
第1章数字电路和集成逻辑门电路习题解答
第1章数字电路和集成逻辑门电路习题解答思维题和习题1-1填空题1)三极管截止条件为UBE ≤0V三极管饱和导通条件为IB≥IBS三极管饱和导通的IBS为IBS ≥ (VCC-UCES)/β RC2)当栅极电路输出为高电平时的负载是拉电流负载，当输出为低电平时的负载是填充电流负载3)当晶体管用作电子开关时，其工作状态必须是饱和或关断4)74LTL电路的电源电压值和输出电压的高低电平值分别约为5V、2.7V和0.5V74TTL电路的电源电压值和输出电压的高低电平值分别约为5V、2.4V和0.4V5)OC门被称为开集电极门。
多个OC门输出可以并联实现线路和功能CMOS门电路的输入电流始终为零7)不能暂停CMOS门电路的空闲输入。
与门应连接到高电平，或门应连接到低电平。
1-2选择题1) abc常用于以下电路中的总线应用A。
TSL门电路、0C门电路、漏极开路门电路、互补金属氧化物半导体与非门(2)TTL与非门有n个同类门电路，低电平输入电流为1.5毫安，高电平输入电流为10毫安，最大填充电流为15毫安，最大拉电流为400毫安。
选择正确答案n和最多b。
a . n = 5b . n = 10c . n = 20d . n = 403)与TTL数字集成电路相比，CMOS数字集成电路的突出优势是ACD A。
当三极管用作开关时，为了提高开关速度，da .降低饱和深度b .增加饱和深度c .采用有源漏极电路d .采用反饱和三极管5)进行TTL与非门空闲输入处理，可以使用ABDa。
连接到电源b，连接到电源c，连接到地d，通过电阻3kω并联连接到有用输入6)。
光盘可以在以下电路中实现“线和”功能当A与非门b三态输出门c打开集电极门d打开漏极门7)三态门输出高阻抗状态时，ABD是正确的a .使用电压表测量指针不动b .相当于暂停c .电压不是高或低d .测量电阻指针不动8)已知正向电压降UD = 1.7V，参考工作电流ID = 10mA，TTL门的输出高和低电平分别为UOH = 3.6V，UOL = 0.3V，允许充电电流和牵引电流分别为IOL = 15mA，IOH = 4mA那么电阻r应该选择d。
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1、三态门输出高阻状态时,( )就是正确的说法。
A、用电压表测量指针不动B、相当于悬空C、电压不高不低D、测量电阻指针不动2、以下电路中可以实现“线与”功能的有( )。
A、与非门B、三态输出门C、集电极开路门D、漏极开路门3.以下电路中常用于总线应用的有( )。
A、TSL门B、OC门C、漏极开路门D、CMOS与非门4.逻辑表达式Y=AB可以用( )实现。
A、正或门B、正非门C、正与门D、负或门5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1”。
A、悬空B、通过电阻2、7kΩ接电源C、通过电阻2、7kΩ接地D、通过电阻510Ω接地6.对于TTL与非门闲置输入端的处理,可以( )。
A、接电源B、通过电阻3kΩ接电源C、接地D、与有用输入端并联7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( )。
A、＞RONB、＜ROFFC、ROFF＜RI＜ROND、＞ROFF8.三极管作为开关使用时,要提高开关速度,可( )。
A、降低饱与深度B、增加饱与深度C、采用有源泄放回路D、采用抗饱与三极管9.CMOS数字集成电路与TTL数字集成电路相比突出的优点就是( )。
A、微功耗B、高速度C、高抗干扰能力D、电源范围宽10.与CT4000系列相对应的国际通用标准型号为( )。
A、CT74S肖特基系列B、 CT74LS低功耗肖特基系列C、CT74L低功耗系列D、 CT74H高速系列11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式( )。
F1F 2(a)(b)Ａ.C AB F =1 )(2B A C F +=Ｂ.C AB F =1 )(2B A C F +=Ｃ. C B A F =2 )(2B A C F +=12.某TTL 反相器的主要参数为IIH ＝20μA;IIL ＝1、4ｍA;IOH ＝400μA;水IOL ＝14ｍA,带同样的门数( )。
数字集成电路习题答案
DCLK 2 R1C1 ( R1 R2 )C2 R1C3 ( R1 R2 )C4
( R1 R2 R5 )C5 9 RC
DCLK 3 R1C1 R1C2 ( R1 R3 )C3 R1C4 R1C5
(5R R3 )C R3 4 R
' NMOS : kn 115A / V 2 ,VT 0 0.43V , 0.06V 1 ,VGS 2.5V ,VDS 2.5V ' PMOS : kn 30A / V 2 ,VT 0 0.4V , 0.1V 1 ,VGS 0.5V ,VDS 1.25V
1.假设设计一个通用0.25m CMOS工艺的反相器，其中PMOS晶体管的 最小尺寸为(W=0.75m，L=0.25m，即W/L=0.75/0.25) , NMOS晶体管 的最小尺寸为(W=0.375m，L=0.25m，即W/L=0.375/0.25) 求出g,VIL,VIH,NML,NMH
VT0(V)
NMOS PMOS 0.43 -0.4
(V0.5)
0.4 -0.4
VDSAT(V)
0.63 -1
k’(A/V2)
115×10-6 -30×10-6
(V-1)
0.06 -0.1
1.假设设计一个通用0.25m CMOS工艺的反相器，其中PMOS晶体管的 最小尺寸为(W=0.75m，L=0.25m，即W/L=0.75/0.25) , NMOS晶体管 的最小尺寸为(W=0.375m，L=0.25m，即W/L=0.375/0.25) 求出g,VIL,VIH,NML,NMH
(2) pm os: VGT VGS VT 0 0.5 0.4 0.1 VDS pm os 处于饱和区 , Vmin 0.1v
2集成门电路习题解答
0
A
Y
B EN
［P2.14］由三态门构成的总线传输电路如图 P2.14 所示，图中 n 个三态门的输出接到
数据传输总线，D0、D1、…、Dn-1 为数据输入端，CS0 、CS1 、…、CS n−1 为片选信号输入 端。试问：（1）片选信号应满足怎样的时序关系，以便数据 D0、D1、…、Dn-1 通过总线进 行正常传输？（2）如果片选信号出现两个或两个以上有效，可能发生什么情况？（3）如 果所有的信号均无效，总线处在什么状态？
6 C
14 VDD
13 7
X2
X1
3
VSS 8 Y1 Y2
2
VDD
1 10
5
VSS 4
VDD 11 VDD 12
VSS 9
［P2.4］ 已知电路如图 P2.4 所示，写出 F1、F2、F3 和 F 与输入之间的逻辑表达式。
图 P2.4
解： F1 = AB ， F2 = CD ， F3 = AB + CD ， F = AB + CD ［P2.5］ 分析如图 P2.5 所示电路的逻辑功能，指出是什么门。
2 集成门电路习题解答
4
（a） 解：（1）
图 P2.1
（b）
（2）
Y = A+B
Y = A⋅B ［P2.2］ 分析如图 P2.2（a）、（b）所示电路的逻辑功能，写出电路输出函数 S 的逻辑
表达式。
B A
（a）
B
图 P2.2
B （b）
PDF 文件使用 "pdfFactory Pro" 试用版本创建
（1）当输入 A、B、C、D 取何值时，VD 有可能发光？ （2）为使 T 管饱和，T 的β值应为多少？
集成运放组成的运算电路习题解答
第7章 集成运放组成的运算电路本章教学基本要求本章介绍了集成运放的比例、加减、积分、微分、对数、指数和乘法等模拟运算电路及其应用电路以及集成运放在实际应用中的几个问题。
表为本章的教学基本要求。
表 第7章教学内容与要求学完本章后应能运用虚短和虚断概念分析各种运算电路，掌握比例、求和、积分电路的工作原理和输出与输入的函数关系，理解微分电路、对数运算电路、模拟乘法器的工作原理和输出与输入的函数关系，并能根据需要合理选择上述有关电路。
本章主要知识点1. 集成运放线性应用和非线性应用的特点由于实际集成运放与理想集成运放比较接近，因此在分析、计算应用电路时，用理想集成运放代替实际集成运放所带来的误差并不严重，在一般工程计算中是允许的。
本章中凡未特别说明，均将集成运放视为理想集成运放。
集成运放的应用划分为两大类：线性应用和非线性应用。
(1) 线性应用及其特点集成运放工作在线性区必须引入深度负反馈或是兼有正反馈而以负反馈为主，此时其输出量与净输入量成线性关系，但是整个应用电路的输出和输入也可能是非线性关系。
集成运放工作在线性区时，它的输出信号o U 和输入信号（同相输入端+U 和反相输入端-U 之差）满足式（7-1）)(od o -+-=U U A U (7-1)在理想情况下，集成运放工作于线性区满足虚短和虚断。
虚短：是指运放两个输入端之间的电压几乎等于零；虚断：是指运放两个输入端的电流几乎等于零。
即虚短：0≈-+-U U 或 +-≈U U 虚断：0≈=+-I I(2) 非线性应用及其特点非线性应用中集成运放工作在非线性区，电路为开环或正反馈状态，集成运放的输出量与净输入量成非线性关系)(od o +--≠U U A U 。
输入端有很微小的变化量时，输出电压为正饱和电压或负饱和电压值（饱和电压接近正、负电源电压），+-=U U 为两种状态的转折点。
即当+->U U 时，OL o U U = 当+-<U U 时，OH o U U =非线性应用中，集成运放在理想情况下，满足虚断，即0≈=+-I I 。
(整理)2集成门电路习题解答.(可编辑修改word版)
精品文档自我检测题1.CMOS 门电路采用推拉式输出的主要优点是提高速度，改善负载特性。
2.CMOS 与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。
3.CMOS 或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。
4.CMOS 门电路的灌电流负载发生在输出低电平情况下。
负载电流越大，则门电路输出电压越高。
5.CMOS 门电路的静态功耗很低。
随着输入信号频率的增加，功耗将会增加。
6.OD 门在使用时输出端应接上拉电阻和电源。
7.三态门有3 种输出状态：0 态、1 态和高阻态。
8.当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。
9.在CMOS 门电路中，输出端能并联使用的电路有 OD 门和三态门；10.CMOS 传输门可以用来传输数字信号或模拟信号。
11.提高LSTTL 门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。
12.当CMOS 反相器的电源电压V DD＜V TN+ V TP （V TN、V TP分别为NMOS 管和PMOS管的开启电压）时能正常工作吗？答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。
13.CMOS 反相器能作为放大器用吗？答：可以。
在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。
由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2 就是反相器的静态工作点。
反相器的输入电压稍有变化，输出就发生很大变化。
14.如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。
15.当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件：V OH（min）≥V IH（min）精品文档V OL（max）≤V IL（max）I OH（max）≥ nI IH（max）I OL（max）≥ m I IL（max）16.已知图T2.16 所示电路中各MOSFET 管的V T =2V，若忽略电阻上的压降，则电路中的管子处于导通状态。
数字电路和集成逻辑门电路习题解答
思考题与习题1-1 填空题1）三极管截止的条件是U BE ≤0V。
三极管饱和导通的条件是I B≥I BS。
三极管饱和导通的I BS是I BS≥（V CC－U CES）/βRc。
2）门电路输出为高电平时的负载为拉电流负载，输出为低电平时的负载为灌电流负载。
3）晶体三极管作为电子开关时，其工作状态必须为饱和状态或截止状态。
4） 74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.7V、0.5V 。
74TTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.4V、0.4V 。
5）OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。
6） CMOS 门电路的输入电流始终为零。
7） CMOS 门电路的闲置输入端不能悬空，对于与门应当接到高电平，对于或门应当接到低电平。
1-2 选择题1）以下电路中常用于总线应用的有 abc 。
A.TSL门B.OC门C.漏极开路门D.CMOS与非门2）TTL与非门带同类门的个数为N，其低电平输入电流为1.5mA，高电平输入电流为10uA，最大灌电流为15mA，最大拉电流为400uA，选择正确答案N最大为 B 。
A.N=5B.N=10C.N=20D.N=403）CMOS数字集成电路与TTL数字集成电路相比突出的优点是 ACD 。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽4）三极管作为开关使用时，要提高开关速度，可 D 。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管5）对于TTL与非门闲置输入端的处理，可以 ABD 。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联6）以下电路中可以实现“线与”功能的有 CD 。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门7）三态门输出高阻状态时， ABD 是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动8）已知发光二极管的正向压降U D = 1.7V ，参考工作电流I D = 10mA ， 某TTL 门输出的高低电平分别为U OH = 3.6V ，U OL = 0.3V ，允许的灌电流和拉电流分别为 I OL = 15mA ，I OH = 4mA 。
集成运放组成的运算电路习题解答
第7章集成运放组成的运算电路本章教学基本要求本章介绍了集成运放的比例、加减、积分、微分、对数、指数和乘法等模拟运算电路及其应用电路以及集成运放在实际应用中的几个问题。
表为本章的教学基本要求。
学完本章后应能运用虚短和虚断概念分析各种运算电路，掌握比例、求和、积分电路的工作原理和输岀与输入的函数关系，理解微分电路、对数运算电路、模拟乘法器的工作原理和输出与输入的函数关系，并能根据需要合理选择上述有关电路。
本章主要知识点1.集成运放线性应用和非线性应用的特点由于实际集成运放与理想集成运放比较接近，因此在分析、计算应用电路时，用理想集成运放代替实际集成运放所带来的误差并不严重，在一般工程计算中是允许的。
本章中凡未特别说明，均将集成运放视为理想集成运放。
集成运放的应用划分为两大类：线性应用和非线性应用。
（1）线性应用及其特点集成运放工作在线性区必须引入深度负反馈或是兼有正反馈而以负反馈为主，此时苴输出量与净输入量成线性关系，但是整个应用电路的输出和输入也可能是非线性关系。
集成运放工作在线性区时，它的输出信号/和输入信号（同相输入端"+和反相输入端〃一之差）满足式（7-1）〃。
=尙0+-工）（7-1）在理想情况下，集成运放工作于线性区满足虚短和虚断。
虚短：是指运放两个输入端之间的电压几乎等于零：虚断：是指运放两个输入端的电流几乎等于零。
即虚短：LL-U+"或虚断：/_ = /+能0(2)非线性应用及其特点非线性应用中集成运放工作在非线性区，电路为开坏或正反馈状态，集成运放的输出量与净输入量成非线性关系人工A°dQ_-6/+)。
输入端有很微小的变化量时，输出电压为正饱和电压或负饱和电压值(饱和电压接近正、负电源电压)，u_=u+为两种状态的转折点。
即当u_>u+时，u o = u OL当时，U°=U OH非线性应用中，集成运放在理想情况下，满足虚断，即/_=/+«0o2.运算电路及其分析方法基本运算电路的共同特点是集成运放接成负反馈形式，工作在线性放大状态，集成运放满足虚短和虚断。
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1. 三态门输出高阻状态时，（）是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有（）。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门3．以下电路中常用于总线应用的有（）。
A.TSL门B.OC门C. 漏极开路门D.CMOS与非门4．逻辑表达式Y=AB可以用（）实现。
A.正或门B.正非门C.正与门D.负或门5．TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。
A.悬空B.通过电阻2.7kΩ接电源C.通过电阻2.7kΩ接地D.通过电阻510Ω接地6．对于TTL与非门闲置输入端的处理，可以（）。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。
A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF8．三极管作为开关使用时，要提高开关速度，可( )。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管9．CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽10．与CT4000系列相对应的国际通用标准型号为（）。
A.CT74S肖特基系列B. CT74LS低功耗肖特基系列C.CT74L低功耗系列D. CT74H高速系列11．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式（）。
F1F2 (a)(b)Ａ．C AB F =1 )(2B A C F += Ｂ．C AB F =1 )(2B A C F +=Ｃ． C B A F =2 )(2B A C F +=12．某TTL 反相器的主要参数为IIH ＝20μA ；IIL ＝1.4ｍA ；IOH ＝400μA ；水IOL ＝14ｍA ，带同样的门数（ ）。
第1章数字电路和集成逻辑门电路习题解答
思考题与习题1-1 填空题1）三极管截止的条件是U BE ≤0V。
三极管饱和导通的条件是I B≥I BS。
三极管饱和导通的I BS是I BS≥（V CC－U CES）/βRc。
2）门电路输出为高电平时的负载为拉电流负载，输出为低电平时的负载为灌电流负载。
3）晶体三极管作为电子开关时，其工作状态必须为饱和状态或截止状态。
4） 74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.7V、0.5V 。
74TTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.4V、0.4V 。
5）OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。
6） CMOS 门电路的输入电流始终为零。
7） CMOS 门电路的闲置输入端不能悬空，对于与门应当接到高电平，对于或门应当接到低电平。
1-2 选择题1）以下电路中常用于总线应用的有 abc 。
A.TSL门B.OC门C.漏极开路门D.CMOS与非门2）TTL与非门带同类门的个数为N，其低电平输入电流为1.5mA，高电平输入电流为10uA，最大灌电流为15mA，最大拉电流为400uA，选择正确答案N最大为 B 。
A.N=5B.N=10C.N=20D.N=403）CMOS数字集成电路与TTL数字集成电路相比突出的优点是 ACD 。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽4）三极管作为开关使用时，要提高开关速度，可 D 。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管5）对于TTL与非门闲置输入端的处理，可以 ABD 。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联6）以下电路中可以实现“线与”功能的有 CD 。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门7）三态门输出高阻状态时， ABD 是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动8）已知发光二极管的正向压降U D = 1.7V ，参考工作电流I D = 10mA ， 某TTL 门输出的高低电平分别为U OH = 3.6V ，U OL = 0.3V ，允许的灌电流和拉电流分别为 I OL = 15mA ，I OH = 4mA 。
《集成电路设计(第2版)》习题答案10-12章
第11章
1. 简述VLSI 设计的一般流程和涉及的问题。 典型的设计流程被划分成三个综合阶段：高层综合、逻辑综合和物理综合。 高层综合也称行为级综合， 它是将系统的行为、 各个组成部分的功能及输入和输出， 用硬件描述语言HDL（如VHDL和Verilog）加以描述，然后进行行为级综合，同时通过高 层次硬件仿真进行验证。 逻辑综合将逻辑级行为描述转化成使用门级单元的结构描述（门级结构描述称为网 表描述），同时还要进行门级逻辑仿真和测试综合。 物理综合也称版图综合，它的任务是将门级网表自动转化成版图。这时对每个单元 确定其几何形状、大小及位置，确定单元间的连接关系。
特点： （1）RAM随机存储器又称为读写存储器，可以“随时”进行读、写操作。RAM必须保持供 电，否则其保存的信息将消失。 DRAM: DRAM单元数据必须周期性地进行读出和重写(刷新)，即使存储阵列中没有存储 数据也要如此。由于DRAM 成本低、密度高，因此在PC、大型计算机和工作站中广泛用做主 存储器。 SRAM：SRAM只要不掉电，即使不刷新，数据也不会丢失。由于SARM存取速度高、功耗 低，因此主要作为微处理器、大型机、工作站以及许多便携设备的高速缓冲存储器。 （2） ROM只读存储器在正常运行中只能够对已存储的内容进行读取， 而不允许对存储 的数据进行修改。ROM存储器数据不易丢失，即使在掉电和不刷新的情况下，所存数据也会 保存完好。 掩膜ROM的数据在芯片生产时用光电掩膜写入，其电路简单，集成度高，大批量生产 时价格便宜。 在可编程ROM中， 熔丝型ROM中的数据是通过外加电流把所选熔丝烧断而写入的， 一旦写入后数据就不能再进行擦除和修改。 而EPROM、 EEPROM 中的数据分别可以通过紫外光 照射擦除和电擦除，然后重新写入。闪存(flash)与EEPROM 很相似，它所保存的数据也可通 过外加高电压来擦除，其写入速度比EEPROM更快。
2集成门电路习题解答
Y
（4）实现逻辑函数 Y = C（A + B）
PDF 文件使用 "pdfFactory Pro" 试用版本创建
集成门电路习题解答
20
连接图
等效图
当 C=0 时，Y=1；当 C=1 时， Y = A + B （5）一个非门控制两个传输门分时传送
X2 14 VDD 6 13 7 VSS 8 C Y1 Y2 4 3 1 5 VSS X1 2 VDD 10 VDD 11 VDD 12
电路为 OC 输出的同或门. 13．解：Y1 高电平， Y2 高阻态， Y3 低电平， Y4 高电平， Y5 低电平， Y6 低电平 14． 解：Y，N 15． 解：Y，N 17．解： Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D 3 18． 解： R =
PDF 文件使用 "pdfFactory Pro" 试用版本创建
集成门电路习题解答
22
（2）VNL=V IL（max） （74HCT）- VOL（max） （74ALS）= 0.8-0.5=0.3V VNH=VOH（min） （74 ALS）- VIH（min） （74 HCT）=4.8-2=2.8V 22． 答：最大的可能是前一种光传感器的带载能力不够，即光传感器不能提供电路输 入端所需的电流，所以输出信号一接到电路输入端就会被拉低.建议：在光传感器的输出端 和后级电路之间加一级驱动(射随器或三极管)。 23．解：电路图为
习
题
2．解： Z = C + D ⋅ AB = C + D + AB 3． 解：（1）3 个反相器
PDF 文件使用 "pdfFactory Pro" 试用版本创建
基础电子技术 习题解答 第7章 集成逻辑门习题解答
第7章 集成逻辑门习题解答【7-1】 选择填空：1．在数字电路中，稳态时晶体管一般工作在 开关（放大，开关）状态。
在图中，若u I <0，则晶体管T （截止，饱和），此时u O = (5V ,3.7V ,2.3V)；欲使晶体管处于饱和状态，u I 需满足的条件为 （a. I 0u > b.I CC b c 0.7u V R R β-≥ c. I CCb c0.7u V R R β-<)。
在电路中其他参数不变的条件下，仅R b 减小时，晶体管的饱和程度 （减轻，加深，不变）；仅R c 减小时，饱和程度 （减轻，加深，不变），饱和压降U CES (增大，减小，不变)。
图7-1(a)中C 的作用是 （去耦，加速，隔直）。
2．由TTL 门组成的电路如图7-1(b)所示，已知它们的输入短路电流为I Is =1.6mA ，高电平输入漏电流I IH =40μA 。
试问：当A =B =1时，G 1的 （拉，灌）电流为 ；A =0时，G 1的 （拉，灌）电流为 。
3G A B图7-1(a) 图7-1(b)3．图7-1(c)中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平U OH = ；输出低电平U OL = ；输入短路电流I IS = ；高电平输入漏电流I IH = ；阈值电平U T = ；开门电平U ON = ；关门电平U OFF = ；低电平噪声容限U NL = ；高电平噪声容限U NH = ；最大灌电流I OLmax = ；扇出系数N o =。
I1.5VOH u iOLu图7-1(c)4．TTL 门电路输入端悬空时，应视为 （高电平，低电平，不定）；此时如用万用表测量输入端的电压，读数约为 （3.6V ，0V ，1.4V ）。
5．集电极开路门（OC 门）在使用时须在 （输出与地，输出与输入，输出与电源）之间接一电阻。
6．CMOS 门电路的特点：静态功耗 （很大，极低）；而动态功耗随着工作频率的提高而 （增加，减小，不变）；输入电阻 （很大，很小）；噪声容限 （高，低，等）于TTL 门。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
精品文档自我检测题1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。
2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。
3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。
4．CMOS门电路的灌电流负载发生在输出低电平情况下。
负载电流越大，则门电路输出电压越高。
5．CMOS门电路的静态功耗很低。
随着输入信号频率的增加，功耗将会增加。
6．OD门在使用时输出端应接上拉电阻和电源。
7．三态门有3种输出状态：0态、1态和高阻态。
8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。
9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门；10．CMOS传输门可以用来传输数字信号或模拟信号。
11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。
12．当CMOS反相器的电源电压V DD＜V TN+TPV（V TN、V TP分别为NMOS管和PMOS 管的开启电压）时能正常工作吗？答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。
13．CMOS反相器能作为放大器用吗？答：可以。
在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。
由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。
反相器的输入电压稍有变化，输出就发生很大变化。
14．如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。
15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件：V OH（min）≥V IH（min）V OL（max）≤V IL（max）精品文档）（maxOHI≥nI IH（max）I OL（max）≥m）（maxILI16．已知图T2.16所示电路中各MOSFET管的T V=2V，若忽略电阻上的压降，则电路中的管子处于导通状态。
+1.5V+0V+5V+5V0V+5VA．B．C．D．图T2.1617．三极管作为开关时工作区域是。
A．饱和区+放大区B．击穿区+截止区C．放大区+击穿区D．饱和区+截止区B．V IH（min）、V OH（min）、V OL（max）、V IL（max）C．V OH（min）、V IH（min）、V OL（max）、V IL（max）D．V IH（min）、V OH（min）、V IL（max）、V OL（max）19．对CMOS门电路，以下说法是错误的。
A．输入端悬空会造成逻辑出错B．输入端接510kΩ的大电阻到地相当于接高电平C．输入端接510Ω的小电阻到地相当于接低电平D．噪声容限与电源电压有关20．某集成电路芯片，查手册知其最大输出低电平V OL（max）=0.5V，最大输入低电平V IL（max）=0.8V，最小输出高电平V OH（min）=2.7V，最小输入高电平V IH（min）=2.0V，则其低电平噪声容限V NL= 。
A．0.4V B．0.6V C．0.3V C．1.2V21．某集成门电路，其低电平输入电流为1.0mA，高电平输入电流为10μA，最大灌电流为8mA，最大拉电流为400μA，则其扇出系数为N= 。
A ．8 B．10 C．40 D．2022．设图T2.22所示电路均为LSTTL门电路，能实现AF 功能的电路是。
精品文档G GGV1kA F FF A FAA．B．C．D．图T2.2223．设图T2.23所示电路均为CMOS门电路，实现BAF+=功能的电路是。
ABFABABFAB FA．B．C．D．图T2.2324门电路，当EN=0时，F的状态为。
B．BAF=C．ABF=D．BAF=FABCF图T2.24 图T2.2525．OD门组成电路如图T2.25所示，其输出函数F为。
A．BCABF+=C．))((CBBAF++=D．BCABF⋅=习题1．写出如图P2.1所示CMOS门电路的逻辑表达式。
精品文档V DDYABV DDZC图P2.1图P2.2解：YBAY⋅=（与非门）2．写出如图P2.2所示CMOS门电路的逻辑表达式。
解：ABDCABDCZ++=⋅+=3．双互补对与反相器引出端如图P2.3所示，试将其分别连接成：（1）三个反相器；（2）3输入端与非门；（3）3输入端或非门；（4）实现逻辑函数）（BACL+=；（5）一个非门控制两个传输门分时传送。
13 14 78215411910V DD VDDVV SSVSSVSS 图P2.3解：（1）3个反相器精品文档1482411910V DDV DD V V SS V SS V SS V DD V DDV DD（2）3输入与非门DD V DDYAB C（3）3输入或非门V AB CY（4）实现逻辑函数）（B A C Y +=精品文档VYABCVAY连接图等效图当C=0时，Y=1；当C=1时，BAY+=（5）一个非门控制两个传输门分时传送C4．电路如图P2.4所示，G1为74HC系列CMOS门电路，其数据手册提供的参数为V OL（max）=0.33V，V OH（min）=3.84V，I OL（max）=4mA，I OH（max）= -4mA。
三极管T导通时V BE=0.7V，饱和时V CES=0.3V，发光二极管正向导通时压降V D=2.0V。
（1）当输入A、B取何值时，发光二极管D有可能发光？（2）为使T管饱和，T的β值应为多少？ABD图P2.4解：（1）要使发光二极管D发光，必须使T管饱和导通，要使T管饱和导通，必须使精品文档G 1输出高电平，即A 和B 至少有一个为低电平。
（2）为使三极管导通时进入饱和状态，三极管β的选择必须满足I B ≥I BS ，式中βββ3.551.03.00.25C CES D CC BS =⨯--=--=R V V V I mA 314.0107.084.3B BE OH B =-=-=R V V I 代入给定数据后，可求得β≥17。
5．有一门电路内部电路如图P2.5所示，写出Y 的真值表，画出相应的逻辑符号。
解：真值表逻辑符号ENA Y6．分析如图P2.6所示电路的逻辑功能，画出其逻辑符号。
ENYABYV图P2.5图P2.6解：A 、B 为电路输入变量，F 为输出变量，只要列出真值表，就可判断其逻辑功能。
7．由三态门构成的总线传输电路如图P2.7所示，图中n 个三态门的输出接到数据传精品文档输总线，D0、D1、…、D n-1为数据输入端，0CS、1CS、…、1-nCS为片选信号输入端。
试问：（1）片选信号应满足怎样的时序关系，以便数据D0、D1、…、D n-1通过总线进行正常传输？（2）如果片选信号出现两个或两个以上有效，可能发生什么情况？（3）如果所有的信号均无效，总线处在什么状态？01n-1n图P2.7解：（1）片选信号任何时刻只能有一个为低电平；（2）总线冲突。
（3）高阻态。
8．分析如图P2.8（a）、（b）所示电路的逻辑功能，写出电路输出函数S的逻辑表达式。
BBS A S（a）（b）图P2.8解：（1）输出S是A和B的异或函数，即BAS⊕=（2）精品文档输出S 是A 和B 的异或函数，即9．晶体管电路如图P2.9所示，试判断各晶体管处于什么状态？i Cv I =+6V=50（a）V =5V i Ci B=2030k （b ）图P2.9解：（a ）根据图中参数mA mA R V v i B 106.0507.06=-=-=B BE ImA mA R V V i CC BS 24.01503.012=⨯-=-=C CES β因为i B ＜i BS ，故T 1管处于放大状态。
（b ）mA mA R V V i B 143.0307.05=-=-=B BE CCmA mA R V V i CC BS 078.03203.05=⨯-=-=C CES β因为i B ＞i BS ，故T 2管处于饱和状态。
10．已知电路如图P2.10所示，写出F 1、F 2、F 3和F 与输入之间的逻辑表达式。
V CCA DC BF精品文档图P2.10解：ABF=1，CDF=2，CDABF+=3，CDABF+=11．分析如图P2.11所示电路的逻辑功能，指出是什么门。
F AB图P2.11解：A、B电路为OC输出的同或门.12．图P2.12（a）所示为LSTTL门电路，其电气特性曲线如图P2.12（b）所示。
请按给定的已知条件写出电压表的读数（填表P2.12）。
假设电压表的内阻≥100kΩ。
vO v I/VvI/V R1（a）（b）图P2.12精品文档表P2.12解：13．图P3.13中G 1、G 2、G 3 为LSTTL 门电路，G 4、G 5、G 6为CMOS 门电路。
试指出各门的输出状态（高电平、低电平、高阻态？）。
G Y 1G Y 2G V 410k V Y 5V DDG 6Y 63G 5V图P2.13解：Y 1高电平，Y 2高阻态，Y 3低电平，Y 4高电平，Y 5低电平，Y 6低电平14．如图P2.14所示逻辑电路能否实现所规定的逻辑功能？如能的在括号内写“Y ”，错的写“N ”。
精品文档V A CBL1A B C DL 2图P2.14⎩⎨⎧+====C A L B CL B 1110时，时，（ ） L 2=AB +CD （ ）解：Y ，N15．如图P2.15所示逻辑电路能否实现所规定的逻辑功能？如能的在括号内写“Y ”，错的写“N ”。
A CB L 2VDDAB C L 1图P2.15CD AB L +=1（ ） ⎪⎩⎪⎨⎧====CL B ACL B 2210时，时，（ ）解：Y ，N16．由门电路组成的电路如图P2.16所示。
试写出其逻辑表达式。
Y 1A B C2TTL 门电路TTL 门电路AB C3图P2.16解：C B A C B A Y =+⋅+=01，B C A B C B AB C Y +=⋅+⋅⋅=2，3==+Y A BC A BC ⋅精品文档17．由门电路组成的电路如图P2.17所示。
试写出其逻辑表达式。
S 0S 1Y图P2.17解：301201101001D S S D S S D S S D S S Y +++=18．一个发光二极管导通时的电压降约为2.0V ，正常发光时需要5mA 电流，当发光二极管采用如图2.2-21（a ）那样连接到74LS00与非门上时，请确定电阻R 的一个合适值。