数电题库填空题整理复习汇编

合集下载

数字电路复习题型填空

数字电路复习题型填空

数字电路填空题练习与复习题填空题11、数字逻辑电路中,逻辑函数的常用表示方式有、、、、。

2、一个四输入与非门,其输出为0的输入变量取值组合有种。

3、集电极开路门的英文缩写为门,工作时必须外加和。

4、对于共阳接法的发光二极管数码显示器,应采用电平驱动的七段显示译码器。

5、寄存器按照功能不同可分为两类:寄存器和寄存器。

6、CPLD指的是。

7、一个理想三极管开关元件, 在接通状态时,接通电阻(即ce之间的电阻)为,在断开状态下,其电阻(即ce之间的电阻)为,断开与接通之间的转换时间为。

填空题1参考答案1、逻辑函数表达式;真值表;逻辑图;卡诺图;波形图。

2、1。

3、OC;电源;上拉电阻。

4、低电平。

5、移位;数码。

6、复杂可编程逻辑器件。

7、0,∞;0。

填空题21、(.1011)2= ()8=()16。

2、逻辑代数中与普通代数相似的定律有、、。

摩根定律又称为。

3、数字逻辑电路中的基本逻辑运算分别是、、。

4、半导体数码显示器的内部接法有两种形式:共接法和共接法。

5、数字电路按照是否有记忆功能通常可分为两类:、。

6、在电路结构上,复杂可编程逻辑门阵列CPLD是基于,现场可编程逻辑器件又是基于,具有重配置技术而无ISP概念。

填空题2参考答案1、;。

2、交换律;分配律;结合律;反演定律。

123、与;或;非。

4、 阴 ; 阳。

5、组合逻辑电路; 时序逻辑电路。

6、乘积项;查找表; FPGA 。

填空题31、分析数字电路的主要工具是 。

数字电路又称作 。

2、逻辑代数的三个重要规则是 、 、 。

3、OC 门称为 门,多个O C 门输出端并联到一起可实现功能。

4、PR O M 指的是 ,F PG A 指的是 ,CP L D 指的是 。

5、数字电路中时序逻辑电路部分按照其触发器是否有统一的时钟控制 分为 时序电路和 时序电路。

6、(75)D =( )B =( )O =( )H =( )8421B C D填空题3参考答案1、 逻辑代数;逻辑电路。

(完整版)数电题库填空题整理复习

(完整版)数电题库填空题整理复习

考点 一 进制转换1、(11101001)2=( 233 )10=( E9 )162、二进制码11100001表示的十进制数为 ( 225 ) ,相应的8421BCD 码为 (001000100101 )。

3.(406)10= ( 010*********)8421BCD十进制数(75)10的8421BCD 编码是 01110101 。

4.(00101101)2 = ( 45 )10 = ( 01000101 )8421BCD 。

5、(1001.0110)B=( 9.6 )H6.(01101001)2=( 105 )10=( 69 )167、十六进制数(7E.5C )16等值的二进制数为(01111110.01011100)2,等值的八进制数为(176.270)88(37)10=(100101)2=( 25 )169.(B4)16 ,(178)10, (10110000)2中最大数为(B4)16,最小数为_(10110000)210将十进制数287转换成二进制数是100011111;十六进制数是11F 。

、11位十六进制数转化为二进制数有_20_位12十进制数238转换成二进制数是_11101110_;十六进制数是_ EE _。

13.(33)10=( 21 )16=( 100001 )214. 将十进制数45转换成十六进制为 (2D)16 。

15二进制数A=1011010,B=10111,则A-B= 1000011 。

16十进制数228转换成二进制数是_(11100100)2_;十六进制数是_(E4)16 _.考点2 触发器的种类及特征方程 重点1.根据触发器功能的不同,可将触发器分成四种,分别是 RS 触发器、JK 触发器、 T 触发器和 D 触发器。

对于上升沿触发的D 触发器,它的次态仅取决于CP__上升_沿到达时___D___的状态。

2、D 触发器的特征方程为( n n D Q=+1 ) ,JK 触发器的特征方程为 (n n n Q K Q J Q +=+1 ),T 触发器的特征方程为RS 触发器的特性方程为Q n+1=n Q R S R S ⋅+;约束方程为_RS=0__。

数电综合复习题集

数电综合复习题集

数字电子技术综合复习题一、填空题I 1、逻辑函数有四种表示方法,它们分别是真值表、逻辑图、逻辑表达式、卡诺图。

二进制数A=1011010;B=10111,则A-B=_ (43)10 或 (101011)2 。

2、组合电路没有_记忆_功能,因此,它是由_门电路_组成。

同步RS 触发器的特性方程为:Q n+1=_nQ R S +,其约束方程为:_0RS =_。

将BCD 码翻译成十个对应输出信号的电路称为_二-十进制译码器_,它有_4_个输入端,_10_输出端。

3.逻辑函数的反演规则指出,对于任意一个函数F ,如果将式中所有的_与、或运算__互换,_0、1_互换,_原变量、反变量_互换,就得到F 的反函数⎺F 。

4.格雷码又称__循环__码,其特点是任意两个相邻的代码中有__一__位二进制数位不同。

5.从TTL 反相器的输入伏安特性可以知道两个重要参数,它们是_输入短路电流_和 输入漏电流。

6. 输出n 位代码的二进制编码器,一般有 ___2 n _个输入信号端。

7.全加器是指能实现两个加数和__(低位)进位信号___三数相加的算术运算逻辑电路。

8. 时序电路除了包含组合电路外,还必须包含具有记忆功能的__存储__电路。

因此,仅用一般的逻辑函数描述时序电路的逻辑功能是不够的,必须引进__时间_ 变量。

9.要使触发器实现异步复位功能(Qn+1=0),应使异步控制信号(低电平有效)⎺R D =__0__,⎺S D =_1__。

10.JK 触发器当J =K =__1__时,触发器Q n+1=⎺Q n 。

11.n 位二进制加法计数器有___2 n ___个状态,最大计数值为__2 n -1___。

12.用555定时器构成的 单稳态触发器,若充放电回路中的电阻、电容分别用R 、C 表示,则该单稳态触发器形成的脉冲宽度t w ≈_1RC _。

13.施密特触发器具有两个_稳定_状态,当输出发生正跳变和负跳变时所对应的 输入__电压是不同的。

(完整版)数字电路期末复习试题和答案解析

(完整版)数字电路期末复习试题和答案解析

数字电路期末复习题及答案一、填空题1数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 _ 和_0 ___ 来表示。

2、分析数字电路的主要工具是逻辑代数,数字电路又称作逻辑电路。

3、逻辑代数又称为布尔代数。

最基本的逻辑关系有与、或、非三种。

常用的几种导出的逻辑运算为与非或非与或非同或异或。

4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。

5、逻辑函数F=A BCD +A+B+C+ __________ 。

6、逻辑函数F=A B A B A B AB = ________ 0 _______ 。

7、OC门称为集电极开路门,多个OC门输出端并联到一起可实现丄与功能。

8、TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。

9、触发器有2 个稳态,存储8位二进制信息要__8 ________________________个触发器。

1 0、一个基本RS触发器在正常工作时,它的约束条件是R+S=1,则它不允许输入S = 0且R= 0的信号。

11、一个基本RS触发器在正常工作时,不允许输入R=S= 1的信号,因此它的约束条件是RS=0 。

1 2、在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象。

13、施密特触发器具有回差现象,又称电压滞后特性;单稳触发器最重要的参数为脉宽。

14、半导体数码显示器的内部接法有两种形式:共阴接法和共阳接法。

15、对于共阳接法的发光二极管数码显示器,应采用低电平驱动的七段显示译码器。

16、寄存器按照功能不同可分为两类:移位寄存器和数码寄存器。

17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。

、选择题1 一位十六进制数可以用 C 位一进制数来表示。

A 1B . 2 C.4D162、十进制数25用8421BCD码表示为 B 。

A 10 101B . 0010 0101 C.100101 D .101013、以下表达式中符合逻辑运算法则的是D。

数字电子技术-复习选择填空题汇总(精简)

数字电子技术-复习选择填空题汇总(精简)

一、选择题:1、在下列逻辑电路中,不是组合逻辑电路的是(D)A、译码器B、编码器C、全加器D、寄存器2、下列触发器中没有约束条件的是(D)A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器3、555定时器不可以组成D。

A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器4、编码器(A)优先编码功能,因而(C)多个输入端同时为1。

A、有B、无C、允许D、不允许5、(D)触发器可以构成移位寄存器。

A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器6、某触发器的状态转换图如图所示,该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器7、十进制数6在8421BCD码中表示为-------------------------------------------------( B )A.0101B.0110C. 0111D. 10008、在图所示电路中,使__AY 的电路是---------------------------------------------( A )A. ○1B. ○2C. ○3D. ○49、接通电源电压就能输出矩形脉冲的电路是------------------------------------------( D )A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器10、多谐振荡器有-------------------------------------------------------------------------------( C )A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定11、已知输入A、B和输出Y的波形如下图所示,则对应的逻辑门电路是-------( D )A. 与门B. 与非门C. 或非门D. 异或门12、下列电路中属于时序逻辑电路的是------------------------------------------------------( B )A. 编码器B. 计数器C. 译码器D. 数据选择器13、在某些情况下,使组合逻辑电路产生了竞争与冒险,这是由于信号的---------( A )A. 延迟B. 超前C. 突变D. 放大14、电路和波形如下图,正确输出的波形是-----------------------------------------------( A )A. ○1B. ○2C. ○3D. ○415.在何种输入情况下,“与非”运算的结果是逻辑0。

数电复习题

数电复习题

答案:
《数字电子技术》复习题
第 8 页 共 21 页
4、已知电路及 CP、A 的波形如图 5(a)(b)所示,设触发器的初态均为“0” ,
试画出输出端 B 和 C 的波形。
答:
5、用 T 触发器和异或门构成的某种电路如图 6(a)所示,在示波器上观察到波 形如图 6(b)所示。试问该电路是如何连接的?请在原图上画出正确的连接图,并 标明 T 的取值。
D、F=A+B C 4、下列图中的逻辑关系正确的是 ( B )
A.Y= A B
B.Y= ABC
C.Y= AB
5、Y (A,B,C, )=∑m(0,1,4,5)逻辑函数的化简式为( C ) A、Y=AB+BC+ABC B、Y=A+B C、Y= B
6、 数制转换: (8F)16 = ( 143 )10= ( 10001111 )2 = ( 217 )8。
答案:T=1, 连线 F CP Q ,图略。 6. 请画出题图电路的 Q0、Q1 的输出波形,假设初始状态皆为 0
1 CP A
Q0
1J C1 1K 1J C1 1K
Q1
CP A Q0
1
Q1
《数字电子技术》复习题
第 9 页 共 21 页
五、设计题 1、请用与非门、或非和非门设计一个故障显示电路,要求: (1)两台电机同时工作时 F1 灯亮 (2)两台电机都有故障时 F2 灯亮 (3)其中一台电机有故障时 F3 灯亮。 解答 令逻辑变量 A、B 表示两台电机的工作状态:正常工作为“1” ,有故障为“0” 。 从题意,可令 F1、F2、F3 分别表示 3 个灯的状态:灯亮“1” ,灯不亮为“0” 。 1.真值表: A B F1 F2 F3 0 0 0 1 0 0 1 0 0 1 1 0 0 0 1 1 1 1 0 0 2. 逻辑表达式:F1= AB F2= A B A B F3= A B+A B =A B= F1 F 2 3.电路图(略) 2、试用 74LS138 和适当门电路实现逻辑函数 L(A、B、C)=∑m(0、2、3、4、 7) 答案:

复习题(数电)

复习题(数电)

《数字电子技术》复习题一、填空题1.(127)10= ( )2=( )8=( )16= ( )8421BCD2. n 变量的逻辑函数有 个最小项,任意两个最小项的乘积为3. 计算机键盘上101个键用二进制代码进行编码,至少应为___位二进制代码。

4. 1个变量可构成 个最小项,每种变量的取值可使 个最小项的值为1。

5. 当A=1,B=1,C=0时,A ⊕B ⊕C= ,A+B ⊕C= 。

6. 函数 的反函数 = 。

7. OC 门的典型应用 , 和 。

8. 除去有高、低电平两种输出状态外,三态门的第三态输出是____状态。

9. 优先编码器74LS148输入为```,输出为、、。

当使能输入,,时,输出应为________________________。

10. n 位二进制代码的线译码器,必然有_____个输出端,且译码器工作时,只有_____个呈现有效电平。

11. 一个十六选一的数据选择器,其选择控制信号端有________个。

12. J-K 触发器在直接复位时应使D R =________ ,D S =________。

13. JK 触发器的特性方程为 。

14. 可控R-S 触发器、J-K 触发器在直接复位时应使D R =_____ ,D S =______。

15. 将D 触发器的D 端连在 端上,假设Q (t )=0,则经过100个脉冲作用后,它的次态Q(t+100)为_________________________。

16. 构造一个模6计数器需要 个状态, 个触发器。

17. 用四个触发器组成的计数器最多应有 个有效状态,若要构成十二进制计数器,最少用. 个触发器,它有 个无效状态。

18. 由于R-S 触发器有_________个稳态,因此它可记录_________________位二进制码。

若存储一字节二进制信息,需要_____________个触发器。

19. 若要制成一个60分频器,至少需要 片74LS161。

数电填空题题库(78题)_附答案

数电填空题题库(78题)_附答案

数电填空题题库教师组卷学生备考练习用1. 集电极开路门的英文缩写为( OC )门,工作时必须外加电源和上拉电阻。

2. OC 门称为(集电极开路) 门,多个OC 门输出端并联到一起可实现( 线与 )功能。

3. 逻辑代数又称为( 布尔 )代数。

最基本的逻辑关系有( 与 )、( 或 ) 、( 非 )三种。

4. 逻辑函数的常用表示方法有( 逻辑表达式 )、( 真值表 )、( 卡诺图 )。

5. 摩根定律又称为( 反演律 )。

6. 逻辑函数F=A ̅+B+C ̅D 的反函数F ̅= ( A B ̅(C+D ̅) )。

7. 触发器有( 2 )个稳态,存储8位二进制信息要( 8 )个触发器。

8. 一个基本RS 触发器在正常工作时,它的约束条件是R ̅+S ̅=1,则它不允许输入S̅=( 0 )且R ̅=( 0 )的信号。

9. 一个十位D/A 转换器,当输入全1时,其输出电压V O 为5.115V 。

当输入二进制数为1010101000时,其输出电压V O 为( 3.4 )V 。

10. 根据下图所示计数状态转换图回答:它是按( 无 )权编码规律进行计数的, 它是( 10 )进制计数器(即模M 为多少)。

11. 写出如下图所示电路Z1的逻辑函数式:(A ̅+B C ̅ 或A ̅ B ̅+AC ̅̅̅̅B )1 TG& BC ACMOS 100K12.存储容量为4K×8位的RAM存储器,其地址线为( 12 )条、数据线为( 8 )条。

13.用4个触发器可以存储( 4 )位二进制数。

14.八进制数(34.2 ) 8的等值二进制数为(011100.010)2;15.十进制数98 的8421BCD 码为(10011000 )8421BCD。

16.TTL 与非门的多余输入端悬空时,相当于输入( 高)电平。

17.如图所示电路中F1的最简逻辑表达式为( AB )。

F 2 、F 3 分别属于何) ;F3: ( 或门)。

数字电路试题五套(含答案)汇总

数字电路试题五套(含答案)汇总

《数字电子技术》试卷一一、 填空(每空1分,共25分)1、(10110)2=( )10=( )16(28)10=( )2=( )16(56)10=( )8421BCD2、最基本的门电路是: 、 、 。

3、有N 个变量组成的最小项有 个。

4、基本RS 触发器的特征方程为_______ ,约束条件是 __.5、若存储器的容量是256×4RAM ,该RAM 有 ___存储单元,有 字,字长_____位,地址线 根。

6、用N 位移位寄存器构成的扭环形计数器的模是________.7、若令JK 触发器的J=K=T 则构成的触发器为_______.8、如图所示,Y= 。

9、如图所示逻辑电路的输出Y= 。

10、已知Y=D AC BC B A ++,则Y = ,Y/= 。

11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比,时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路 有关。

二、化简(每小题5分,共20分)1、公式法化简++++(1)Y=ABC ABC BC BC A=+++(2)Y ABC A B C2、用卡诺图法化简下列逻辑函数=+++(1)Y BCD BC ACD ABDY=∑+∑(2)(1,3,4,9,11,12,14,15)(5,6,7,13)m d三、设下列各触发器初始状态为0,试画出在CP作用下触发器的输出波形(10分)四、用74LS161四位二进制计数器实现十进制计数器(15分)五、某汽车驾驶员培训班结业考试,有三名评判员,其中A 为主评判员,B 、C 为副评判员,评判时,按照少数服从多数原则,但若主评判员认为合格也可以通过。

试用74LS138和与非门实现此功能的逻辑电路。

(15分)P Q A Q B Q C Q D C T 74LS161 LD CPA B C D CrQ A 、Q B 、Q C 、Q D :数据输出端; A 、B 、C 、D :数据输入端; P 、T :计数选通端;r C :异步复位端;CP :时钟控制输入端;D L :同步并置数控制端;C :位输出端;六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分)《数字电子技术》试卷一参考答案一、填空(每空1分,共25分)1、10(22)、16(16);2(11100)、16(1)C ;8421(01010110)BCD 。

(精选)数电选择填空复习题

(精选)数电选择填空复习题

一、填空题1、(81)10 =(1010001 )2 =(51 )16 =(10000001 )8421BCD 。

2、实现用二进制代码表示某一特定信息的电路称为(编码器)。

3、三位二进制译码器有( 3 )个数码输入端,(8)个信号输出端以及若干个控制端。

4、n进制计数器有(2的n次方)个有效状态,在CP作用下,无效状态可进入有效循环称为能(自启动)。

5、移位寄存器的输入输出方式有(串)行输入,(并)行输入,(串)行输出和(并)行输出。

6、(98)十=(1100010 )2=( 62)16=( 10011000 )8421BCD 。

7、逻辑函数的表示方法有(逻辑真值表)、(逻辑函数式)、(逻辑图)、(波形图)8、n位二制译码器有( n )个数码输入端,(2的n次方)个信号输出端以及若干个控制端。

9、(78)10 = (1001110 )2 = (4E)16= ( 01111000 )8421BCD 。

10、将给定的二进制代码翻译成编码时赋予的原意,完成这种功能的电路称为(译码器)。

11、二进制编码器是由(2的n次方)位二进制数表示( n )个信号的编码电路。

12、寄存器的功能是(寄存一组二值代码),它由具有存储功能的触发器构成。

N 个触发器构成的寄存器能存储(存储N位二值代码)。

13、多位加法器进位方法有(串行进位加法器),(超前进位加法器)。

14、数据选择器又称(多路开关),它是一种(多)输入,(单)输出的逻辑构件。

控制信号端实现对(多路输入)的选择。

15、全面描述一个时序逻辑电路的功能,必须使用三个方程式它们是(驱动方程),(状态方程),(输出方程)。

16、组合逻辑电路的逻辑功能特点是,任意时刻的( 输出 )状态,仅取决于该时刻( 输入 )的状态, 而与信号作用前电路的( 原来状态无关 )。

17、组合逻辑设计是组合逻辑分析的( 逆过程 ),它是根据( 逻辑实际功能 )要求来实现某种逻辑功能,画出实现该功能的( 逻辑 )电路。

数电考试复习题

数电考试复习题

数字电路练习题一、填空题1、一个译码器若有60个译码输出端,则译码器地址输入端至少有____个。

2、(1110 0101)2=( E5 )163、基本逻辑运算有______________三种。

4、数制转换:(31)10=( )2.5、TTL门电路的工作电源电压均为(),TTL门电路输入端悬空相当于接()电平。

6、n个变量的函数的全体最小项之或恒为(),任何两个最小项之与恒为()。

7、触发器按逻辑功能可分为()、()、()、()、和()等五种。

8、时序逻辑电路当前输出不仅与当时的()有关,而且还与过去时刻的()有关。

9、时序逻辑电路按状态变化的特点,可分为_________时序电路和_________时序电路。

1、(100110000111)8421BCD=()16 。

2、(FA)16 =()2。

3、逻辑变量只有_____和______ 两种取值;在正逻辑规定中分别用______和______电平表示.。

4、TTL与非门的输入端悬空相当于加电平。

5、在函数F=AB+CD的真值表中,F=1的状态共有个。

6、一个四位二进制递减计数器的初态为1100,经过三个计数脉冲后,该计数器的状态为。

7、“与非”门的逻辑功能是有0则输出为_______,全部为1则输出为_______。

8、n个变量的函数的全体最小项之或恒为______,任何两个最小项之与恒为______。

9、同步RS触发器的特性方程是()。

10、当逻辑函数有n个变量时,共有个变量取值组合11、完成数制转换(51.625)10 =()2=()16。

12、最基本的逻辑关系有___ _ 逻辑___ _ 逻辑和____ _逻辑三种。

13、任意时刻的输出信号仅仅取决于当时信号的电路叫做组合逻辑电路。

14、一个译码器若有60个译码输出端,则译码器地址输入端至少有_ ___个。

15、逻辑函数的表示方法有、、和等。

16、J-K触发器的特征方程为,D触发器的特征方程为。

(完整版)数电各章复习题及答案

(完整版)数电各章复习题及答案

第1章 逻辑代数基础一、选择题(多选题)1.以下代码中为无权码的为 。

A. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码2.一位十六进制数可以用 位二进制数来表示。

A. 1B. 2C. 4D. 163.十进制数25用8421BCD 码表示为 。

A.10 101B.0010 0101C.100101D.101014.与十进制数(53.5)10等值的数或代码为 。

A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)85.与八进制数(47.3)8等值的数为:A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)26.常用的B C D 码有 。

A.奇偶校验码B.格雷码C.8421码D.余三码7.与模拟电路相比,数字电路主要的优点有 。

A.容易设计B.通用性强C.保密性好D.抗干扰能力强8. 逻辑变量的取值1和0可以表示: 。

A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无9.求一个逻辑函数F 的对偶式,可将F 中的 。

A .“·”换成“+”,“+”换成“·”B.原变量换成反变量,反变量换成原变量C.变量不变D.常数中“0”换成“1”,“1”换成“0”E.常数不变10. A+BC= 。

A .A +B B.A +C C.(A +B )(A +C ) D.B +C11.在何种输入情况下,“与非”运算的结果是逻辑0。

A .全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是112.在何种输入情况下,“或非”运算的结果是逻辑0。

A .全部输入是0 B.全部输入是1 C.任一输入为0,其他输入为1 D.任一输入为113.以下表达式中符合逻辑运算法则的是 。

A. C ·C =C 2B.1+1=10C.0<1D.A +1=114. 当逻辑函数有n 个变量时,共有 个变量取值组合?A. nB. 2nC. n 2D. 2n15. 逻辑函数的表示方法中具有唯一性的是 。

数电复习资料(含答案)

数电复习资料(含答案)

数电期末考试复习题(习题册)(含答案)第一章(选择、判断共20题)一、选择题1.以下代码中为无权码的为。

A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2.以下代码中为恒权码的为。

A.8421BCD码B. 5421BCD码C.余三码D.格雷码3.一位十六进制数可以用位二进制数来表示。

A.1B.2C.4D. 164.十进制数25用8421BCD码表示为。

A.10 101B.0010 0101C.100101D.101015.在一个8位的存储单元中,能够存储的最大无符号整数是。

A.(256)10B.(127)10C.(FF)16D.(255)106.与十进制数(53.5)10等值的数或代码为。

A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87.矩形脉冲信号的参数有。

A.周期B.占空比C.脉宽D.扫描期8.与八进制数(47.3)8等值的数为:A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)29.常用的B C D码有。

A.奇偶校验码B.格雷码C.8421码D.余三码10.与模拟电路相比,数字电路主要的优点有。

A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题(正确打√,错误的打×)1. 方波的占空比为0.5。

()2. 8421码1001比0001大。

()3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

()4.格雷码具有任何相邻码只有一位码元不同的特性。

()5.八进制数(18)8比十进制数(18)10小。

()6.当传送十进制数5时,在8421奇校验码的校验位上值应为1。

()7.在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。

()8.占空比的公式为:q = t w / T,则周期T越大占空比q越小。

()9.十进制数(9)10比十六进制数(9)16小。

数电复习题有标准答案 (2)

数电复习题有标准答案 (2)

第一章一、填空题1.二进制数是以2为基数的计数体制,十进制数是以10 为基数的计数体制,十六进制数是以 16 为基数的计数体制。

2.二进制数只有 0 和 1 两个数码,其计数的基数是 2 ,加法运算进位关系为逢2进一。

3.十进制数转换为二进制数的方法是:整数部分是除2取余法,小数部分用乘2取整法。

4.十进制数(23.76)转换为二进制数为(10111.110)2,8421BCD码(00100011.01110110)8421BCD,余三码为(01010110.10101001)余3BCD。

5.二进制数转换为十进制数的方法为各位加权系数之和。

6.将二进制数(1011011)表示为加权系数之和的形式 2×1+2×1+2×1+2×1+2×1 。

7.格雷码的特点是相连不同,其余各位相邻两组代码只有一位代码不同,其余代码都相同。

8.数字电路主要是输出与输入之间的逻辑关系,故数字电路又称逻辑电路。

二、判断题。

1.二进制数是以2为基数的计数体制(√)2.二进制数的权值是10的幂。

(×)3.十进制数整数转换为二进制数的方法是采用“除2取余法”(√)4.BCD码是用4位二进制数表示1位十进制数。

(√)5.二进制数转换为十进制数的方法是各位加权系数之和。

(√)6.模拟电路又称逻辑电路。

(×)7.余3BCD码是用3位二进制数表示1位十进制数。

(×)8.二进制数整数最低位的权值为2。

(×)三、选择题。

1.1010的基数是(B)A10 B2 C16 D任意数2.下列数中,不是余3码的是(D)A 1011 B1010 C 0110 D 00003.二进制数最低位的权值是(B)A 0B 1C 2D 44.十进制数的权值是(A)A 10的幂B2的幂C16的幂 D 8的幂5.二进制数的权值为(B)A 10的幂B2的幂 C 16的幂 D 8的幂6.在二进制计数系统中每个变量的取值为(A)A 0和1B 0—7C 0—10D 0—167.十进制计数系统包含(B)A 六个数字B 十个数字C 十六个数字D 三十二个数字8.(1000100101110101)8421BCD对应的十进制数为(B)A 8561B 8975 C7AD3 7971第二章一、填空题。

(完整版)数字电子技术-复习选择填空题汇总(精简)

(完整版)数字电子技术-复习选择填空题汇总(精简)

(完整版)数字电⼦技术-复习选择填空题汇总(精简)⼀、选择题:1、在下列逻辑电路中,不是组合逻辑电路的是(D)A、译码器B、编码器C、全加器D、寄存器2、下列触发器中没有约束条件的是(D)A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器3、555定时器不可以组成D。

A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器4、编码器(A)优先编码功能,因⽽(C)多个输⼊端同时为1。

A、有B、⽆C、允许D、不允许5、(D)触发器可以构成移位寄存器。

A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器6、某触发器的状态转换图如图所⽰,该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器7、⼗进制数6在8421BCD码中表⽰为-------------------------------------------------( B )A.0101B.0110C. 0111D. 10008、在图所⽰电路中,使__AY 的电路是---------------------------------------------( A )A. ○1B. ○2C. ○3D. ○49、接通电源电压就能输出矩形脉冲的电路是------------------------------------------( D )A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器10、多谐振荡器有-------------------------------------------------------------------------------( C )A. 两个稳态B. ⼀个稳态C. 没有稳态D. 不能确定11、已知输⼊A、B和输出Y的波形如下图所⽰,则对应的逻辑门电路是-------( D )A. 与门B. 与⾮门C. 或⾮门D. 异或门12、下列电路中属于时序逻辑电路的是------------------------------------------------------( B )A. 编码器B. 计数器C. 译码器D. 数据选择器13、在某些情况下,使组合逻辑电路产⽣了竞争与冒险,这是由于信号的---------( A )A. 延迟B. 超前C. 突变D. 放⼤14、电路和波形如下图,正确输出的波形是-----------------------------------------------( A )A. ○1B. ○2C. ○3D. ○415.在何种输⼊情况下,“与⾮”运算的结果是逻辑0。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

考点 一 进制转换1、(11101001)2=( 233 )10=( E9 )162、二进制码11100001表示的十进制数为 ( 225 ) ,相应的8421BCD 码为(001000100101 )。

3.(406)10= ( 010*********)8421BCD十进制数(75)10的8421BCD 编码是 01110101 。

4.(00101101)2 = ( 45 )10 = ( 01000101 )8421BCD 。

5、(1001.0110)B=( 9.6 )H6.(01101001)2=( 105 )10=( 69 )167、十六进制数(7E.5C )16等值的二进制数为(01111110.01011100)2,等值的八进制数为(176.270)88(37)10=(100101)2=( 25 )169.(B4)16 ,(178)10, (10110000)2中最大数为(B4)16,最小数为_(10110000)210将十进制数287转换成二进制数是100011111;十六进制数是11F 。

、11位十六进制数转化为二进制数有_20_位12十进制数238转换成二进制数是_11101110_;十六进制数是_ EE _。

13.(33)10=( 21 )16=( 100001 )214. 将十进制数45转换成十六进制为 (2D)16 。

15二进制数A=1011010,B=10111,则A-B= 1000011 。

16十进制数228转换成二进制数是_(11100100)2_;十六进制数是_(E4)16 _.考点2 触发器的种类及特征方程 重点1.根据触发器功能的不同,可将触发器分成四种,分别是 RS 触发器、 JK 触发器、 T 触发器和 D 触发器。

对于上升沿触发的D 触发器,它的次态仅取决于CP__上升_沿到达时___D___的状态。

2、D 触发器的特征方程为( n n D Q=+1 ) ,JK 触发器的特征方程为 触发器的特征方程为5.欲将触发器置为“1”态,应使D R '= 1 , D S '= 0 。

6.TTL 集成JK 触发器正常工作时,其d R 和d S 端应接 高 电平考点3A/D 装换1能将模拟信号转换成数字信号的电路,称为A/D ;而将能把数字信号转换成模拟信号的电路称为 D/A 。

2逐次逼近型ADC 的数码位数越多,转换结果越(精确),但转换时间越 (长)。

3A/D 转换器以输出二进制代码的位数表示分解度的好坏,其位数越多说明量化误差 越小 ,转换精度 越高 。

4.若要求D/A 转换器的精度要小于0.25%,至少应选___9_位的D/A 转换器。

5、 转换精度 和 转换速度 是A/D 、D/A 转换器的两个最重要的指标6在A/D 转换器中性能最稳定、抗干扰能力最强的是 双积分型A/D 转换器 ,而转换速度最快的是 并联型A/D 转换器 。

A/D 转换的一般步骤包括 采样 、 保持 、 量化 和编码。

6、对8位D/A 转换器,若V REF =8V ,当输入数字量为时(01100010)2时,输出电压为 -3.062 V 。

7.4位DAC 中,基准电压=10V ,D 3D 2D 1D 0=1010时对应的输出电压为 -6.25V 。

8、已知被转换的信号的上限截止频率为10kHz ,则A/D 转换器的采样频率应高于( 20 )kHz ;完成一次转换所用的时间应小于( 50μs )。

考点 4 TTL 门电路8.在TTL 类电路中,闲置输入端可悬空,其等效于接 高 电平,而CMOS类门电路的闲置输入端绝不允许 悬空 。

1. 除去高、低电平两种输出状态外,三态门的第三态输出称为高阻状态。

8.一个三态门如图1,当E ′=____0______时,Y=)('AB 。

3.图1.1中G 1和G 2为三态门,G 3为TTL 或非门。

若取R=100k Ω,则F= 0 ;而当R=100Ω时, F=)(''+''X B X A 。

图1.1 图1.24.某计数器状态转换图如图该电路为_五_进制计数器,它有三个无效状态,电路能自启动。

考点5概念题1、逻辑函数有五种不同的表示方法:_逻辑函数表达式 、_真值表_、卡诺图 、_逻辑图 __及波形图。

2RAM 与ROM2.1半导体存储器根据存取方式(读写方式)可分为 RAM 和 ROM 二种类型2.2 ROM 电路主要由 存储矩阵 、 地址译码器 、 输出缓冲器 三部分组成。

只读存储器(ROM )按照数据写入方式特点不同,分成 掩模ROM 、PROM 、 EPROM 三种。

RAM 电路主ROM 称为只读存储器,其特点是数据信息一旦存入后,只能读出,不能随意更改,断电后,信息 不会 丢失。

要由 地址译码器 、 存储矩阵 、读/写控制电路(输入/输出电路)部分组成。

.RAM 是 可读可写的随机 存储器,ROM 是 只读 存储器3、触发_器是时序逻辑电路最基本的部件;_加法_器是最基本的算术运算部件。

4、移位寄存器既能 _存贮__数据,又能完成_移位__功能。

6、数值比较器的比较结果有:_大于__、_小于___、_等于_。

5数字信号的特点是在 时间上和 数值上都是断续变化的,其高电平和低电平常用 1 和 0 来表示.把高电压作为逻辑1,低电平作为逻辑0的赋值方法称作 正逻辑赋值。

组合逻辑电路不存在输出到输入的_反馈_通路,因此其输出状态不影响输入状态。

在逻辑电路中,三极管通常工作在 饱和 和 截止 状态。

3、基本逻辑运算有 与、或、非 三种。

7.半加器和全加器有何不同:半加器做加位时不考虑来自低位的进位,而全加器做加位时考虑来自低位的进位。

8常用的七段数码显示器有发光二极管(LED )显示器和 液晶显示器( LCD )显示器 两种。

9将BCD 码翻译成十个对应输出信号的电路称为 4位BCD 码译码器 ,它有 4 个输入端, 10 输出端。

时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电 数字电路按照是否有记忆功能通常可分为两类:组合逻辑电路、时序逻辑电路6其他类型1卡诺图中_相邻_项只有一个因子不同,同时_两__个_相邻_项可以合并为一项,并消去__一___个因子。

2.卡诺图中 相邻 项只有一个因子不同,同时 2n 个 相邻项 项可以合并为一项,并消去 n 个因子。

1. n 个变量的逻辑函数有__2n ___个最小项,任意两个最小项的乘积为__02. 逻辑函数AB B A F +⋅=,它的反函数表达式为 = B A B A +。

3. 对于4变量逻辑函数(变量为AB 、C 、D ),其最小项m 6的表达式为过 D BC A 。

4. 函数 AC AB C B A F +=),,(的最小项之和形式是 C B A C AB ABC ++。

5. 逻辑变量的异或表达式为:B A B A B A +=⊕。

6若各门电路的输入均为A 和B ,且A=1,B=0;则与非门的输出为___1___,或非门的输出为__0___,同或门的输出为__ 0 __。

12. 把高电压作为逻辑0,低电平作为逻辑1的赋值方法称作 负 逻辑赋值。

一种电路若在正逻辑赋值时为与门,则在负逻辑赋值时为 或非 门2两个M 进制计数器,第一个高位接第二个的时钟端,第一个时钟端输入计数脉冲,此计数器组成_M 2_进制计数器。

两个N 进制计数器,第一个高位接第二个的时钟端,第一个时钟端输入计数脉冲组成___N 2____进制计数器3、施密特触发器有(2)个稳定状态.,多谐振荡器有(0 )个稳定状态。

4、已知Intel 2114是1k×4位的RAM 集成电路芯片,它有(10)条地址线,(4)条数据线。

6、有一八位倒T 型电阻网络DAC ,已知REF U =10V ,当输入10000000时输出的电压值为( 5 )V 。

5.单稳态触发器有两个工作状态 暂态和 稳态 ,其中 暂态 是暂时的7.多谐振荡器是一种波形 产生 电路,它没有稳态,只有两个 暂稳态 。

2. 若用触发器组成某六进制加法计数器,需要_3_个触发器,有_2_个无效状态。

6.若要构成七进制计数器,最少用 3 个触发器,它有 4 个无效状态。

4. 当数据选择器的数据输入端的个数为16时,则其地址码选择端应有 4 位。

7. 两片中规模集成电路16进制计数器串联后,最大计数容量为 256 。

8.三位二进制编码器有_8_个输入端;3个输出端。

五位二进制译码器有_5_个输入端;_32_个输出端。

四位二进制编码器有 16 个输入端; 4 个输出端。

5.有6条地址线和8条数据线的存储器有 512 个存储单元。

6.单稳态触发器有一个稳态和一个暂稳态,在触发脉冲作用下,它由稳转换到暂稳态,在暂稳态停留一段时间后,又自动返回到稳态。

1.存储器的存储容量是指存储单元的数目。

某一存储器的地址线为A14~A0,数据线为D3~D0,其存储容量是32K×4位。

5.为了构成8K×32bit的RAM,需要 4 块2K×8bit的RAM,地址线的高 2 位作为地址译码的输入。

6某EPROM有8位数据线,13位地址线,则其存储容量为213×8(64KB)位。

1、一个译码器若有100个译码输出端,则译码器地址输入端至少有_7_个。

8、一个容量为256×4位的静态RAM,它的地址线为8 条。

6. 要构成17进制计数器最少需要 5个触发器。

≈ 1.1RC 。

7.由555定时器构成的单稳触发器,输出脉宽TW8.对于同步计数器74161,如果输入时钟是周期方波,在正常计数时,进位输出保持高电平的时间为 1 个周期。

4.一个存储容量为4K×8的存储器,地址线有12 条,数据线有8 条。

相关文档
最新文档