数字频率合成器报告论文

南京信息职业技术学院电子产品设计报告作者系部专业题目赵小平学号38 电子信息学院电子信息工程技术数字频率合成器的设计指导教师李震涛完成时间：2018 年 10月 5日目录1摘要 .............................................................2数字频率合成器的设计3数字频率合成器的组成及工作原理 ...................................3.1数字频率合成器的组成 .........................................3.2锁相环的工作原理 .............................................3.3参考振荡器的工作原理 .........................................3.4可变分频器和分频比控制器的工作原理 ...........................3.5消抖动电路的工作原理 .........................................3.6数码显示电路的工作原理 .......................................4数字频率合成器的设计任务和性能指标 ...............................5频率合成器的调试 .................................................5.1晶体振荡器与 4000分频电路调试 ...............................5.2消抖动电路和预置分频电路的安装和调试 ........................5.3锁相环电路和可变分频电路安装和调试 ..........................5.4频率合成器总体电路调试说明 ..................................结论参考文献（第 4章数字频率合成器的设计（ 8课时） PPT）（《电子技术基础—数字部分》华中理工大学教研室编康华光主编）附录一：数字频率合成器原理图附录二：频率合成器元器件清单1摘要数字频率合成被广泛应用于通信，雷达，导航等领域。

例如：在雷达领域应用于捷变频雷达、有源相控阵雷达、低截获概率雷达；在通信领域应用于跳频通信、扩频通信；在电子对抗领域应用于干扰和反干扰；在仪器仪表领域应用于各种信号源的合成、任意波形发生器、产品测试、冲击和振动等。

2数字频率合成器的设计任务：利用锁相环和中小规模集成电路设计并制作一个数字频率合成器，设计要求如下：1、设计指标：（1）要求频率合成器输出的频率范围；（2）频率间隔为；（3）基准频率采用晶体振荡频率，要求用数字电路设计，频率稳定度应优于；（4）数字显示输出频率；（5）频率调节采用计数方式，电路设计中要求有消抖动设计。

2、设计要求：（1）要求设计出数字锁相式频率合成器的电路。

（2）数字锁相式频率合成器的各部分参数计算和器件选择。

（3）数字锁相式频率合成器的仿真与调试。

3、制作要求：自行装配和调试，并能发现问题解决问题。

测试主要参数：包括晶体振荡器输出频率； 1/M分频器输出频率； 1/N可编程分频器的测试；锁相环的捕捉带和同步带测试。

4、设计报告的撰写写出设计与制作的全过程，具体要求详见 4.4电子产品设计报告的撰写。

3数字频率合成器的组成及工作原理：频率合成器是现代通信设备的重要组成部分，频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。

锁相式频率合成器，其优点是可以实现任意频率和带宽的频率合成，具有极低的相位噪声和杂散。

是目前应用最为广泛的一种频率合成方法。

3.1数字频率合成器的组成数字锁相式频率合成器根据信道间隔和工作频率可分为直接式频率合成器和吞脉冲式频率合成器。

1、直接式频率合成器典型的直接式频率合成器组成框图如图 4-1所示。

它由参考振荡器、参考分频器、鉴相器（ PD）、环路滤波器（ LF）、压控振荡器（ VCO）和可编程分频器等部分组成。

参考振荡器参考分频器 f RPD LF（）f N可变分频器 f o f oVCO（）频率控制编码f o fo Nf N Nf Rf R f N N ；2、吞脉冲式频率合成器吞脉冲式频率合成器也称变模分频频率合成器。

在直接式频率合成器中， VCO 的输出频率是直接加在可编程分频器上 的。

目前可编程分频器还不能 工作到很高 的频率，这就限制了这种合成器 的应用。

加前置分频器后固然能提高合成器 的 工 作频率，但这是以降低频率分辨力为代价 的。

若以减小参考频率的办法来维持原来 的频率分辨力，这又将造成转换时间 的加长。

最好 的办法在不改变频率分辨 力 的同时提高合成器输出频率 的有效方法之一是采用变模分频器， 也称吞脉冲技 术。

它 的 工作速度虽不如固定模数 的前置分频器那么快， 但比可编程分频器要快 得多。

吞脉冲式频率合成器组成框图如图 4-2所示。

f o参考参考分频器 （ ）f RPD LFVCO振荡器f NMC双 模 前置分频 （÷P/P+1）模式控制 逻辑A 计数器（吞食计数器）N 计数器N N 1N N-1 A 0 A 1 A N-1（频率控制编码）3.2锁相环路 的 工作原理锁相环（ PLL ）是一个相位误差控制系统，利用反馈控制原理实现频率及相 位 的同步技术。

锁相环通过比较输入信号和压控振荡器输出频率之间 的相位差， 产生误差控制电压来调整压控振荡器 的频率，以达到与输入信号同频。

1、锁相环路 的组成锁相环路 的基本组成框图如图 4-3所示。

它由鉴相器（PD ）、环路滤波器（LF ） 和压控振荡器（ VCO ）三部分组成。

其中， PD 和 LF 构成反馈控制器，而 VCO 就 是它 的控制对象。

u ( t) u ( t) u (t)du (t)ci o PDLFVCO( ) ω (ωo)i（1）鉴相器（ PD ）鉴相器 的组成框图如图 4-4所示，它是一个相位比较装置。

它把输入信号和 压控振荡器 的输出信号 的相位进行比较，产生对应于两信号相位差 的误差电压。

u K ddeeR V； u R u Vu dPD（2）环路滤波器（ LF ）在锁相环路中，环路滤波器实际上就是一个低通滤波器，其作用是滤出除鉴 相器输出 的误差电压中 的高频分量和干扰分量，得到控制电压，常用 的环路滤 波器有 RC 低通滤波器、无源比例积分滤波器及有源比例积分滤波器等。

In OutR1R2CR2 CIn R1Out231（3）压控振荡器（ VCO）压控振荡器是振荡频率受控制电压控制的振荡器。

实际上是一种电压 -频率变换器。

可以通过改变控制电压来改变压控振荡器的频率。

压控振荡器频率随控制电压变化的曲线称为压控特性曲线。

压控特性曲线一般为非线性，如图4-9所示。

ωvωru C2、锁相环路的基本特性（1）捕捉与锁定特性若锁相环路原本处于失锁状态，由于环路 的调节作用，最终进入锁定状态， 这一过程，称环路捕捉过程。

在没有干扰 的情况下，环路一经锁定，其输出信号 频率等于输入信号频率。

（2）自动跟踪特性若环路原本处于锁定状态，由于温度或电源电压 的变化，使 化，或者输入信号频率变化，通过环路自动相位控制作用，使VCO 输出频率变 VCO 相位（频率）不断跟踪输入信号 的相位（频率），这个过程称跟踪过程，或同步过程。

（3）锁相环路 的捕捉带与同步带环路能捕捉 的最大起始频差范围称捕捉带或捕捉范围，记作 Δf 。

P环路所能跟踪 的最大频率范围称同步带，记作 Δf 当 f ＞ f 时，环路将不能锁定。

H。

0 P 当 ＞ f 0f H 时，环路将不能跟踪。

f fP。

一般有 H ＞ 3、常用集成锁相环路 CD4046简介CD4046是通用 的 CMOS 锁相环集成电路，其特点是电源电压范围宽（为 3V － 18V ），输入阻抗高 (约100M Ω)，动态功耗小，在中心频率 f0为10kHz 下功耗仅 为600μW ，属微功耗器件。

CD4046是带有 RC 型 VCO 的锁相环路，属于低频锁相环路。

采用 16脚双列 直插式，图 4-11为 CD4046 的内部功能框图和构成锁相频率合成器时 的外围元件 连接图。

从图中可以看出， CD4046主要由相位比较Ⅰ、Ⅱ、压控振荡器（ VCO ）、 线性放大器、源跟随器、整形电路等部分构成。

芯片内含有一个低功耗、高线性 VCO ，两个 工作方式不同 的鉴相器 PDI 和 PDII ，A1为 PDI 和 PDII 的公用输入基 准信号放大器，源跟随器 A2与 VCO 输入端相连是专门作 FM 解调输出之用 的，此 外还有一个 6V 左右 的齐纳稳压管。

CD4046 的内部功能框图u ( fi)V DDi 14162A 1PDIText131PDII3R 1u ( fv) 46 v 9C t7 VCOR 2C11 1210A 2R 3R 45R 58 15各引脚功能如下：1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。

2脚相位比较器Ⅰ 的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，高电 平时禁止，低电平时允许压控振荡器 工作。

6、7脚外接振荡电容。

8、16脚电源 的负端和正端。

9脚压控振荡器 的控制端。

10脚解调输出端，用于 FM 解调。

11、 12脚外接振荡电阻。

13脚相位比较器Ⅱ 的输出端。

14脚信号输入端。

15脚内部独 立 的齐纳稳压管负极。

（1）鉴相器 PDI 和 PDIICD4046芯片内 的鉴相器 PDI 是一个数字逻辑异或门，由于 CMOS 门输出电平 在0～VDD 之间变化。

所以只要用简单 的积分电路就可以取出平均电平，因而使 锁项环路 的捕捉范围加大。

该鉴相器主要应用在调频波 的解调电路中。

PDII 是一个由边沿控制 的数字比相器和互补 CMOS 输出结构组成 的三态输出式鉴相器。

由于数字比相器仅在 ui 和 uv 的上跳边沿起作用，因而该鉴相器能接收任意占空 比 的输入脉冲，即非常窄 的脉冲。

PDII 的工作过程可用图 4-12所示波形图来表示。

14脚 ui信号出现上跳变时，13脚也上跳输出高电平， 3脚 uv信号出现上跳变时， 13脚下跳输出低电平； ui、uv同时触发时， 13脚呈现高阻状态。

因此， PDII可以使 uv和 ui严格同步，它常被应用在锁相频率合成器中。

采用 PDII 的锁项环其锁定范围等于捕捉范围，与环路滤波器关系不大。

vu ( f i)iu ( f)vvU dui 超前u v i u滞后u v u与u同步i v（2）压控振荡器 VCOCD4046内部的 VCO是一个电流控制型振荡器，其振荡频率与控制电压Ud之间的关系可以用下式表示：U U V 2U DSd GS DDf o8RC 8R C4 t3 t式中 VGS为耗尽型 NMOS三极管的源栅间导通压降，约 0.5左右， VDS为耗尽型 PMOS管的漏源饱和压降，约为 1V左右。