微机原理第五章课后习题答案
微机原理与接口技术第五章试题及答案

第五章5-1选择题1、6264芯片是(B)(A)EEPROM (B)RAM(C)FLASH ROM (D)EPROM2、用MCS-51用串行扩展并行I/O口时,串行接口工作方式选择(A)(A)方式0 (B)方式1 (C)方式2 (D)方式33、使用8255可以扩展出的I/O口线是(B)(A)16根(B)24根(C)22根(D)32根4、当8031外出扩程序存储器8KB时,需使用EPROM 2716(C)(A)2片(B)3片(C)4片(D)5片5、某种存储器芯片是8KB*4/片,那么它的地址线根线是(C)(A)11根(B)12根(C)13根(D)14根6、MCS-51外扩ROM,RAM和I/O口时,它的数据总线是(A)(A)P0 (B)P1 (C)P2 (D)P37、当使用快速外部设备时,最好使用的输入/输出方式是(C)(A)中断(B)条件传送(C)DMA (D)无条件传送8、MCS-51的中断源全部编程为同级时,优先级最高的是(D)(A)INT1 (B)TI (C)串行接口(D)INT09、MCS-51的并行I/O口信息有两种读取方法:一种是读引脚,还有一种是(A)(A)读锁存器具(B)读数据库(C)读A累加器具(D)读CPU 10、MCS-51的并行I/O口读-改-写操作,是针对该口的(D)(A)引脚(B)片选信号(C)地址线(D)内部锁存器5-2判断题1、MCS-51外扩I/O口与外RAM是统一编址的。
(对)2、使用8751且EA=1时,仍可外扩64KB的程序存储器。
(错)60KB3、8155的复位引脚可与89C51的复位引脚直接相连。
(对)4、片内RAM与外部设备统一编址时,需要专门的输入/输出指令。
(错)统一编址的特点正是无需专门的输入输出指令。
5、8031片内有程序存储器和数据存储器。
(错)无程序存储器6、EPROM的地址线为11条时,能访问的存储空间有4K。
(错)2K.7、8255A内部有3个8位并行口,即A口,B口,C口。
微机原理课后题答案(5-7章)分析

(1)写出6116芯片的存储容量;
(2)分析每片6116所占的内存地址范围。
答:
(1)6116芯片的存储容量是2k*8bit
(2)第一片6116的内存地址范围是F1000H~F17FFH
第二片6116的内存地址范围是F1800H~F1FFFH
7.在多级存储体系结构中,Cache-主存结构主要用于解决(D)的问题。
A.主存容量不足B.主存与辅存速度不匹配
C.辅存与CPU速度不匹配D.主存与CPU速度不匹配
8.动态RAM的特点之一是(BD)。
A.能永久保存存入的信息B.需要刷新电路
C.不需要刷新电路D.存取速度高于静态RAM
二、填空题
1.在分层次的存储系统中,存取速度最快、靠CPU最近且打交道最多的是Cache存储器,它是由DRAM类型的芯片构成,而主存储器则是由SRAM类型的芯片构成。
第
一、单项选择题
1.8086CPU在执行IN AL,DX指令时,DX寄存器的内容输出到(A)上。
A.地址总线B.数据总线C.存储器D.寄存器
2.在CPU与外设进行数据传送时,下列(C)方式可提高系统的工作效率。
A.无条件传送B.查询传送C.中断传送D.前三项均可
3.外部设备的端口包括(ABC)。
A.数据端口B.状态端口C.控制端口D.写保护口
第
一、选择题
1.下列(B)不是半导体存储器芯片的性能指标。
A.存储容量B.存储结构C.集成度D.最大存储时间
2.高速缓存由(B)构成。
A. SRAMB. DRAMC. EPROMD.硬磁盘
3.由2K×1bit的芯片组成容量为4K×8bit的存储器需要(D)个存储芯片。
微机原理与接口技术张颖超叶彦斐第5章习题答案.doc

5.1 RAM和ROM的主要特点和区别是什么?【解答:】ROM (只读性存储器)的特点足在一般情况下,ROM屮的信息只能读出不能写入,ROM 屮的内客是非易失性的,掉电后信息也不会丢失。
RAM (随机存储器)的特点是K•内容在工作时既可以读出也可以随时写入,但是其中的内容是易失性的,棹电后信息会丢失。
5.2术语“非易失性存储器”足什么意思?PROM和EPROM分别代表什么意思?【解答:】“非易失性存储器”是指掉电后信息不会丢失。
PROM是可编程ROM, EPROM可擦除可编程ROM。
5.3何谓静态RAM?何谓动态RAM?他们的特点各足什么?【解答:】以双稳态电路作力基本存储申.元來保存信息的RAM称力静态RAM (SRAM),其特点是:只要不断电,信息不会丢失;访问速度快,但集成度较低,一般用于Cache采用SRAM。
以晶体管栅极电界的充放电来存储二进制信息的RAM称为动态RAM,其特点足:电界上的电荷会随吋间而泄露,因此DRAM需耍定吋刷新;DRAM集成度较高,因此行列地址线复用,一般闪存采用DRAM构成。
5.4较大容量的RAM为什么总是采用矩阵形式?【解答:】这种形式便于采用双译码结构,地址线分为行、列W部分,分开译码,可以极大的减少地址译码器的输出线,简化电路。
5.5下列RAM芯片各需要多少个地址引脚?(1)16Kxlb (2) lKx4b (3) 2Kx8b【解答:】分別是log216K = 14,log2lK 二10,log22K = ll 根5.6设有一个具有14位地址和8位字长的存储器,fuj:(1)该存储器能存储多少字节的信息?(2)如果存储器由IKxlb静态RAM芯片组成,需多少芯片?(3)需要多少位地址作芯片选择?(4)改用4Kx4b的芯八,试凼出与总线连接框图。
【解答:】(1)注意问的是:能存储多少字节已知存储器具冇14位地址,且8位字长,所以是214字节,即16K字节(16KB)。
第5章 微机原理习题答案

MOV CX,100
CLD
; 从首址开始传送,应使 DF=0
REP MOVSW
; 应传送的是 100 个字而非字节
RET
; 程序结束,返回 DOS
MAIN ENDP
CODE ENDS END MAIN
该程序完成的功能是:将 INBUF 表内的 10 个字数据复制到以 OUTPUT 开始的连续的内存 单元中。 10.程序空处可填 CNT,字节变量 RS 的最后结果是 04H。该程序实现的功能是:统计数据段 中以 BUF 为首址的带符号字节数据表中负数的个数,CNT 为表中所有数据的个数,即表的长 度。需要注意的是:十进制数据“145”在以二进制带符号字节数据形式存放时相当于“- 111”。 11.指令 MOV NUM2,NUM1 的源操作数使用立即数寻址,目的操作数使用直接寻址。指令执 行后 NUM2+1 单元的内容是 0。 12.执行结果为 CS=3322H,IP=1100H,SS=5000H,SP=3254H,栈顶的两个字即断点地址, 为 2000H:3254H。 13.:> (显示输入字符串) (再次显示输入字符串) 14. 0108H,1500H,010CH 15.堆栈指令,子程序调用,中断 16.XOR BX,BX
22.段属性、偏移地址属性、距离属性
23.
6000:0006 35H
6000:0007 62H
6000:0008 00H
6000:0009 60H
SP=0006H
24.
25. DW 12H,………(可用数值,共 16 个,若 DW 不对则不得分);
MOV AX, DATA;
MOV DS,AX ;
PUSH CX;
五.综合题
1. xt236.asm 简化段定义格式
微机原理课后习题解答

微机原理习题第一章绪论习题与答案1. 把下列二进制数转换成十进制数、十六进制数及BCD码形式。
(1) B =(2)01011101.101B =解:(1) B = 178D = B2H = (0001 0111 1000)BCD(2)01011101.101B = 93.625D = 5D.AH= (1001 0011.0110 0010 0101)BCD2. 把下列十进制数转换成二进制数。
(1)100D =(2)1000D =(3)67.21D =解:(1) 100D = 01100100B(2) 1000D = 00B(3)67.21D = 1000011.0011B3. 把下列十六进制数转换成十进制数、二进制数。
(1) 2B5H =(2) 4CD.A5H =解:(1)2B5H = 693D = 0010 1011 0101B(2)4CD.A5H = 1229.6445D = 0100 1100 1101.1010 0101 B4. 计算下列各式。
(1)A7H+B8H =(2)E4H-A6H =解:(1)A7H+B8H = 15FH(2)E4H-A6H = 3EH5. 写出下列十进制数的原码、反码和补码。
(1)+89(2)-37解:(1)[+89 ] 原码、反码和补码为: 01011001B(2)[-37] 原码= B[-37] 反码= B[-37] 补码= B6.求下列用二进制补码表示的十进制数(1)(01001101)补=(2)()补=解:(1)(01001101)补= 77D(2)()补= -75D7.请用8位二进制数写出下列字符带奇校验的ASCII码。
(1)C:1000011 (2)O:1001111(3)M:1001101 (4)P:1010000解:(1)C:0 1000011 (2)O:0 1001111(3)M:1 1001101 (4)P:1 10100008.请用8位二进制数写出下列字符带偶校验的ASCII码。
第五章微机原理课后习题参考答案

习题五一. 思考题⒈半导体存储器主要分为哪几类?简述它们的用途和区别。
答:按照存取方式分,半导体存储器主要分为随机存取存储器RAM(包括静态RAM和动态RAM)和只读存储器ROM(包括掩膜只读存储器,可编程只读存储器,可擦除只读存储器和电可擦除只读存储器)。
RAM在程序执行过程中,能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说,RAM中存储的信息在断电后会丢失,是一种易失性存储器;但目前也有一些RAM 芯片,由于内部带有电池,断电后信息不会丢失,具有非易失性。
RAM的用途主要是用来存放原始数据,中间结果或程序,与CPU或外部设备交换信息。
而ROM在微机系统运行过程中,只能对其进行读操作,不能随机地进行写操作。
断电后ROM中的信息不会消失,具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同,随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点,适用于对速度要求较高的高速缓冲存储器;MOS型存储器具有集成度高、功耗低、价格便宜等特点,适用于内存储器。
⒉存储芯片结构由哪几部分组成?简述各部分的主要功能。
答:存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心,它由多个基本存储单元组成,每个基本存储单元可存储一位二进制信息,具有0和1两种状态。
每个存储单元有一个唯一的地址,供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址,该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中,访问地址由地址锁存器提供,存储单元地址由地址锁存器输出后,经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”,选择与此地址相对应的存储单元,以便对该单元进行读\写操作。
微机原理课后习题解答

微机原理习题第一章 ?绪论习题与答案1.? 把下列二进制数转换成十进制数、十六进制数及BCD码形式。
(2)?? 01011101.101B =解:(2)?????????? 01011101.101B = 93.625D = 5D.AH= (1001 0011.0110 0010 0101)BCD2.? 把下列十进制数转换成二进制数。
(1)?? 100D =(2)?? 1000D =(3)?? 67.21D =解:(1)?? ?100D = 01100100B(3)?? 67.21D = 1000011.0011B3.? 把下列十六进制数转换成十进制数、二进制数。
(1)?????? 2B5H? =(2)?????? 4CD.A5H =解:?????????? (1)????????????? 2B5H? =? 693D = 0010 1011 0101B ?????????? (2)????????????? 4CD.A5H = 1229.6445D = 0100 1100 1101.1010 0101 B 4.? 计算下列各式。
(1)?? A7H+B8H? =(2)?? E4H-A6H? =解:(1)?????????? A7H+B8H? = 15FH(2)?????????? E4H-A6H? = 3EH5.? 写出下列十进制数的原码、反码和补码。
(1)+89(2)-37解:(1)[+89 ] 原码、反码和补码为: 01011001B6.求下列用二进制补码表示的十进制数??? (1)(01001101)补=解:??? (1)(01001101)补= 77D7.请用8位二进制数写出下列字符带奇校验的ASCII码。
??? (1)C:1000011??? (2)O:? 1001111??? (3)M:1001101??? (4)P:? 1010000解:??? (1)C:0 1000011?? (2)O:0 1001111??? (3)M:1 1001101?? (4)P:1 10100008.请用8位二进制数写出下列字符带偶校验的ASCII码。
微机原理与接口技术 第5章课后作业答案

4
D0~ D7 8088系统 BUS
D0~ D7 · · · A0 SRAM 6116
A0 A 10
MEMW
A 10
R/W OE D0~ D7 CS
MEMR
D0~ D7 A0 · · ·
A0 A 10 R/W OE CS
A 10
MEMW MEMR & A 18 A 17 A 19 A 16 A 15 A 14 A 13 A 12 A 11
5.10 74LS138译码器的接线图如教材第245页的图5-47所示,试判断其输出端Y0#、Y3#、Y5#和 Y7#所决定的内存地址范围。
解:因为是部分地址译码(A17不参加译码),故每个译码输出对应2个地址范围: Y0#:00000H ~ 01FFFH 和 20000H ~ 21FFFH Y3#:06000H ~ 07FFFH 和 26000H ~ 27FFFH
5.2 为什么动态RAM需要定时刷新?
解:DRAM的存储元以电容来存储信息,由于存在漏电现象,电容中存储的电荷会逐渐泄漏,从而使信息丢失或出 现错误。因此需要对这些电容定时进行“刷新”。 5.3 CPU寻址内存的能力最基本的因素取决于___________。 解:地址总线的宽度。 5.4 试利用全地址译码将6264芯片接到8088系统总线上,使其所占地址范围为32000H~33FFFH。 解:将地址范围展开成二进制形式如下图所示。 0011 0010 0000 0000 0000 0011 0011 1111 1111 1111
解:
(1)特点是:它结合了RAM和ROM的优点,读写速度接近于RAM,断电后信息又不会丢失。 (2)28F040的编程过程详见教材第222~223页。 5.14 什么是Cache?它能够极大地提高计算机的处理能力是基于什么原理? 解: (1)Cache 是位于CPU与主存之间的高速小容量存储器。 (2)它能够极大地提高计算机的处理能力,是基于程序和数据访问的局部性原理。 5.15 若主存DRAM的的存取周期为70ns,Cache的存取周期为5ns,有它们构成的存储器的平 均存取周期是多少? 解:平均存取周期约为 70×0.1ns + 5×0.9ns =11.5ns。
微机原理课后习题答案第五章习题答案

5.10为什么输人接口的数据缓冲寄存器必须有三态输出功能,而输出接口却不需要?解:输人接口的数据缓冲寄存器的谕出端是直接接在数据总线上的,如果数据寄存器没有三态输出功能,则无论数据寄存器被寻中还是未被寻中,其数据都会被送上数据总线,若此时总线上真正要传送的数据与该输人缓存器的内容不一致时,就会发生总线冲突。
所以输人接口的数据缓冲寄存器必须有三态输出功能,以便接口未被寻中时,其输出端处于高阻态而与总线隔离。
对于输出接口来说,其输人端与数据总线相连,而输出端与外设相连,因此其输出不影响总线状态;并且外设一般只与一个输出数据缓存器相连,所以输出接口的数据缓存器无需三态输出功能。
5.11已知PC 机系统中某接口板的I/O 端口译码电路如图5.4所示,试分析出各I/O 端 口和I/O 芯片的端口地址或地址范围。
解:74LS138使能信号12B G G 、的逻辑表达式为:19G A =27654B G A A A A = 即仅当9754A A A A = 11111时,使能信号1G = 1, 2B G = 0有效。
此时,若328A A A = 000, 0Y =0; 328A A A =001, 1Y =0; 328A A A =111, 7Y = 0;所以,各I/O 芯片的地址范围为: I/O 芯片1:1111110000B —11111100113B 即3F0H 一3F3H;I/O 芯片2: l011110100B--1011110111.即2F4H 一2F7H;I/O 芯片3:1111111100B 一11111111113,即3FCH 一3FFH0Y 译出的地址范围2F0H~2F3H 再经一级74LS139译码器对1A 和0A 进行二次译码。
分 别得到4个读端口和4个写端口。
各I/O 端口的地址为:输出口1和输人口1为2F0H ;输出口2和输入口2为2F1H;输出门3和输入口3为2F2H;输出口4和输入口4为2F3H5.12已知PC.机系统中某接口板的板地址译码电路如图5.5所示。
微机原理及接口技术试题第五章 习题和答案

第五章习题和答案一、单选题1.计算机的外围设备是指____A__。
A、输入/输出设备B、外存储器C、远程通信设备D、除了CPU和内存以外的其他设备2.下述I/O控制方式中,___C___主要由硬件实现。
A、程序传送方式B、中断方式C、DMA方式D、I/O处理机方式3.接口电路的最基本功能是____C__。
A、在CPU和外设间提供双向的数据传送B、反映外设当前的工作状态C、对传送数据提供缓冲功能D、对外设进行中断管理4.一个完整的DMA操作过程大致可分3个阶段,其中没有的阶段是___B___。
A、准备阶段B、总线控制阶段C、数据传送阶段D、传送结束阶段二、判断题1.把接口电路中CPU可以访问的每一个寄存器或控制电路称为一个I/O端口。
(T )2.采用统一编址方式时,CPU对I/O设备的管理是用访问内存的指令实现的。
(T )3.无条件传送是一种最简单的输入/输出传送,一般只用于简单、低速的外设的操作。
(T )4.中断方式的特点是改CPU的被动查询为主动响应。
(F )5.DMA控制器是一个特殊的接口部件,它有主、从两种工作状态。
(T )三、思考题1.外设为何必须通过接口与主机相连?存储器与系统总线相连需要接口吗?为什么?答: 外设都必须通过I/O接口电路与微机系统总线相连,因为CPU与外部设备通信在运行速度和数据格式上差异很大. 存储器与系统总线相连不需要接口.因为接口是用来连接微机和外设的一个中间部件,I/O接口电路要面对主机和外设两个方面进行协调和缓冲,存储器属于微机系统的组成部分.它们之间的数据传输是标准的、统一的没有必要通过接口.2.CPU与外设间传送的信号有哪几类?答: CPU与外设间传送的信息大致可分为以下3类: 数据信息(分为数字量,模拟量和开关量), 控制信息(CPU发出的用来控制外设工作的命令)和状态信息(用来反映输入、输出设备当前工作状态的信号).3. 常用的I/O端口编址方式有哪几种?各自的特点如何?答: 系统对I/O端口的地址分配有两种编址方式:统一编址和独立编址。
微机原理课后习题参考答案

上册第一章P91.1 微处理器、微型计算机、微型计算机系统的区别是什么?答:(1)微型计算机中的运算器和控制器合起来称为中央处理器,也就是微处理器,又称微处理机。
(2)微型计算机是由cpu、主存储器、输入/输出接口电路和系统总线构成。
(3)微型计算机系统由微型计算机、输入/输出设备、外存储器、系统软件、电源、面板和机架等组成。
1.2微型计算机由哪些基本部分构成?微型计算机是由cpu、主存储器、输入/输出接口电路和系统总线构成。
1.4 说明CISC、RISC及其主要区别。
CISC是指复杂指令系统计算机,RISC是指精简指令系统计算机。
他们的区别在于不同的CPU设计理念和方法。
RISC指令系统仅包含哪些必要的经常使用的指令,不经常使用的功能,往往通过基本指令组合来完成。
完成特殊功能时效率比较低。
CISC的指令系统比较丰富,一些特殊功能都有相应的指令。
处理特殊任务效率较高。
RISC对存储器操作相对简单,使对存储器访问的控制简化;而CISC机器的存储器操作指令较多,对存储器的访问有更多的指令直接操作,要求的控制逻辑比较复杂。
RISC在一条指令执行的适当地方可以响应中断;而CISC机器是在一条指令执行结束后响应中断。
RISC CPU的电路构成比CISC CPU简单,因此面积小、功耗也更低;CISC电路CPU电路复杂,同水平比RISC CPU面积大、功耗大。
RISC CPU结构比较简单,布局紧凑规整,设计周期较短,比较容易采用一些并行计算的最新技术;CISC CPU结构复杂,设计周期长,技术更新难度大。
从使用角度看,RISC微处理器结构简单,指令规整,性能容易把握,易学易用;CISC微处理器结构复杂,功能强大,实现特殊功能容易。
第二章2.1 8086CPU 由哪两大部分组成?简述它们的主要功能。
总线接口部件BIU跟执行部件EU。
总线接口部件(BIU)是联系微处理器内部与外部的重要通道,其主要功能是负责微处理器内部与外部的信息传递。
微机原理课后习题参考答案

微机原理课后习题参考答案(总25页)--本页仅作为文档封面,使用时请直接删除即可----内页可以根据需求调整合适字体及大小--上册第一章P9微处理器、微型计算机、微型计算机系统的区别是什么答:(1)微型计算机中的运算器和控制器合起来称为中央处理器,也就是微处理器,又称微处理机。
(2)微型计算机是由cpu、主存储器、输入/输出接口电路和系统总线构成。
(3)微型计算机系统由微型计算机、输入/输出设备、外存储器、系统软件、电源、面板和机架等组成。
微型计算机由哪些基本部分构成微型计算机是由cpu、主存储器、输入/输出接口电路和系统总线构成。
说明CISC、RISC及其主要区别。
CISC是指复杂指令系统计算机,RISC是指精简指令系统计算机。
他们的区别在于不同的CPU设计理念和方法。
RISC指令系统仅包含哪些必要的经常使用的指令,不经常使用的功能,往往通过基本指令组合来完成。
完成特殊功能时效率比较低。
CISC的指令系统比较丰富,一些特殊功能都有相应的指令。
处理特殊任务效率较高。
RISC对存储器操作相对简单,使对存储器访问的控制简化;而CISC机器的存储器操作指令较多,对存储器的访问有更多的指令直接操作,要求的控制逻辑比较复杂。
RISC在一条指令执行的适当地方可以响应中断;而CISC机器是在一条指令执行结束后响应中断。
RISC CPU的电路构成比CISC CPU简单,因此面积小、功耗也更低;CISC电路CPU电路复杂,同水平比RISC CPU面积大、功耗大。
RISC CPU结构比较简单,布局紧凑规整,设计周期较短,比较容易采用一些并行计算的最新技术;CISC CPU结构复杂,设计周期长,技术更新难度大。
从使用角度看,RISC 微处理器结构简单,指令规整,性能容易把握,易学易用;CISC微处理器结构复杂,功能强大,实现特殊功能容易。
第二章8086CPU 由哪两大部分组成简述它们的主要功能。
总线接口部件BIU跟执行部件EU。
微机原理与接口技术 第五章 课后答案

第五章参考答案1.简述SRAM芯片与DRAM芯片的共同点与不同点。
答:SRAM与DRAM的共同点:都属于随机存取存储器,具有易失性。
SRAM与DRAM的共同点:SRAM利用双稳态触发器电路保存信息,集成度比DRAM 低,功耗比DRAM大;DRAM利用MOS管栅极和源极之间的极间电容C保存信息,需要刷新电路保证信息较长时间保存。
2.叙述ROM芯片的常见分类,各种ROM芯片的特点及其适用场合。
答:ROM的常用分类结果:掩膜ROM:生产完成的芯片已保存了信息,保存的信息无法修改,适用于大批量的定型产品中。
PROM:PROM可以一次写入信息,一旦写入无法更改,适用于小批量的定型产品中。
EPROM:紫外线擦除可多次编程的存储器,适用于新产品的开发。
EEPROM:电擦除可多次编程的存储器,适用于需要在线修改的场合。
3.利用4片6116(2K×8位)芯片设计连续存储器,采用全地址译码。
设起始地址为60000H,求存储器的最后一个单元地址。
答:存储器的最后一个单元地址为:61FFFH.4.用6264 RAM(8K×8位)芯片构成256K字节存储器系统,需要多少片6264芯片?20位地址总线中有多少位参与片内寻址?有多少位可用作片选控制信号?答:需要32片6264芯片。
20位地址总线中有13位参与片内寻址;有7位可用作片选控制信号。
5.某微机系统中ROM区有首地址为9000H,末地址为FFFFH,求其ROM区域的存储容量。
答:其ROM区域的存储容量为28K。
6.在8088CPU的系统中扩展32K字节的RAM,其扩充存储空间的起始地址为08000H。
设系统的地址总线为A19~A0,数据总线为D7~D0,存储器芯片选用6264。
利用74LS138译码器设计译码电路,并画出扩充的存储器系统的连线图。
8088系统解:7.选用2764、6264存储器芯片,为8086 CPU最小方式系统设计16K字节的ROM和256K 字节的RAM,利用74LS138译码器画出译码电路和存储器芯片的连接图。
微机原理课后习题解答

微机原理习题第一章绪论习题与答案1.把下列二进制数转换成十进制数、十六进制数及BCD码形式。
(1) 10110010B =(2) 01011101.101B =解:(1) 10110010B = 178D = B2H = (0001 0111 1000)BCD(2) 01011101.101B = 93.625D = 5D.AH= (1001 0011.0110 0010 0101)BCD2.把下列十进制数转换成二进制数。
(1) 100D =(2) 1000D =(3) 67.21D =解:(1)100D = 01100100B(2)1000D = 1111101000B(3) 67.21D = 1000011.0011B3.把下列十六进制数转换成十进制数、二进制数。
(1) 2B5H =(2) 4CD.A5H =解:(1) 2B5H = 693D = 0010 1011 0101B(2) 4CD.A5H = 1229.6445D = 0100 1100 1101.1010 0101 B4.计算下列各式。
(1) A7H+B8H =(2) E4H-A6H =解:(1) A7H+B8H = 15FH(2) E4H-A6H = 3EH5.写出下列十进制数的原码、反码和补码。
(1) +89(2) -37解:(1) [+89 ] 原码、反码和补码为: 01011001B(2) [-37] 原码 = 10100101 B[-37] 反码 = 11011010 B[-37] 补码 = 11011011 B6.求下列用二进制补码表示的十进制数(1)(01001101)补 =(2)(10110101)补 =解:(1)(01001101)补 = 77D(2)(10110101)补 = -75D7.请用8位二进制数写出下列字符带奇校验的ASCII码。
(1)C: 1000011(2)O: 1001111(3)M: 1001101(4)P: 1010000解:(1)C:0 1000011(2)O: 0 1001111(3)M:1 1001101(4)P: 1 10100008.请用8位二进制数写出下列字符带偶校验的ASCII码。
微机原理第五章习题答案

习 题 五一. 思考题二. 综合题⒈ 已知一个SRAM 芯片的容量为16KB×4,该芯片的地址线为多少条数据线为多少条 答:芯片容量为142B ,所以该芯片的地址线为14条,数据线为4条。
⒉ 巳知一个DRAM 芯片外部引脚信号中有4条数据线,7条地址线,计算其存储容量。
答:7421284⨯=⨯位。
3.某存储芯片上有1024个存储单元,每个存储单元可存放4位二进制数值,则该存储芯片的存储容量是多少字节。
答:512B 。
4. 某 RAM 芯片的存储容量为 1024×8 位,该芯片的外部引脚最少应有几条其中几条地址线几条数据线若已知某 RAM 芯片引脚中有 13 条地址线,8 条数据线,那么该芯片的存储容量是多少答:该芯片外部引脚最少应有18条;其中10条地址线,8条数据线。
芯片的存储容量是32KB 。
5. 在部分译码电路中,若CPU 的地址线A 15、A 14和A 13未参加译码,则存储单元的重复地址有多少个。
答:328=个。
6. 假设选用一片6264芯片和一片2764芯片构成内存储系统。
采用线选法控制片选端,至少需要多少条片选地址线若采用部分译码法控制片选端,至少需要多少条片选地址线采用全部译码法控制片选端,则需要多少条的片选地址线答:用线选法控制片选端,至少需要2条片选地址线;若采用部分译码法控制片选端,至少需要1条片选地址线;采用全部译码法控制片选端,则需要1条的片选地址线。
7.设某微型机的内存RAM 区的容量为128KB ,若用 2164 芯片构成这样的存储器,需多少片 2164至少需多少根地址线其中多少根用于片内寻址多少根用于片选译码答:需16片 2164;至少需8根地址线;其中7根用于片内寻址;1根用于片选译码。
8. 设有一个存储器系统,由2个8KB 的6264SRAM 芯片构成。
其中1#芯片的地址范围为0A6000H~0A7FFFH ,2#芯片的地址范围为0AA000H~0ABFFFH ,下图画出了74LS138译码器、存储器与8088CPU 的连接图,但只画出了连线图的一部分,请将电路连接图补充完整。
微机原理及接口第五章作业答案

“微机系统原理与接口技术”第五章习题解答(部分)12.Z80CPU中用2片6116(2048×8)组成4KB的RAM。
用CPU的地址线A13和A14分别作2片6116的片选控制(线选法),各片6116的地址范围为多少?(Z80CPU的地址总线宽度为16位。
)解:6116芯片上有11根地址线(字选线为A10~A0),且6116片选为低电平有效。
根据题意,系统中有4根地址线未使用(可为任意值X),所以每片6116都占有16组地址范围,每组为2K个地址。
①设用A13选择第一片6116,则A13=0。
地址A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0信号第一片X X 0 X X 0 0 0 0 0 0 0 0 0 0 0 首地址第一片X X 0 X X 1 1 1 1 1 1 1 1 1 1 1 末地址0000H~07FFH(A15=A14=A12=A11=0);0800H~0FFFH(A15=A14=A12=0,A11=1);1000H~17FFH(A15=A14=A11=0,A12=1);1800H~1FFFH(A15=A14=0,A12=A11=1);4000H~47FFH(A15=A12=A11=0,A14=1);4800H~4FFFH(A15=A12=0,A14=A11=1);5000H~57FFH(A15=A11=0,A14=A12=1);5800H~5FFFH(A15=0,A14=A12=A11=1);8000H~87FFH(A15=1,A14=A12=A11=0);8800H~8FFFH(A15=A11=1,A14=A12=0);9000H~97FFH(A15=A12=1,A14=A11=0);9800H~9FFFH(A15=A12=A11=1,A14=0);0C000H~0C7FFH(A15=A14=1,A12=A11=0);0C800H~0CFFFH(A15=A14=A11=1,A12=0);0D000H~0D7FFH(A15=A14=A12=1,A11=0);0D800H~0DFFFH(A15=A14=A12=A11=1);②设用A14选择第二片6116,则A14=0。
(完整版)第五章8088的总线操作和时序微机原理第2版课后答案

第五章8088的总线操作和时序本章内容主要介绍8088执行指令的三种周期,以及它们之间的区别和相互联系,在此基础上结合8088芯片引脚信号的功能分别介绍最小、最大组态下三总线信号在这些典型的总线周期中出现的时间关系。
5.1重点与难点本章的学习重点包括8088芯片外部的三总线结构,最大组态与最小组态的基本配置,总线控制器8288在最大组态配置中的作用,在最大组态系统或最小组态系统中的时序配合问题。
3.1.1 8088的工作周期在微型机系统中,CPU的操作都是在系统主时钟CLK的控制下按节拍有序进行的。
CPU 执行一条指令的时间(包括取指令、指令译码和执行该指令所需的全部时间)称为一个指令周期。
把通过外系统总线对存储器或I/O端口进行一次读/写操作的过程称为总线周期,T 状态就是CLK时钟周期。
一个指令周期由若干个总线周期组成。
每个总线周期通常包含4个T状态,即T l、T2、T3、T4。
在T1状态,CPU往地址/数据复用总线(AD7~0)和地址/状态复用总线(A19~16/S6~3)上发地址信息。
在T2状态, 从地址/数据总线和地址/状态总线上撤消地址信息,并使地址/数据总线成为高阻态,为传送数据信息作准备。
与此同时, 从地址/状态总线的输出4位状态信息。
在T3状态, 地址/状态总线继续输出状态信息, 地址/数据总线用于传送数据信息。
在存储器或外设不能及时地配合CPU传送数据时, 它们可以向CPU 请求, 在T3周期之后插入一个或多个等待状态Tw。
在T4状态, 一个总线周期结束。
在一个总线周期中,A15~8始终输出地址信息。
如果一个总线周期之后, 不立即执行下一个总线周期, 那么系统总线就会处于空闲状态Ti, 执行空闲周期。
3.1.2 8088的总线操作1.8088芯片引脚构成及在最大最小组态下的意义。
8088的芯片引脚可分为两种:与工作模式无关的和与工作模式有关的。
与工作模式相关的包括24~31、33、34脚。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第5章 控制系统的李雅普诺夫稳定性分析习题与解答
5.3 试用李雅普诺夫稳定性定理判断下列系统在平衡状态的稳定性。
1123-⎡⎤=⎢⎥-⎣⎦
x x
解 由于题中未限定利用哪一种方法,且系统为线性定常系统,所以利用李雅普
诺夫第一方法比较合适。
经计算知矩阵1123-⎡⎤
⎢⎥-⎣⎦
的特征根为20-。
由于第一
方法关于线性系统稳定性的结果是的全局性的,所以系统在原点是大范围渐近稳定的。
5.11 利用李雅普诺夫第二方法判断下列系统是否为大范围渐近稳定:
1123-⎡⎤=⎢⎥-⎣⎦
x x
解 令矩阵
11
1212
22p p p p ⎡⎤
=⎢⎥⎣⎦
P 则由T
+=-A P PA I 得
11
1211
1212
221222121110132301p p p p p p p p ---⎡⎤⎡⎤⎡⎤⎡⎤⎡⎤
+=⎢⎥⎢⎥⎢⎥⎢⎥⎢⎥---⎣⎦⎣
⎦⎣⎦⎣⎦⎣⎦ 解上述矩阵方程,有
1111121112222212
22127
42413420 826158p p p p p p p p p p ⎧=-+=-⎧⎪
⎪⎪-+=⇒=⎨⎨⎪⎪
-=-⎩=⎪⎩
即得
11
1212
227
54
85388p p p p ⎡⎤⎡⎤⎢⎥==⎢⎥⎢⎥⎣⎦⎣⎦
P 因为
11121112
22757
17480 det det
05346488p p P p p ⎡⎤
⎡⎤⎢⎥=
>==>⎢⎥⎢⎥⎣⎦
⎣⎦
可知P 是正定的。
因此系统在原点处是大范围渐近稳定的。
系统的李雅普诺夫函数及
其沿轨迹的导数分别为
T 221122T T 22121
()(14103)0
8()()0
V x x x x V x x ==++>=-=-=-+<x x Px x x Qx x x 又因为lim ()V →∞
=∞x x ,所以系统在原点处大范围渐近稳定。
5.12 给定连续时间的定常系统
12
2
2122
(1)x x x x x x ==--+
试用李雅普诺夫第二方法判断其在平衡状态的稳定性。
解
易知(0, 0)为其唯一的平衡状态。
现取22
12
()V x x x =+,则有: 22
12(i) ()0V x x =+>x
[]12122122
1222
2
22()()(ii) ()22(1)2(1)x V x V x V x x x x x x x x x x x ⎡⎤⎡⎤
∂∂=⎢
⎥⎢⎥∂∂⎣⎦
⎣⎦⎡⎤
=⎢⎥--+⎣⎦=-+x 容易看出,除了两种情况:
(a )1x 任意,20x ≡ (b )1x 任意,21x ≡-
时()0V =x 以外,均有()0V <x 。
所以,()V x 为负半定。
(iii )检查0((;,0))V t x φ是否恒等于零。
考察情况(a ):状态轨线 []T
01(;,0)(),0t x t =x φ,则由于2()0x t ≡,可导出
2()0x t ≡,将此代入系统的方程可得:
122
22211()()0
0()(1())()()()
x t x t x t x t x t x t x t =≡==-+-=-
这表明,除了点(120, 0x x ==)外,[]T
01(;,0)(),0t x t =x φ不是系统的受扰运动解。
考察情况(b ): []T
01(;,0)(),1t x x t =-φ,则由2()1x t =-可导出2()0x t =,将此代入系统的方程可得:
122
22211()()1
0()(1())()()()
x t x t x t x t x t x t x t =≡-==-+-=-
显然这是一个矛盾的结果,表明[]T
01(;,0)(),1t x x t =-φ也不是系统的受扰运动解。
综上分析可知, 0((;,0))0V t x ≠φ。
(iv
)当=
∞x 时,显然有2
()V =→∞x x 。
于是,可以断言,此系统的原点平衡状态是大范围渐近稳定的。