最新数字逻辑电路指导书合集

实验一 门电路逻辑功能及测试

一．实验目的

1．熟悉门电路逻辑功能 2．熟悉数字电路学习机使用方法 二．实验仪器及材料

１．DVCC-D2JH 通用数字电路实验箱 2．器件

74LS00 二输入端四与非门 1片 74LS08 二输入端四与门 1片 74LS86 二输入端四异或门 1片 74LS32 二输入端四或门 1片

2、按附录中引脚图接线，分别验证或门74LS32、与门74LS08、异或门74LS86的逻辑功能

3、信号对门的控制作用

利用与非门控制输出．

用一片74LS00按图接线，

Ｓ接任一电平开关，用发光二极管观察

Ｓ对输出脉冲的控制作用．

四．实验报告

1．按各步聚要求填表。

２．回答问题：

（１）怎样判断门电路逻辑功能是否正常？

（２）与非门一端输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？

实验二组合逻辑电路(半加器、全加器及逻辑运算)

一、实验目的

1、掌握组合逻辑电路的功能测试

2、验证半加器和全加器的逻辑功能

二、实验器件

74LS00 二输入端四与非门1片

74LS86 二输入端四异或门1片

74LS32 二输入端四或门1片

74LS08 二输入端四与门1片

三、实验内容

１、测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y是A、B的异或，

而进位Z是A、B相与。故半加器可用一个

集成异或门和二个与非门组成如右图

（1）在学习机上用异或门和与门接成以上电路。

A、B接电平开关Y、Z接电平显示。

（2）按下表要求改变A、B状态，填表

２、测试全加器的逻辑功能。

（1）按右图接线，A 、B 、C 接电平开关，

SO 、C 接发光二极管

（2）按下表要求改变A 、B 、C 状态，填表

四、实验报告 （１）按要求填表

（２）分析如何使用适当的门电路实现半加器与全加器的功能

实验三 译码器、数据选择器和总线驱动器

一、实验目的

1、熟悉集成译码器。

2、了解集成译码器应用。

二、实验仪器及材料

74LS138 3—8线译码器2片

74LS153 双4选1数据选择器1片

74LS244 单向三态数据缓冲器1片

74LS245 双向三态数据缓冲器1片

74LS20 四输入端二与门1片

三、实验内容

1、译码器功能测试

图3.1为3—8线74LS138引脚图。表3.1为74LS138功能表，其中A2 、A1 、A0 为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。表3.1为74LS138功能表，当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，2S＋3S＝X时，或S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。

表3.1

２、用一片74LS138和适当的与非门实现全减器的功能

（1）写出全减器的真值表

（2）画出实现其功能的逻辑电路图

3、用两片74LS138组合成一个4—16线译码器，理解3.2电路接线图，并进行实验

验证逻辑功能

012

4、数据选择器的测试及应用

（1）将双4选1数据选择器74LS153参照图3.3接线，测试其功能并填写功能表。

（2）用双4选1数据选择器74LS153实验全加器 a 写出设计过程 b 画出接线图 c 验证逻辑功能

5、总线驱动器74LS244、74LS245逻辑功能测试

74LS244是8路3态单向缓冲驱动,也叫做总线驱动门电路或线驱动。它有8个三态驱动器,分成两组，分别由控制端1G 和2G 控制，可以增加信号的驱动能力，其引脚图与功能表如下：

74LS245为双向三态数据缓冲器，可以双向传输数据，具有双向三态功能，既可以输出，也可以输入数据，内部有16个三态驱动器，每个方向8个 其中G 为控制端，DIR 端控制驱动方向。

输 入 输 出 S

A 1 A 0 Q 1 × × 0 0 0 0 D 0 0 0 1 D 1 0

1 0 D

2 0

1

1

D 3

输入

输出

G

A Y L L L L H H H

X

Z

1D 01D 11D 21D 3A 0

A 11Q V CC

GND 74LS153

1

2

3

4

5

6

7

8

910111213

14151612Q

2D 0

2D 1

2D 2

2D 3S 2图3.3 74LS153引脚功能

当G =0时：

DIR=1 数据方向从左到右（输出允许） DIR=0 数据方向从右到左（输入允许） 74LS245引脚图与功能表如下：

四、实验报告 1．画出实

验内容要求的接线图

2．总结译码器和数据选择与总线驱动器的使用体会

实验四 时序逻辑电路 触发器

一、实验目的

1、 熟悉并掌握R-S ，D 触发器的构成，工作原理和功能测试方法

2、 学会用D 触发器构造寄存器、加1、减1计数器的方法。 二、实验器件

74LS00 二输入端四与非门 1片

74LS74 双D 触发器 1片 74LS112 双下降沿JK 触发器 1片 三、实验内容

1、 基本R-S 功能测试：

两个TTL 与非门首尾相接构成的基本R-S 的电路如图所示

（1） 试按下面的顺序在Sd ，Rd 端加信号：观察并记录Q 、Q 端的状

态。将结果填入下表中，并说明其功能？

输入

数据传送方向

G

DIR L L B →A L H A →B H

X

高阻状态