逻辑电平测试器
逻辑测试笔的制作与调试74ls00
逻辑测试笔的制作与调试74LS00介绍逻辑测试笔是一种用来测试数字电路中逻辑高低电平的工具。
通过简单的电路设计和调试，我们可以使用逻辑测试笔来检测逻辑芯片的工作状态和信号传输。
在本文中，我们将讨论如何制作一个逻辑测试笔并使用它来测试74LS00芯片的逻辑电平。
材料准备•一根铜导线•一颗LED光敏二极管•一颗220欧姆电阻•一根插头•焊接工具•电线剥皮工具下面是制作逻辑测试笔的步骤：步骤1：准备工作收集所需材料，并保证工作场所清洁整齐。
步骤2：准备LED光敏二极管通过电线剥皮工具剥开LED光敏二极管的两端，将一端与导线连接，并使用焊接工具焊接在一起。
步骤3：连接电阻将220欧姆电阻与另一端的导线连接，并使用焊接工具焊接在一起。
步骤4：连接插头将导线和电阻的另一端与插头连接，并使用焊接工具进行焊接。
步骤5：固定线缆使用胶带或其他方式固定逻辑测试笔的线缆。
在制作完成逻辑测试笔后，我们需要进行调试以确保其正常工作。
下面是调试逻辑测试笔的步骤：步骤1：连接电源将逻辑测试笔的插头插入电源的负极，确保笔的LED灯亮起。
步骤2：测试高电平将逻辑测试笔的导线连接到电路板的高电平引脚上。
如果LED灯亮起，则表示该引脚处于高电平状态。
步骤3：测试低电平将逻辑测试笔的导线连接到电路板的低电平引脚上。
如果LED灯不亮，则表示该引脚处于低电平状态。
步骤4：测试未知状态将逻辑测试笔的导线连接到电路板中的未知引脚上。
如果LED灯闪烁，则表示该引脚处于未知状态。
注意事项•在使用逻辑测试笔进行测试时，务必确保电路板处于断电状态。
•在测试未知状态时，要特别注意观察LED灯的闪烁情况，并与芯片的数据手册进行对照。
结论通过制作和调试逻辑测试笔，我们可以方便地测试数字电路中的逻辑高低电平。
使用逻辑测试笔可以帮助工程师确保电路的正常运行，并进行故障诊断和调试。
制作一个逻辑测试笔不仅简单，而且成本很低，非常适合电子爱好者和工程师使用。
希望本文对你有所帮助！以上就是关于制作和调试逻辑测试笔并使用它来测试74LS00芯片的逻辑电平的说明文档。
低频电子线路实验报告
实验十、基于Multisim 数字电路仿真实验一、实验目的：1、掌握虚拟仪器库中关于测试数字电路仪器的使用方法，如数字信号发生器和逻辑分析仪的使用。
2、进一步了解Multisim 仿真软件基本操作和分析方法。
二、实验内容：用数字信号发生器和逻辑分析仪测试74LS138译码器逻辑功能。
三、实验步骤:1、将数字信号发生器接138译码器地址端，逻辑分析仪接138译码器输出端，连接电路如下图：2、设置字信号发生器，改变其输入138译码器的值，观察逻辑分析仪的结果，可验证译码器的逻辑功能。
四、实验结果：1、设置字信号发生器输入138译码器的值为000，如下图所示从逻辑分析仪上得到的结果为即当输入000时，00=Y ，17654321=======Y Y Y Y Y Y Y查138译码器的真值表可知，结果是正确的。
2、设置字信号发生器输入138译码器的值为011，如下图所示从逻辑分析仪上得到的结果为即当输入011时，03=Y ，17654210=======Y Y Y Y Y Y Y查138译码器的真值表可知，结果是正确的。
3、设置字信号发生器输入138译码器的值为111，如下图所示从逻辑分析仪上得到的结果为即当输入111时，07=Y ，16543210=======Y Y Y Y Y Y Y查138译码器的真值表可知，结果是正确的。
由上述结果，即验证了138译码器的逻辑功能。
实验十一、基于Multisim 的仪器放大器设计一、实验目的：1、掌握仪器放大器的设计方法；2、理解仪器放大器对共模信号的抑制能力；3、熟悉仪器放大器的调试方法；4、掌握虚拟仪器库中关于测试模拟电路仪器的使用方法，如示波器、毫伏表、函数信号发生器等虚拟仪器的使用。
二、实验基本原理：仪器放大器是用来放大差值信号的高精度放大器，它具有很大的共模抑制比，极高的输入电阻，且其增益能在大范围内可调。
下图是由三个集成运放构成的仪器放大器电路。
其中，集成运放U3组成减法电路，即差值放大器，集成运放U1和U2各对其相应的信号源组成对称的同相放大器，且21R R =，63R R =，74R R = 令R R R ==21时，))(21(2121V V R R U U Go o -+=- 集成运放U3的输入信号是1o U 和2o U ，由于63R R =，74R R = 所以))(21()(21342134V V R R R R U U R R U Go o o -+-=--= 仪器放大器的差值电压增益因此改变电阻的值可以改变仪器放大器的差值电压增益，此仪器放大器的增益是负的，要使增益为正的，则可在输出时加一个反相器，即可得到增益为正的仪器放大器。
组合逻辑电路设计与测试(加法器) (2)
实验四组合逻辑电路的设计与测试（表决器）一、实验目的掌握组合逻辑电路的设计与测试方法二、实验设备与器件1、＋5V直流电源2、逻辑电平开关3、逻辑电平显示器4、直流数字电压表芯片：74LS20 74LS00 74LS10三、实验原理1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤如图4－1所示。
图4－1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑函数表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后，用实验来验证设计的正确性。
三、实验内容1、设计一个3人表决器，要求用与非门组成。
设计过程：（1）、列出真值表：输入输出A B C Y0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1(2)、根据真值表写出函数表达式:Y ＝C A B A C B A C B ++＋ABC (3)、卡诺图化简：Y ＝AB+AC+BC (4)、化为与非形式Y ＝C A B AC B ⋅⋅ (5)、根据表达式画出原理图，如图4-3所示。
图4－2 3人表决器原理图（6）、验证并测试所设计的逻辑电路是否符合要求，并记录测试结果。
输入输出A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 12、用“与非”门设计一个4人表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
设计步骤：根据题意列出真值表如表3－1所示，再填入卡诺图表4－2中。
表4－1D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1表4－2DA00 01 11 10BC0001 111 1 1 110 1由卡诺图得出逻辑表达式，并演化成“与非”的形式Z＝ABC＋BCD＋ACD＋ABD＝根据逻辑表达式画出用“与非门”构成的逻辑电路如图3－2所示。
逻辑电平信号检测电路
逻辑电平信号检测电路实验报告
技术指标:
测量范围：低电平V L<0.8V，高电平V H>3.5V
用1kHZ的音响表示被测信号为高电平；
用800kHZ的音响表示被测信号为低电平；
当被测信号在0.8~3.5V之间时，不发出音响；输入电阻大于20KΩ。
实验目的：
逻辑电平测试器综合了数字电路和低频电路两门课的知识要求学生自己设计，并在Multisim 电子工作平台上进行仿真。
培养学生的综合能力，培养学生利用先进工具进行工程设计的能力。
1、理解逻辑电平测试器的工作原理及应用
2、掌握用集成运放和555定时器构建逻辑电平测试的方法。
3、掌握逻辑电平测试器的调整和主要性能指标的测试方法。
实验原理：
电路可以由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。
原理框图如图所示
以上工作原理框图可使用与不同标准的电平的测试，现在以3.5V的电平为例作介绍，高电平为大于3.5V，低电平为小于0.8V。
实验仪器：
Multisim虚拟仪器中的数字运算放大器、555计时器、电阻、电容、示波器、频率计等。
实验内容：
图1输入和逻辑状态判断电路原理图
图2音调产生电路原理图
将图1和图2的U A、U B对应连接在一起即组成完整实验原理图。
实验总结：
输入不同检测信号U1时仿真结果分别如下图3、4、5、6。
（1）U1=0.5V(<0.8V)时仿真结果如下图3
（2）U1=4V(>3.5V)时仿真结果如下图4
（3）U1=2V(0.8V~3.5V之间)时仿真结果如下图5
（4）无检测信号输入时仿真结果如下图6。
模电仿真实验报告。
模拟电路仿真实验报告张斌杰生物医学工程141班Multisim软件使用一、实验目的1、掌握Multisim软件的基本操作和分析方法。
二、实验内容1、场效应管放大电路设计与仿真2、仪器放大器设计与仿真3、逻辑电平信号检测电路设计与仿真4、三极管Beta值分选电路设计与仿真5、宽带放大电路设计与仿真三、 Multisim软件介绍Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。
Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE 技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。
通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。
一、实验名称:仪器放大器设计与仿真二、实验目的1、掌握仪器放大器的设计方法2、理解仪器放大器对共模信号的抑制能力3、熟悉仪器放大器的调试功能4、掌握虚拟仪器库中关于测试模拟电路仪器的使用方法，如示波器，毫伏表信号发生器等虚拟仪器的使用三、设计实验电路图：四、测量实验结果：差模分别输入信号1mv第二条线与第三条线：第一条线输出为差模放大为399mv。
共模输入2mv的的电压，输出为2mv的电压。
五、实验心得：应用Multisim首先要准备好器件的pspice模型，这是最重要的，没有这个东西免谈，当然Spice高手除外。
下面就可以利用Multisim的元件向导功能制作自己的仿真元件模型了。
将刚刚做好的元件保存，你可能注意到了，保存的路径里面没有出现Master Database，即主数据库，这就是Multisim做的较好的其中一方面，你无论是新建元件还是修改主数据库里面的元件，都不会影响主数据库里面的元件，选好路径以后点击Finish即可，一个新元件就被创建了。
在软件multisim上设计逻辑电平信号检测电路word精品
逻辑电平信号检测电路实验报告技术指标：测量范围：低电平V L<0.8V，高电平V H>3.5V用1kHZ的音响表示被测信号为高电平；用800kHZ的音响表示被测信号为低电平；当被测信号在0.8~3.5V之间时，不发出音响；输入电阻大于20K Q。
实验目的：逻辑电平测试器综合了数字电路和低频电路两门课的知识要求学生自己设计，并在Multisim 电子工作平台上进行仿真。
培养学生的综合能力，培养学生利用先进工具进行工程设计的能力。
1、理解逻辑电平测试器的工作原理及应用2、掌握用集成运放和555定时器构建逻辑电平测试的方法。
3、掌握逻辑电平测试器的调整和主要性能指标的测试方法。
实验原理：电路可以由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。
原理框图如图所示图2-1测试器的工作原理框图*以上工作原理框图可使用与不同标准的电平的测试，现在以 3.5V的电平为例作介绍，高电平为大于3.5V,低电平为小于0.8V。
实验仪器：Multisim虚拟仪器中的数字运算放大器、555计时器、电阻、电容、示波器、频率计等。
实验内容：vcc图2音调产生电路原理图将图1和图2的U A、U B对应连接在一起即组成完整实验原理图。
实验总结：输入不同检测信号U1 时仿真结果分别如下图3、4、5、6。
(1)U1=0.5V(<0.8V)时仿真结果如下图 3(2)U1=4V(>3.5V)时仿真结果如下图 4(3)U1=2V(0.8V~3.5V之间)时仿真结果如下图 5 ( 4) 无检测信号输入时仿真结果如下图6。
实验十二 基于Multisim的逻辑电平测试器设计
实验十二基于Multisim的逻辑电平测试器设计一、实验背景许多电子应用中都会用到逻辑电平测试器，它可以用来判断门电路在不同电平时状态的变化。
本文介绍如何使用Multisim软件中的电路模拟软件来设计一种逻辑电平测试器。
二、实验原理逻辑电平测试器是用来测试绝缘口路灯（IOL）的输出状态的设备。
通过输入不同的电平，可以检测出芯片与控制信号灯的输出结果。
逻辑电平测试器拥有两个输入，一个为电压信号，另一个为相应的高/低电平信号。
电压和信号电平输入到逻辑网络，通过与电压进行比较，可以从IOL得到需要的结果。
三、实验步骤1. 使用Multisim软件新建一个电路图，拖动几个重要电路元件，包括：（1）一个用于输入电压信号的源；（2）一个用于输入高/低信号的源；（3）一个用于比较信号的比较器；（4）一个用于显示输出结果的7段LED显示（或是其他形式的显示）；（5）一个绝缘口路灯（IOL）；（6）一个用于驱动IOL的控制信号灯。
2. 连接电路元件，完成电路连接。
注意，比较器的两个输入端与电压源及电平信号源都需要连接；比较器输出结果将用来驱动IOL及7段LED显示，因此，比较器输出端要分别连接IOL及7段LED显示。
3. 7段LED显示及IOL的输出应满足如下规则：当输入的信号电平高于设定的电压时，则7段LED显示为“1111”，IOL的电流状态为高；当输入的信号电平低于设定的电压时，则7段LED显示为“0000”，IOL的电流状态为低。
4. 在电路图上调整参数，设置信号源，同时将电压及信号源作为Simulation对象，开始对电路进行模拟，观察结果是否正确，调整参数使画得正确结果。
四、实验结果实验中，我们设计了一个逻辑电平测试器，通过输入不同的电平和信号，可以得到正确的输出结果，满足电路设计的要求。
五、结论本文介绍了如何使用Multisim软件来设计逻辑电平测试器，实验步骤清晰，且得到了正确的设计结果，可以作为使用Multisim软件设计电路的参考。
逻辑电平介绍TTL,CMOS
逻辑电平介绍TTL,CMOSTTL电平：输出高电平>2.4V,输出低电平<0.4V。
在室温下，一般输出高电平是3.5V，输出低电平是0.2V。
最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<= 0.8V，噪声容限是0.4V。
2，CMOS电平：1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。
而且具有很宽的噪声容限。
3，电平转换电路：因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。
哈哈4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。
否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。
5，TTL和COMS电路比较：1）TTL电路是电流控制器件，而coms电路是电压控制器件。
2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。
COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
TTL和CMOS的逻辑电平关系图2－1：TTL和CMOS的逻辑电平图上图为5V TTL逻辑电平、5V CMOS逻辑电平、LVTTL逻辑电平和LVCMOS逻辑电平的示意图。
5V TTL逻辑电平和5V CMOS逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。
另外5V CMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh≥Vcc-0.2V，Vih≥0.7Vcc；Vol≤0. 1V，Vil≤0.3Vcc；噪声容限较TTL电平高。
JEDEC组织在定义3. 3V的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标准。
LVTTL逻辑电平标准的输入输出电平与5V TTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便。
multisim仿真电路
1.输入和逻辑状态判断电路的测试
1)调节逻辑电平测试器的被测电压（输入直流电压）为低电平（VL<0.8v）用数字万用表测逻辑状态判断电路输出电平。
2）调节逻辑电平测试器的被测电压（输入直流电压）为高电平（VH>3.5v）用数字万用表测逻辑状态判断电路输出电平。
2.音响声调产生电路
1）逻辑电平测试器的被测电压为低电平（VL<0.8v）用示波器观察、记录音响声调产生电路输出波形，用频率计测量振荡频率f.
四、实验内容及步骤
1．场效应管共源放大器的调试
(1)连接电路。按图1连接好电路，场效应管选用N沟道消耗型2N3370，静态工作点的设置方式为自偏压式。直流稳压电源调至12V。
图1
2.测量静态工作点
将输入端短接（图2），并测量此时的 Vg、Vs、VD、 ，填入下表1
静态工作点：
1.006V
39.355nV
1）输入电阻测量：先闭合开关S1(R2=0)，输入信号电压Vs，测出对应的输出电压 ，然后断开S1，测出对应的输出电压 ，因为两次测量中和是基本不变的，所以
,测得 =134.137mV， =67.074mV,
仿真结果如下图4：
2）输出电阻测量:在放大器输入端加入一个固定信号电压Vs，分别测量当已知负载RL断开和接上的输出电压 和 。则 ,由于本实验所用的场效应管必须接入很大的负载才能达到放大效果，因此此方法不适合用来测量本实验输出电阻效果不太好，仿真结果如下图5 =66.8mV, =125mV .
38.328
43.36
35
40
45
50
55
60
65
47.847
51.875
55.507
基于Multisim的逻辑电平测试器设计
基于Multisim的逻辑电平测试器设计一、实验目的及要求：逻辑电平测试器综合了数字电路和低频电路两门课的知识要求学生自己设计，并在Multisim电子工作平台上进行仿真。
培养学生的综合能力，培养学生利用先进工具进行工程设计的能力。
1、理解逻辑电平测试器的工作原理及应用2、掌握用集成运放和555定时器构建逻辑电平测试的方法。
3、掌握逻辑电平测试器的调整和主要性能指标的测试方法。
二、实验基本原理：电路可以由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。
原理框图如图所示以上工作原理框图可使用与不同标准的电平的测试，现在以3.5V的电平为例作介绍，高电平为大于3.5V，低电平为小于0.8V。
技术指标要求:(1)测量范围：低电平<0.8V高电平>3.5V(2)用1kHz的音响表示被测信号为高电平(3)用800Hz的音响表示被测信号为低电平(4)当被测信号在0.8V~3.5V之间时，不发出音响(5)输入电阻大于20kΩ(6)工作电源5V三、主要仪器设备及实验仪器：Multisim虚拟仪器中的数字万用表、示波器、频率计四、实验内容及步骤：图为测试输入和逻辑判断电路原理图。
图中U1是被测信号。
A1和A2为两个运算放大器。
可以看出A1和A2分别与它们外围电路组成两个电压比较器。
A2的同相端电压为0.8V左右(D1和D2分别为硅和锗二极管)，A1的反相端电压Uh由R3和R4的分压决定。
当被测电压U1小于0.8V时，A1反相端电压大于同相端电压，使A1输出端UA为低电平(0V)。
A2反相端电压小于同相端电压，使它输出端UB为高电平(5V)。
当U1在0.8V-Uh之间时，A1同相端电压小于UH，A2同相端电压也小于反相端电压，所以A1和A2的输出电压均为低电平。
当U1大于UH时，A1输出端UA为高电平，A2输出端UB为低电平。
通过改变R3和R4的比例可以控制高电平的范围，而通过改变运算放大器A2同相端电压，可以控制低电平，图中的二极管可以是分压电阻，所以经过分压电阻的调整，该逻辑电平测试器可以测量不同的标准电平。
逻辑信号电平测试器的设计
毕业设计说明书（论文）中文摘要逻辑信号电平测试器的设计摘要本文介绍了一个逻辑信号电平测试器，它可以方便快捷的测量某一点的电位的高低，通过声音的有无和声音的频率来判定被测电位的电平范围，从而能解决平常对电路中某点的逻辑电平进行测试其高低电平时，采用很不方便的万用表或示波器等仪器仪表的麻烦。
该电路主要包括三部分电路：输入电路、逻辑状态识别电路和音响声调产生电路。
其主要应用了集成运放的非线性电路特性，开环增益很大，从而可以制作成双限比较器；用555定时器构成的多谐振荡器作为音响产生电路，利用对电容的充放电，得到一定频率的信号。
输入的逻辑信号电平大于或小于所设定的高低电平电位，则音响电路发声，如若在高低电平之间，则音响电路不发声。
利用这种方式设计电路，计算元器件参数，选择成本合适的器件，确定电路形式并进行仿真实验验证，最后做出符合全部要求的实物。
关键词逻辑信号；电平测试；高电平；低电平毕业设计说明书（论文）外文摘要Logic-level test signal designAbstractThis paper, a logic level signal tester, it can be a convenient measurement that the level of potential through the availability of voice and sound frequencies to determine the level of the measured potential range. Thus can solve common circuit at some point in the logic level test its height electricity at ordinary times, it is not convenient by the multimeter or oscillograph instrument, etc .The design of the circuit mainly includes three parts: input circuit, the logic of the state of voice recognition and audio circuits have circuit. The main application of an integrated circuit operational amplifier nonlinear characteristics of a large open-loop gain, which can limit the production of dual comparators; used consisting of 555 timer Multivibrator circuit as a sound generated by the charging and discharging of the capacitor , a certain frequency signal. The logic input signal level is greater than or less than the high-low set potential, the audible sound circuit, if in between the high-low, the sound is not audible circuit. In this way the use of circuit design, component parameters of the calculation, select the appropriate cost of the device torequirements.and circuit simulation, and finally to meet all physical requirements. Keyword：s logic signal, level testing, high, lowKeywords logic signal, level testing, high, low目录1 绪论 (1)1.1课题研究及其意义 (1)1.2国内外研究现状及发展趋势 (1)2 逻辑电平信号测试系统简介 (2)2.1 测试电路的设计思路 (2)2.2 测试电路的要求 (3)2.3 测试电路的原理介绍 (3)3 测试电路中所涉及的芯片 (3)3.1 LM311高灵活性的电压比较器芯片介绍 (4)3.1.1 典型的比较设计配置 (4)3.1.2 LM311性能参数 (5)3.2 555定时器芯片电路 (7)3.2.1 芯片简介 (7)3.2.2 电路结构和控制特性 (8)3.2.3 555定时器构成的多谐振荡器 (10)4 整体电路的设计 (12)4.1 输入电路 (13)4.2逻辑信号判断短路 (13)4.3 声响部分的电路图设计和工作原理 (14)5 电路的仿真 (15)5.1 protues仿真软件的概述 (15)5.1.1 protues的功能特点 (16)5.1.2 电路功能仿真 (16)5.2 模拟逻辑信号的仿真 (17)5.3 比较电压仿真 (17)5.4 声响波形仿真 (18)5.4.1 高电平信号输入仿真 (18)5.4.2 无电平信号输入仿真 (19)5.4.3低电平信号输入仿真 (20)5.5 仿真结论 (20)总结 (21)参考文献 (22)致谢 (23)附录：完整电路图 (24)逻辑信号电平测试器的设计1 绪论在集成电路中，存在着高电平和低电平两个概念，在数字电路中与传统的模拟电路中有很大的区别：首先，模拟电路和数字电路都属于电子电路，模拟电路要求把握对模拟量变化掌控，这点是其相对于数字电路来讲的难点。
CMOS、TTL逻辑门电路测试实验报告(有数据)
CMOS、TTL逻辑门电路测试实验报告（有数据）实验二 CMOS 、TTL 逻辑门电路测试一、实验目的1.掌握CMOS 、TTL 逻辑门电路特性测试的方法。
2.掌握CMOS 、TTL 逻辑门电路的主要技术指标。
3.比较CMOS 门和TTL 门的特点。
二、实验仪器及器件1.双踪示波器、数字万用表、实验箱2、实验用元器件: ① 74LS00 1片② CD4001B 1片三、实验内容及结果分析1. CD4069逻辑电平测试及功能测试本实验采用CD4069芯片, 分别选择电源电压V dd = 5V 和V dd = 12V 验证其逻辑功能。
根据CMOS 芯片的特性参数, 在输入端A 加不同的逻辑电平V A ．用电压表测出相应输出端的逻辑电平Vo ．记录测试结果, 并根据测试结果列成真值表, 写出逻辑表达式, 验证其逻辑功能。
表 1.1A 表1.1B 表1.1 输入输出V DD =5VV DD =12V输入输出 A O V A /V V O /V V A /V V O /V A O 0 1 0.000 5.053 0.000 11.94 0 1 15, 0670.02011.990.1011逻辑表达式: L A = 2. CD4069电压传输特性按图3.1所示接线。
令芯片的电源电压V dd = 10V 。
调节电位器Rw 的阻值．使V I 在+0～+10V 变化, 观察输出电压的变化, 指出ViL 、ViH 、VoL 、VoH 、转折点输入电平Vth 、抗干扰容限。
表1.2V I /V 0.006 0.375 1.115 2.022 3.105 4.021 5.001 5.251 5.439 5.63 V O /V 9.96 9.96 9.96 9.93 9.66 9.20 8.20 7.70 7.03 5.387 V I /V 5.808 6.08 6.69 7.24 7.64 8.13 8.64 9.00 9.27 9.97 V O /V2.7291.7511.10110.6470.4600.2930.1670.1100.0830.066V IL =2.022V V OL =0.066VV IH =8.13V V OH =9.96V V th =5.63V输入高电平的噪声容限 (min)(min)9.968.13 1.83NH OH IH V V V V V V =-=-= 输出低电平的噪声容限(max)(max) 2.0220.066 1.956NL IL OL V V V V V V =-=-=3. 74LS00逻辑电平测试及功能测试TTL 集成电路电源电压V cc = 5V 。
Multisim数字电路仿真实验报告
低频电子线路实验报告—基于Multisim的电子仿真设计班级：卓越（通信）091班姓名：杨宝宝学号：6100209170辅导教师：陈素华徐晓玲学生姓名：杨宝宝学号：6100209170 专业班级：卓越（通信）091班实验类型：□验证□综合□设计□创新实验日期：实验成绩：实验一基于Multisim数字电路仿真实验一、实验目的1.掌握虚拟仪器库中关于测试数字电路仪器的使用方法，入网数字信号发生器和逻辑分析仪的使用。
2.进一步了解Multisim仿真软件基本操作和分析方法。
二、实验内容用数字信号发生器和逻辑分析仪测试74LS138译码器逻辑功能。
三、实验原理实验原理图如图所示：四、实验步骤1.在Multisim软件中选择逻辑分析仪，字发生器和74LS138译码器；学生姓名：杨宝宝学号：6100209170 专业班级：卓越（通信）091班实验类型：□验证□综合□设计□创新实验日期：实验成绩：2.数字信号发生器接138译码器地址端，逻辑分析仪接138译码器输出端。
并按规定连好译码器的其他端口。
3.点击字发生器，控制方式为循环，设置为加计数，频率设为1KHz，并设置显示为二进制；点击逻辑分析仪设置频率为1KHz。
相关设置如下图学生姓名：杨宝宝学号：6100209170 专业班级：卓越（通信）091班实验类型：□验证□综合□设计□创新实验日期：实验成绩：五、实验数据及结果逻辑分析仪显示图下图实验结果分析：由逻辑分析仪可以看到在同一个时序74LS138译码器的八个输出端口只有一个输出为低电平，其余为高电平.结合字发生器的输入，可知.在译码器的G1=1，G2A=0，G2B=0的情况下，输出与输入的关系如下表所示学生姓名：杨宝宝学号：6100209170 专业班级：卓越（通信）091班实验类型：□验证□综合□设计□创新实验日期：实验成绩：当G1=1，G2A=0，G2B=0中任何一个输入不满足时，八个输出都为1六、实验总结通过本次实验，对Multisim的基本操作方法有了一个简单的了解。
逻辑信号电平测试仪的设计过程,遇到的问题及解决措施
逻辑信号电平测试仪的设计过程,遇到的问题及解决措施逻辑信号电平测试仪是电子工程师在测试数字电路时不可或缺的测试设备。
设计一个高精度的逻辑信号电平测试仪需要考虑多个方面。
首先，需要确定测试仪的精度和可靠性指标。
我确定了该测试仪应能够测试包括TTL和CMOS逻辑电平的信号。
测试仪应能够精准地测试信号电平，以保证准确绘制数字波形。
此外，还要保证测试仪的可靠性，以避免误判和漏测。
接着，需要确定测试仪的硬件设计。
该测试仪的硬件设计有两个主要部分：信号输入和信号负载。
考虑到测试各种类型的逻辑电平，我决定在输入端添加多种测试模式。
测试仪在测试TTL电平时，应采用1.4V高电平和0.8V低电平。
在测试CMOS电平时，应采用3.3V和5V电平。
此外，我在表面贴装技术（SMT）技术下采用高精度的模拟转换器和数字信号处理器（DSP）以实现高精度测试。
在选定硬件设计后，我进行了软件设计。
在测试仪软件设计的初期阶段，我遇到了运算速度和精度之间的取舍问题。
结果，我选择了迭代运算法，以平衡速度和精度，并在测试数据中实现了高精度数字滤波算法。
这使得测试仪能够快速准确地测量逻辑电平。
在实际测试时，我遇到了一些问题。
例如，当测试CMOS高电平电平时，测试仪读取结果与实际值不相符。
经过多次检查，我发现测试仪读取的结果与实际值的差异可能是由于测试仪的参考电压发生了微小的变化。
为此，我重新校准了测试仪的参考电压，并重新测试了高电平电平。
这次测试精准度就达到了预期。
最后，我确定了测试仪的工作环境，并进行了性能测试。
测试仪在温度为16-30℃，湿度为30-70%的环境下，具有非常稳定和可靠的性能。
测试仪的精度高达15位，因此它可以满足大多数数字电路测试要求。
总之，逻辑信号电平测试仪是一个非常实用和有效的测试设备。
在设计该测试仪时，我遇到了各种问题，但通过使用高精度的硬件和软件解决方案，我能够实现高精度测试并确保测试仪的可靠性和稳定性。
Saleae逻辑分析仪使用手册-分析红外、IIC、UART通信
Saleae逻辑分析仪应用手册本教程通过图文并茂的方式来讲解Saleae的用途和实际应用方法目录Saleae逻辑分析仪应用手册 (1)一．什么是逻辑分析仪： (3)二．软件安装以及软件基本应用 (4)三．硬件安装 (6)四．触发设置 (9)五．信息采集 (9)六．数据分析 (11)七．使用Saleae分析电视遥控器协议 (16)八．Saleae逻辑分析仪使用问题和注意事项 (17)1. 关于最大24M的采样频率 (17)九．联系我们 (18)一．什么是逻辑分析仪：逻辑分析仪是一种类似于示波器的波形测试设备，它通过采集指定的信号，并通过图形或者数据统计化的方式展示给开发人员，开发人员通过这些图形化时序信号按照协议来分析硬件或者软件中的错误。
逻辑分析仪是设计中不可缺少的设备，通过它，可以迅速定位错误，发现并解决问题，达到事半功倍的效果，尤其在分析时序，比如1wire、I2C、UART、SPI、CAN等数据的时候，应用逻辑分析仪解决问题非常快速。
以下是一个Saleae分析一个UART通信时序和一个IIC时序的典型例子：从图中我们可以清晰的看到，UART通信在波特率9600下面，清晰的显示出十六进制数字0xA9，而下边的IIC信号一个读数据的时序过程，通道1是SDA，通道2是SCL，在1通道中清楚的显示出来，第一个是往0x90这个器件地址写数据(w是write的意思)，第二个表示要读取的地址是0x40,第三个数据是重新发送器件地址并且是读数据，第4个字节即读到的数据0xA9。
是不是感觉非常方便快捷呢。
二．软件安装以及软件基本应用首先安装logic software，软件在光盘里有配套，同时也可以到官方网站下载，下载地址是：/downloads。
这里有各种系统版本支持，请下载你所需要的系统支持版本下载完后，直接双击安装。
安装完后，会在桌面出现一个快捷方式：双击快捷方式，进入后，会出现以这个逻辑分析仪软件在没有插入硬件的时候，最上边显示的是 Disconnected ，可以进行模拟运行(start simulation),用鼠标点一下后会出现一个模拟的波形，如果你提前设置协议的话(如何设置协议，后边会讲)，他还会产生符合你协议的波形呢~！当然，非真实测到的波形，可以让你提前体验一下，点鼠标左键放大波形，右键缩小波形，滚动鼠标滑轮也可以放大和缩小波形，没有使用硬件之前可以提前体验一下。
NE555应用电路
NE555应用电路时基电路NE555是一种应用极其广泛的电路，它有很多优异的性能，如：定时精度高；工作速度和可靠性高；电源电压范围宽，能和数字电路直接连接；输出功率大，可直接驱动小电器；结构简单，使用灵活。
用它可组成各种波形的脉冲振荡器、定时延时电路、双稳触发电路、检测电路、电源变换电路，频率变换电路等等，被广泛应用于自动控制、测数，通讯等各个领域，可创新、制作许多电子产品。
实例一、电热灭蚊器控制电路市售电热灭蚊器都是连续通电加热的，一片灭蚊片一般只能使用一夜。
根据实验观察发现，灭蚊器在刚通电1h内效果最佳，室内蚊子即被击毙或丧失叮咬能力。
随着灭蚊片被连续加热，由于药液的挥发，到了下半夜后，灭蚊效果开始下降。
根据这一特点，笔者设计一种间断通电加热器，电路如右图所示，使电热灭蚊器处于工作1．5h、休息0．5h、再工作1．5h…循环通电工作状态，这样不但能提高灭蚊的效果，而且也延长了灭蚊片的使用期限，据试用一片灭蚊片使用两夜，效果也很好。
555时基电路接成周期为2h左右的多谐振荡器，③脚输出高电平时间为1．5h，此时晶闸管VTH导通，使插在X里的电热灭蚊器通电工作，同时LED发光指示；③脚输出低电平的时间为0．5h，此时VTH关断，灭蚊器停止工作，同时LED熄灭。
Cl要求采用CBB一400V聚丙烯电容器，其他元器件无特殊要求。
线路板图如右所示。
实例一中，电器工作（即通电加热）时间决定于电路的充电时间，由R2、R3、C3的数值决定，电器停止（即不加热）时间决定于电路的放电时间，只由R3、C3的数值决定，改变它们可改变电器的工作及间歇时间，换用不同的R、C参数可实现对不同电器或不同用途的需要；还可以把两只电阻R2、R3用一只电位器代替，用于调节电器的工作及间歇时间，适应不同需要或不同场合，非常方便。
请同学调换元件进行试验，设计制作新的电器控制器。
实例二、聋人用视觉“门铃”电路聋人用视觉“门铃”是利用照相机闪光灯的频闪管作为光源，其闪光强烈，即使在大白天也能引起人们注意。
实验二 基本门电路逻辑功能的测试
实验二 基本门电路逻辑功能的测试一、实验目的1．熟悉能主要门电路的逻辑功； 2．掌握基本门电路逻辑功能的测试方法。
二、使用仪器DZX-2B 型电子学综合实验装置(简称实验台)。
三、实验原理1 集成电路芯片介绍主要的门电路包括与非门、或非门和与或非门。
在数字电路中广泛应用。
无论大规模集成电路多么复杂，但内部也还是由这些基本门电路构成，因此，熟悉它们的功能十分重要。
图2-1 逻辑图及外引线排列1 2 3 4 5 6 71 2 3 4 5 6 71 2 3 45 6 7数字电路实验中所用到的集成芯片多为双列直插式，其引脚排列规则如图2-1。
其识别方法是：正对集成电路型号或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3…依次排列到最后一脚。
在标准形TTL 集成电路中，电源端Vcc 一般排在左上端，接地端（GND ）一般排在右下端，如74LS00。
若集成芯片引脚上的功能标号为NC ，则表示该引脚为空脚，与内部电路不连接。
本实验采用的芯片是74LS00二输入四与非门、74LS20四输入二与非门、74LS02二输入四或非门、74LS04六非门、74LS54双二双三输入与或非门，逻辑图及外引线排列图见图2-1（74LS00见实验一中图1-1(d)）。
2.逻辑表达式:非门 A Y = 2-1 2输入端与非门 B A Y •= 2-2 4输入端与非门 D C B A Y •••= 2-3 或非门 B A Y += 2-4对于与非门,其输入中任一个为低电平“0”时，输出便为高电平“1”。
只有当所有输入都为高电平“1”时，输出才为低电平“0”。
对于TTL 逻辑电路，输入端如果悬空可看做；逻辑1，但为防止干扰信号引入，一般不悬空，可将多余的输入端接高电平或者和一个有用输入端连在一起。
对MOS 电路输入端不允许悬空。
对于或非门，闲置输入端应接地或低电平,也可以和一个有用输入端连在一起。
四、实验内容及步骤1．逻辑功能测试①与非门逻辑功能的测试：* 将74LS20插入实验台14P 插座，注意集成块上的标记，不要插错。
什么是逻辑分析仪？它的作用是什么？
什么是逻辑分析仪？它的作用是什么？逻辑分析仪是一种类似于示波器的波形测试设备，它可以监测硬件电路工作时的逻辑电平（高或低），并加以存储,用图形的方式直观地表达出来，便于用户检测,分析电路设计(硬件设计和软件设计) 中的错误，逻辑分析仪是设计中不可缺少的设备，通过它，可以迅速地定位错误，解决问题，达到事半功倍的效果。
逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要作用在于时序判定。
由于逻辑分析仪不像示波器那样有许多电压等级，通常只显示两个电压（逻辑1 和0），因此设定了参考电压后，逻辑分析仪将被测信号通过比较器进行判定，高于参考电压者为High,低于参考电压者为Low，在High 与Low 之间形成数字波形。
例如：一个待测信号使用200MHz 采样率的逻辑分析仪，当参考电压设定为1.5V 时，在测量时逻辑分析仪就会平均每5ns 采取一个点，超过1.5V 者为High(逻辑1)，低于1.5V 者为Low（逻辑0），而后的逻辑1 和0 可连接成一个简单波形，工程师便可在此连续波形中找出异常错误（bug）之处。
整体而言，逻辑分析仪测量被测信号时，并不会显示出电压值，只是High 跟Low 的差别；如果要测量电压就一定需要使用示波器。
除了电压值的显示不同外，逻辑分析仪与示波器的另一个差别在于通道数量。
一般的示波器只有2 个通道或4 个通道，而逻辑分析仪可以拥有从16 个通道、32 个通道、64 个通道和上百个通道数不等，因此逻辑分析仪具备同时进行多通道测试的优势。
根据硬件设备设计上的差异，目前市面上逻辑分析仪大致上可分为独立式（或单机型）逻辑分析仪和需结合电脑的PC-based 卡式虚拟逻辑分析仪。
独立式逻辑分析仪是将所有的测试软件、运算管理元件以及整合在一台仪器之中；卡式虚拟逻辑分析仪则需要搭配电脑一起使用，显示屏也与主机分开。
就整体规格而言，独立式逻辑分析仪已发展到相当高标准的产品，例如。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
逻辑信号电平测试器的设计1. 技术指标设计、组装、调试逻辑信号电平测试器。
测试器测量范围：低电平小于0.8V，高电平大于3.5V;用1KHz的音响表示被测信号是高电平，用800Hz的音响表示被测信号是低电平，当被测信号在0.8--3.5V之间时，不发出音响; 工作电源为5V。
2. 设计方案及其比较2.1 逻辑信号电平测试器的基本原理电路由输入电路、逻辑判断电路、音响信号产生电路和音响驱动电路，由四部分子电路组成。
电路的输入信号Vi由输入电路输出后，经过逻辑判断电路，在该电路中，通过比较器的比较测试，将该信号区分为高电平和低电平两个信号分别输入音响信号产生电路，在音响信号产生电路中，通过两个电容的充，放电过程，产生不同频率的脉冲信号，在音响驱动电路中，不同频率的脉冲信号使得扬声器发出不同音调的响声，通过音调的不同来区分高低电平的不同。
2.2 方案一图1为方案一的电路原理图。
电路由输入电路、逻辑判断电路、音响信号产生电路和音响驱动电路，由四部分子电路组成。
图1 方案一的原理图2.2.1 输入电路由R1和R2组成，电路的作用是保证测试器输入端悬空时，输入电压既不是高电平，也不是低电平。
一般情况下，在输入端悬空时，输入电压取Vi=1.4V。
根据技术指标要求输入电阻大于20KΩ。
由此可得：1.4V=R2/(R1+R2)5V，R1//R2=20KΩ。
理论值计算得：R1=71.4K Ω，R2=27.8ＫΩ。
2.2.2 逻辑判断电路R3和R4的作用是给U1的反相输入端提供一个3.5V的电压（高电平的基准平的基准）；R5 为二极管D1、D2的限流电阻。
D1、D2的作用是提供低电平信号基准具体逻辑判断情况是：当输入是高电平时，Vu1=5V，Vu2=0；当输入是低电平时，Vu1=0V，Vu2=5V; 当输入在0.8~3.5V之间，则Vu1=Vu2=0.由此可得：R4/（R4+R3）·5V=3.5V。
所以理论上，R3：R4=3:7。
2.2.3 音响信号产生电路主要由两个比较器U3和U4组成，根据前面对逻辑判断电路输出的研究，分三种情况讨论。
（1）当输入在0.8~3.5V之间，则Vu1=Vu2=0：由于稳态时，电容C1两端电压为零，并且此时Vu1和Vu2两输入端均为低电平，二极管D3和D4截止，电容C1没有充电回路，而U3的同相输入端为基准电压3.5V，使得U3的同相端电位高于反相端，输出为高电平即5V。
输出通过电阻R9按指数规律为电容C2充电，达到稳态时电容C2的电压为高电平，U4的同相端(5V)高于反相端(3.5V)，虽然输出为高电平，但是由于二极管D5的存在，电路的稳定状态不受影响。
故电路输出一直保持高电平。
（2）当输入是高电平时，即Vu1=5V，Vu2=0：此时二极管D3导通，电容C1通过电阻R6充电，按指数规律逐渐升高，由于U3同相输入端电压为3.5V，则在Vc1未达到3.5V之前，U3输出端电压保持为高电平。
在Vc1升高到3.5V后，U3的反相端电压高于同相端电压，U3输出电压由5V跳变为0V，使C2通过电阻R9和Ｕ3的输出电阻放电， Vc2由5V逐渐下降，当Vc2下降到小于Ｕ4反相端电压(3.5V)时，A4的输出电压跳变为0V，二极管D5导通，Cl通过D5和Ｕ4的输出电阻放电。
因为A4输出电阻很小，所以Vc1将迅速降到0V左右，这导致Ｕ3反相端电压小于同相端电压，A3的输出电压又跳变到5V，C1再一次充电，如此周而复始，就会在A3输出端形成矩形脉冲信号。
（3）当输入是低电平时，Vu1=0V，Vu2=5V：此时电路的工作过程与VA＝5V，VB＝0V时相同，惟一区别在于D2导通时，Vu2高电平通过R7向C1充电，所以Cl的充电时间常数改变了，使得这个电路的输出的周期会发生相应的变化。
电路参数的计算：根据一阶电路响应的特点可知，t1表示电容C1充电过程，t2表示电容C2放电过程。
τ代表时间常数。
由此可得：Vc1（t）=5（1-e-t/τ1 ),τ1=R6·C1和τ1’=R7·C1。
Vc2（t）=5e-t/τ2 ,τ2=R9·C2。
又T=1/f ,所以有：高电平时，1.2R6·C1 +0.36R9·C2=1ms；低电平时，1.2R7·C1 +0.36R9·C2=1.25ms 。
所以只要取定C1和C2的值即可得R6、R7、R8的值。
2.2.4 音响驱动电路R10为限流电阻。
由于音响负载工作电压较低且功率小，因此对驱动三极管的耐压等条件要求不高，选取c9014作为驱动管，可完全满足本电路要求。
2.3 方案二图2是方案二的电路原理示意图。
电路由输入电路、逻辑判断电路、音响信号产生电路和音响驱动电路，由四部分子电路组成。
图2 方案二的原理图2.3.1 输入电路同方案一，由R1和R2组成，电路的作用是保证测试器输入端悬空时，输入电压既不是高电平，也不是低电平。
一般情况下，在输入端悬空时，输入电压取Vi=1.4V。
根据技术指标要求输入电阻大于20KΩ。
由此可得：1.4V=R2/(R1+R2)5V，R1//R2=20KΩ。
理论值计算得：R1=71.4KΩ， R2=27.8ＫΩ。
2.3.2逻辑判断电路R3和R4的作用是给U1的反相输入端提供一个3.5V的电压（高电平的基准平的基准）；R5和R6的作用是给U2的同相输入端提供一个0.8V的电压（低电平的基准平的基准）。
由此可得：R4/（R4+R3）·5V=3.5V； R6（R6+R5）·5V=0.8V。
所以理论上，R3：R4=3:7，R5：R6=21:4。
2.3.3 音响信号产生电路主要由两个比较器U3和U4组成，根据前面对逻辑判断电路输出的研究，分3种情况讨论。
原理类似方案一，但是，在方案二中，R9与C2是并联关系，而不是如方案一的串联关系。
2.3.4 音响驱动电路R10为限流电阻。
由于音响负载工作电压较低且功率小，因此对驱动三极管的耐压等条件要求不高，选取9014作为驱动管，可完全满足本电路要求。
同方案一。
2.4 方案比较第一个不同之处在于：在逻辑判断电路中，设置高低电平的电压基准，方案一采用分压和二极管，而方案二均采用分压。
方案一的二极管比较好，因为比较稳定并且实际找电阻的话未必恰好使基准电压是0.8V，还需要再调整，这样的话比较麻烦。
所以选择用二极管。
第二个不同之处在于：在音响信号发生电路中，C2与R9的串并联关系不同，方案一采用串联，方案二采用并联。
3. 实现方案3.1 调整方案在实际操作中，我们发现有些电阻并不理想，所以应该对阻值进行了近似调整。
由前面的理论计算：理想情况下，各个参数关系应该是：R1=71.4KΩ，R2=27.８ＫΩ，R4/（R4+R3）·5V=3.5V。
即R3：R4=3:7，1.2R6·C1 +0.36R9·C2=1ms，1.2R7·C1+0.36R9·C2=1.25ms 。
实际上取瓷介电容103和104，那么，C1=0.1uF, C2=0.01uF。
由此可得，如下图所示，则R7-R6=2.0KΩ，R6 +0.03R9=8.3KΩ。
考虑到实验室的器材限制，最后确定的具体器材是：R1=70KΩ，R2=30ＫΩ，R3=30KΩ，R4=68ＫΩ，R6=7.5KΩ，R7=9.1ＫΩ，R9=56KΩ，R10=10ＫΩ，C1=0.1uF, C2=0.01uF，四个电压比较器采用集成块LM324, 三极管采用C9014 ,另外有一个扬声器，一块面包板，示波器，导线等。
3.2 实际调整实际测量U1和U2 的高电平输出，发现不是理想情况下的5V，而是3.68V。
但是U3和U4的基准电压只有3.5V，这样就无法实现设计原理，也就是说，在音响信号发生电路产生了问题，当输入是高电平或低电平时，根本就不会发生电容充放电，也就不会有不同音调的响声，所以测试的波形也只是一条直线，跟输入悬空或在0.8--3.5V之间是无异的。
所以对U3和U4的基准电压做了调整：设置为2.5v，这样与3.68V有一定的差距比较合理。
具体实现方法是，用两个相同适当的阻值分压实现，考虑现有器材，我们采用两个9.1kΩ的电阻分压。
所以最后实现的方案原理图如图3所示图3 实现方案的原理图3.3 在仿真设计中再次验证用示波器测量Vc1、Vc2和V o的波形。
测量的图示如下图图4所示。
以15V作为输入，验证方案可行性。
测量的波形图如下图图5所示。
从波形图可清楚看到，C1的充电过程、C2的放电过程，以及输出的矩形波。
说明调整后的方案是可行的。
所以肯定了实现方案，但是具体的数据测量应该以实物操作为主。
图4 实现方案的测量原理图图5 以15V为输入的测试的波形图*注:由上至下依次是Vc1、Vc2、Vo的波形。
4. 调试过程及结论4.1 明确调试目的验证高电平与低电平时发出不同音调的响声，具体测量本设计的高低电平分别为多少，记录相应的波形，分析结果，与技术指标比较，评估设计。
4.2 布线布线结果如图6所示。
为了测试方便，在输入端采用5V输入，用一个电位器进行调节，可以得到0~5V的输入。
图6 布线图4.3 具体调试4.3.1 发现的问题实际测量U1和U2 的高电平输出，发现不是理想情况下的5V，而是3.68V。
但是U3和U4的基准电压只有3.5V，这样就无法实现设计原理，也就是说，在音响信号发生电路产生了问题，当输入是高电平或低电平时，根本就不会发生电容充放电，也就不会有不同音调的响声，所以测试的波形也只是一条直线，跟输入悬空或在0.8--3.5V之间是无异的。
所以对U3和U4的基准电压做了调整：设置为2.5V，这样与3.68V有一定的差距比较合理。
具体实现方法是，用两个相同适当的阻值分压实现，考虑现有器材，我们采用两个9.1kΩ的电阻分压。
4.3.2 具体测量先采用悬空输入，验证U1和U2的基准电压是否分别是3.5V和0.8V。
测量结果是0.78V 和3.5V，较为合理，但是不能作为设计的高低电平，应进一步测量。
此时的输出波形是一条直线，符合设计要求。
接着将输入从开始慢慢向上调，刚开始一直有响声和波形，当调整到0.82V时恰好响声消失，矩形波消失。
说明低电平时是0.82V，低电平波形如下图图7所示，读取并记录相关的数据。
图7 低电平的输出波形图继续将输入慢慢往上调整，发现恰好在输入为3.5V时再次出现波形和响声，并且响声的音调与之前的不同，记录此时的波形，如下图图8所示。
图8 高电平的输出波形图4.4 结果分析实际低电平是0.82V，设计要求是0.8V；实际高电平是3.5V，实际要求是3.5V，并且响声的音调也不同。