本科生课-集成电路版图设计-实验报告
集成电路实训报告
目录一、版图设计流程二、设计要求三、原理图设计与绘制四、原理图仿真五、版图设计六、DRC验证七、实训心得体会一、版图设计流程：二、设计要求：（说明：A,B是输入脉冲，CP是控制信号，即输出）当CP是高电平时，Y截止；当CP是低电平时，Y=A+B）三、原理图设计与绘制：1、启动程序。
双击VMW ARE软件，打开终端，在界面上输入icfb, 然后回车，进入软件工作区域；2、新建库文件。
在icfb-log界面上：file/new/library,设置库名，不需要技术文件；3、新建原理图。
File/new/cellview/creat new file 窗口：设置library name,cell name,view name,tool:compose schematic.然后点击确认；4、输入原理图。
(1)格点设置.options/display/grid control/dots,分别设置minorspacing ,major spacing,width,length；(2)象限选择。
鼠标左键点击一下当前页面即可选择输入原理图所在象限。
通过上下左右键可以调整当前象限状态；(3)输入：Add/instance/browse从library/analoglib,category/everying,cell/nmos,view/symbol，回到原理图输入界面，单击左键即出现nmos晶体管。
循环操作，将所需器件一一选择并放好。
输入信号引脚用pin按钮，在引脚上加标号时，用wire name按钮；（4）编辑元器件。
a、电源VCC.add/instance/Vdc,输入以后定义直流电压为5V,并将Vdc接地和电源；b、输入信号。
DC V oltage:5V,自己设定Pulse time，Period time.要求输入信号A,B和控制信号CP的脉冲要使输出端Y的现象明显才行；c、晶体管。
如NPN，将其定义为nvn，并定义长和宽。
集成电路实验报告
班级：XX姓名：XXX学号：XXXXXX指导老师：XXX实验日期：XXXX年XX月XX日一、实验目的1. 理解集成电路的基本组成和工作原理。
2. 掌握基本的集成电路设计方法，包括原理图设计、版图设计、仿真分析等。
3. 学习使用集成电路设计软件，如Cadence、LTspice等。
4. 通过实验加深对集成电路理论知识的理解，提高动手能力和问题解决能力。
二、实验内容本次实验主要包括以下内容：1. 原理图设计：使用Cadence软件绘制一个简单的CMOS反相器原理图。
2. 版图设计：根据原理图，使用Cadence软件进行版图设计，并生成GDSII文件。
3. 仿真分析：使用LTspice软件对设计的反相器进行仿真分析，测试其性能指标。
4. 版图与原理图匹配：使用Cadence软件进行版图与原理图的匹配，确保设计正确无误。
三、实验步骤1. 原理图设计：- 打开Cadence软件，选择原理图设计模块。
- 根据反相器原理，绘制相应的电路符号，包括NMOS和PMOS晶体管、电阻和电容等。
- 设置各个元件的参数，如晶体管的尺寸、电阻和电容的值等。
- 完成原理图设计后，保存文件。
2. 版图设计：- 打开Cadence软件，选择版图设计模块。
- 根据原理图，绘制晶体管、电阻和电容的版图。
- 设置版图规则，如最小线宽、最小间距等。
- 完成版图设计后，生成GDSII文件。
3. 仿真分析：- 打开LTspice软件，选择仿真模块。
- 将GDSII文件导入LTspice，生成对应的原理图。
- 设置仿真参数，如输入电压、仿真时间等。
- 运行仿真，观察反相器的输出波形、传输特性和功耗等性能指标。
4. 版图与原理图匹配：- 打开Cadence软件，选择版图与原理图匹配模块。
- 将原理图和版图导入匹配模块。
- 进行版图与原理图的匹配，检查是否存在错误或不一致之处。
- 修正错误，确保版图与原理图完全一致。
四、实验结果与分析1. 原理图设计：- 成功绘制了一个简单的CMOS反相器原理图，包括NMOS和PMOS晶体管、电阻和电容等元件。
集成电路版图设计报告
集成电路版图设计报告一．设计目的：1.通过本次实验，熟悉L-edit 软件的特点并掌握使用L-edit 软件的流程和设计方法；2.了解集成电路工艺的制作流程、简单集成器件的工艺步骤、集成器件区域的层次关系，与此同时进一步了解集成电路版图设计的λ准则以及各个图层的含义和设计规则；3.掌握数字电路的基本单元CMOS 的版图，并利用CMOS 的版图设计简单的门电路，然后对其进行基本的DRC 检查；4. 掌握C)B (A F +∙=的掩模板设计与绘制。
二．设计原理：1、版图设计的目标：版图 （layout ） 是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。
版图设计是创建工程制图（网表）的精确的物理描述过程，即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。
其设计目标有以下三方面：① 满足电路功能、性能指标、质量要求；② 尽可能节省面积，以提高集成度，降低成本；③ 尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。
2、版图设计的内容：①布局：安排各个晶体管、基本单元、复杂单元在芯片上的位置。
②布线：设计走线，实现管间、门间、单元间的互连。
③尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等。
④版图编辑（Layout Editor ）:规定各个工艺层上图形的形状、尺寸和位置。
⑤布局布线（Place and route ）：给出版图的整体规划和各图形间的连接。
⑥版图检查（Layout Check ）：设计规则检验（DRC,Design Rule Check）、电气规则检查（ERC,Electrical Rule Check）、版图与电路图一致性检验（LVS,Layout Versus Schematic ）。
三．设计规则（Design Rule ）：设计规则是设计人员与工艺人员之间的接口与“协议”，版图设计必须无条件的服从的准则，可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。
(实习报告)集成电路版图设计的实习报告
（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分公司从事集成电路版图设计的实习报告一、实习单位及岗位简介(一)实习单位的简介深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。
深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。
菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。
菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。
菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。
主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。
(二)实习岗位的简介集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。
版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。
集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。
版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。
这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。
集成电路版图实习报告
集成电路版图实习报告青岛科技⼤学本科毕业实习（报告）实习地点：__________________________________实习名称：__________________________________指导教师__________________________学⽣姓名__________________________学⽣学号_________________________________________________________院（部）____________________________专业________________班___2011___年 ___⽉ _19_⽇0708040207 信息学院集成电路设计与集成系统 072 3 青软实训集成电路版图设计尺⼨的上限以及掩膜版之间的最⼤套准偏差，⼀般等于栅长度的⼀半。
它的优点是版图设计独⽴于⼯艺和实际尺⼨。
2、以微⽶为单位也叫做“⾃由格式”：每个尺⼨之间没有必然的⽐例关系，以提⾼每⼀尺⼨的合理度。
⽬前⼀般双极集成电路的研制和⽣产，通常采⽤这类设计规则。
在这类规则中，每个被规定的尺⼨之间，没有必然的⽐例关系。
这种⽅法的好处是各尺⼨可相对独⽴地选择，可以把每个尺⼨定得更合理，所以电路性能好，芯⽚尺⼨⼩。
缺点是对于⼀个设计级别，就要有⼀整套数字，⽽不能按⽐例放⼤、缩⼩。
在本次实习中，使⽤的设计过则是Winbond的HiCMOS 0.5um 3.3V LOGIC DESIGN RULES, 其process route 为C054FI.。
3、集成电路版图设计⼯具著名的提供IC 版图设计⼯具的公司有Cadence、、Synopsys、Magma、Mentor。
Synopsys 的优势在于其逻辑综合⼯具，⽽Cadence和Mentor则能够在设计的各个层次提供全套的开发⼯具。
在晶体管级和基本门级提供图形输⼊⼯具的有Cadence的composer、Viewlogic公司的viewdraw。
版图设计实验
电子科技大学成都学院实验报告册课程名称：集成电路版图设计姓名：学号：院系：专业：教师：年月日实验一：LDO的版图设计一、实验目的：1、掌握并熟练使用Cadence软件。
2、学会将版图划分模块并掌握每个模块的功能。
3、掌握版图设计过程中的匹配原则与注意事项。
4、掌握常见dummy器件及其应遵守的规则。
5、掌握布局布线的规则。
6、掌握并熟练运用DRC和LVS验证方法及解决错误的方法。
二、实验原理和内容：版图设计本质是将搭建好的电路图更深层的展现，在版图设计里，将是用原理图更直观的展现电路图中的各个元器件的连接，匹配、以及布局等。
将版图分成小模块来分别实现会让版图的布局更清晰，让其他人更能直观的了解版图的各个模块的关联，能够减少相应的工作量。
利用Cadence软件的功能搭建电路图，进行DRC检查能够检查并指出我们的版图中存在的连线间隔和连接是否正确；LVS能检查出设计规格错误和版图与原理图是否一致的错误，能够保证我们设计的版图能够真正的实现我们所需要的电路图的功能。
三、实验步骤：1、打开temilen，进入CSMC所在文件夹路径，输入virtuoso &，回车，打开cadence软件（如图1-1所示）。
（图1-1）打开cadence软件2、进入Cadence软件创建库文件：。
点击File菜单，出现下拉菜单，选命令File->New->Library...（如图1-2所示）。
（图1-2）创建库3、在新建的库中添加Cell文件（如图1-3所示）。
（图1-3）添加Cell4、进入新建的Cell文件中，添加元器件并修改器件参数，调入Cell中（如图1-4所示）。
（图1-4）添加元器件5、针对电路图先进行模块化，先画电流镜。
(1).由图1-5-1（a）的电路图知道，这是规格为W=10U,L=8U,M=（1，1）的PMOS 电流镜并且他们的S极与背栅相连，1个PMOS的G极与D极连接画出其版图如图1-5-1（b）所示，由于是PMOS所以最后应在GT层画阱。
集成电路实习报告(通用6篇)精选全文
可编辑修改精选全文完整版集成电路实习报告艰辛而又充满意义的实习生活又告一段落了，想必都收获了成长和成绩，是时候回头总结这段时间的实习生活了。
你所见过的实习报告应该是什么样的？下面是小编帮大家整理的集成电路实习报告（通用6篇），仅供参考，大家一起来看看吧。
集成电路实习报告1一：实习目的1、学习焊接电路板的有关知识，熟练焊接的具体操作。
2、看懂收音机的原理电路图，了解收音机的基本原理，学会动手组装和焊接收音机。
3、学会调试收音机，能够清晰的收到电台。
4、学习使用protel电路设计软件，动手绘制电路图。
二：焊接的技巧或注意事项焊接是安装电路的基础，我们必须重视他的技巧和注意事项。
1、焊锡之前应该先插上电烙铁的插头，给电烙铁加热。
2、焊接时，焊锡与电路板、电烙铁与电路板的夹角最好成45度，这样焊锡与电烙铁夹角成90度。
3、焊接时，焊锡与电烙铁接触时间不要太长，以免焊锡过多或是造成漏锡；也不要过短，以免造成虚焊。
4、元件的腿尽量要直，而且不要伸出太长，以1毫米为好，多余的可以剪掉。
5、焊完时，焊锡最好呈圆滑的圆锥状，而且还要有金属光泽。
三：收音机的原理本收音机由输入回路高放混频级、一级中放、二级中放、前置低放兼检波级、低放级和功放级等部分组成接收频率范围为535千赫1065千赫的中段。
1、具体原理如下原理图所示：2、安装工艺要求：动手焊接前用万用表将各元件测量一下，做到心中有数，安装时先安装低矮和耐热元件（如电阻），然后再装大一点的元件（如中周、变压器），最后装怕热的元件（如三极管）。
电阻的安装：将电阻的阻值选择好后根据两孔的距离弯曲电阻脚可采用卧式紧贴电路板安装，也可以采用立式安装，高度要统一。
瓷片电容和三极管的脚剪的长短要适中，它们不要超过中周的高度。
电解电容紧贴线路板立式焊接，太高会影响后盖的安装。
、棒线圈的四根引线头可直接用电烙铁配合松香焊锡丝来回摩擦几次即可自动上锡，四个线头对应的焊在线路板的铜泊面。
集成电路设计实验报告
集成电路版图设计教师：李兰英专业：电子科学与技术：陈国栋学号：201020109122时间：2012年11月28号集成电路版图设计——与Tanner EDA 工具的使用一、Tanner的L-Edit版图编辑器Tanner EDA 工具是有Tanner Research公司开发的系列集成电路设计软件，包括前端设计工具（Front End Tools）、物理版图工具（Physical Layout Tools）、仿真验证工具（T-Spice）、波形分析工具（W-Edit）；物理版图工具包括：L-Edit 版图编辑器（L-Edit Layout Editor）、L-Edit交互式DRC验证工具（L-Edit Interactive-DRC）、电路驱动版图工具（Schematic Driven Layout）、L-Edit 标准单元布局布线工具（L-Edit Standard Place and Route）和器件自动生成工具（Device Generators）；验证工具包括设计规则验证工具（L-Edit Standard DRC）、版图与电路图一致性检查工具（L-Edit LVS）、提取工具（L-Edit Spice Netlist Extraction）、节点高亮工具（L-Edit Node Highlighting）等。
二、使用版图编辑器画反相器的版图（1）启动版图编辑器L-Edit；（2）新建文件。
（3）对文件进行重命名；（4）设计格点与坐标；（5）调用“NMOS”和“PMOS”晶体管作为例化单元。
使用“I”或使用Cell ——Instance命令来调用“PMOS”单元。
在出现的Select Cell toInstance对话框中，通过点击Browse按钮浏览到“MOS”文件，可以看到在该文件下有“NMOS”和“PMOS”两个单元。
点击Browse按钮后点击确认键“OK”，可以看到已经添加了“PMOS”单元。
集成电路版图设计 画反相器 实验报告
广西机电职业技术学院电气系实验报告学号20100211020实验名称画反相器上机时间实验成绩实验目的：1、熟悉使用版图设计软件Tanner L-EDIT 11.1；2、了解软件的操作流程和基本参数的设置；3、学会修改错误；4、学会看编译文件、电路图等；实验要求：1、计算机；2、Tanner L-EDIT 11.1版图开发软件；实验内容：下面是反相器符号。
1、一、电路图1、新建一个名为“f_x_q.sdb”的工程文件，Module——now新建名为“f_x_q”的电路图2、保存后复制粘贴到新的电路图里命名为“f_x_q_2”添加直流源和交流源3、保存后设置瞬时仿真最大值为1ns 仿真长度为400ns4、输出信号输入端（IN）和信号输出端（out）的瞬时波形得下图5、开始仿真6、相同方法输入信号换成直流信号，命名为“f_x_q_3”二、版图1、打开L-Edit软件新建名为F_X_Q.tdb的文件再里头新建元件有PB(basecontactn)、NB（basecontactn）、PMOS、NMOS、IN(输入端)、OUT(输出端)、PB(basecontactn)NB（basecontactn）PMOSNMOSIN(输入端)OUT(输出端)2、以上元件都要进行DRC错误检查，因为out端少了金属一层，所以提示会出错。
3、新建元件F_X_Q导入以上所有元件并画地和电源并连线，加入节点名称，如下图4、检查没有错误后创建仿真文件。
得按要求添加周期为100ns高电平保持时间为50ns高低跳变时间为5ns幅度电位为0~5v的交流源Va 总电源5v的直流源vvdd加入仿真长度和时间1ns 400ns三、进行电路图和版图的一致性对比结果：。
集成电路版图培训实验报告
集成电路版图培训实验报告文件编码（008-TTIG-UTITD-GKBTT-PUUTI-WYTUI-8256）淮海工学院电子工程学院实习报告书实习名称：专业实习实习地点：苏州集成电路设计中心实习时间：—专业名称：电子科学与技术班级：电科121*名：**学号：1 引言大学生专业实习是大学学习阶段在完成一定的课程后所要进行的非常重要的一个实践环节，实习是每一个合格的大学生必须拥有的一段，它使我们在实践中增强专业意识和实践意识。
这次专业实习学校安排我们到苏州国际科技园进行为期五天的实习，在实习期间，我们得到了实习公司的大力支持，更有相关培训老师的的悉心培训指导，通过实习使我们对自己未来工作方向有了更清晰认识，为我们以后进一步走向社会打下坚实的基础。
2 实习目的专业实习是电子科学与技术专业安排在校外进行的实践性教学环节，也是在专业基础课、专业课等基本学完之后的又一次实践性教学。
其目的让学生了解实际的集成电路芯片的设计、版图绘制和检测等过程。
把学过的理论知识与实际有机结合起来，为后续专业课的学习以及以后走向工作岗位打下一定的基础。
3 实习目标(1)熟悉集成电路版图设计、集成电路测试技术、半导体器件识别等。
(2)熟悉集成电子产品制造技术，了解集成电子产品生产装配工艺和过程，生产安全操作规范。
熟悉集成电子产品检测，集成电子产品的调试。
(3)通过行业报告、参观展厅、参观封装厂等了解集成电路行业。
CMOS电路设计。
学会行业软件使用：Linux基本操作及实践练习、EDA工具培训与练习、物理版图设计的基础概念。
(4)学习现场工作人员的优秀品质和敬业精神，培养正确的劳动观念和独立工作能力。
4 实习内容（1）集成电路行业报告、实训课（测试、版图、行业软件使用）、参观展厅、参观工厂（芯片封装厂）。
（2）基础理论：集成电路行业介绍、CMOS电路设计、半导体物理。
工具使用：Linux基本操作及实践练习、EDA工具培训与练习、物理版图设计的基础概念。
(实习报告)集成电路版图设计的实习报告
（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分公司从事集成电路版图设计的实习报告一、实习单位及岗位简介(一)实习单位的简介深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。
深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。
菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。
菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。
菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。
主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。
(二)实习岗位的简介集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。
版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。
集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。
版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。
这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。
集成电路版图设计报告
集成电路版图设计实验报告班级：微电子1302班学号：1306090226姓名：李根日期：2016年1月10日一：实验目的：熟悉IC设计软件Cadence Layout Editor的使用方法，掌握集成电路原理图设计，原理图仿真以及版图设计的流程方法以及技巧。
二：实验内容1.Linux常用命令及其经典文本编辑器vi的使用①：了解Linux操作系统的特点。
②：熟练操作如何登录、退出以及关机。
③：学习Linux常用的软件以及目录命令。
④：熟悉经典编辑器vi的基本常用操作。
2.CMOS反相器的设计和分析①：进行cmos反相器的原理图设计。
②：进行cmos反相器的原理图仿真。
③：进行cmos反相器的版图设计。
3.CMOS与非门的设计和分析①：进行cmos与非门的原理图设计。
②：进行cmos与非门的原理图仿真。
③：进行cmos与非门的版图设计4.CMOS D触发器的设计和分析①：进行cmosD触发器的原理图设计。
②：进行cmosD触发器的原理图仿真。
③：进行cmosD触发器的版图设计。
5.对以上的学习进行总结①：总结收获学习到的东西。
②：总结存在的不足之处。
③：展望集成电路版图设计的未来。
三：实验步骤（CMOS反相器）1.CMOS反相器原理图设计内容：首先建立自己的Library，建立一个原理图的cell，其次进行原理图通过调用库里面的器件来绘制原理图，然后进行检错及修正，具体操作如下：在Terminal视窗下键入icfb，打开CIW；Tool→Library Manager；File→New→Library；在name栏填上Library名称；选择Compile a new techfile；键入～/0.6um.tf；File→New→Cell view,在cell name键入inv，tool选择schematic，单击OK；点击Schematic视窗上的指令集Add→Instance，出现Add Instance视窗；通过Browse analogLib库将要用到的元件添加进来；快捷键‘W’进行元器件之间的连接；快捷键‘P’根据input和output进行引脚的添加并连接；点击各个元器件快捷键‘q’对相关的信息进行标注，如model name，width，length；Design→Check and Save，若有错误则原理图上相应部分会闪动，选择Check →Find Marker查看错误的原因；Design→Create cellview→From cellview产生反相器；点击【@artName】快捷键‘q’出现属性窗口，根据特性改成相应名字；用add/shape来修饰symbol进行外观的修饰；查错并保存。
集成电路设计实验报告
三、实验方法：
熟悉L-EDIT版图软件工具及工艺库相关内容，熟练该软件工具菜单功能及使用方法。以PMOS器件为例，在调用相应的工艺文件基础上，画元器件的物理实现版图（如选用几微米的工艺线、设计法则等）,设计完成后运用该软件的设计规则对所画的版图进行DRC验证，并修改不正确的部分，直至设计无错误。
12.画Pselect掩模板，其中宽度W = 18µm 高度H = 15µm。
13.画Active有源区掩模板，其中宽度W = 14µm 高度H = 6µm。该有源区与左边、右边和下边的间距都为2µm。
14.画Nselect掩模板，其中宽度W = 9.5µm 高度H = 15µm。
15.画Active有源区掩模板，其中宽度W = 5.5µm 高度H = 6µm。
4.以morbn20.tdb工艺库为例，画NMOS版图。File→New→Copy TDB setup from。
5.点击Browse选择根目录Tanner→LEDIT83。
6.点击LEDIT83→Samples。
7.点击Samples→tech。
8.点击tech→mosis。
9.在mosis文件夹下，选择工艺库文件morbn20.tdb。
19.进行设计规则检查，Tools→DRC即可。
20.检查没有错误，表示所画版图正确。
21. 如果不能通过DRC，则点击此叉图来查找问题，并改正。
五、实验中遇到的问题和解决办法
按照实验内容画好没有错误，如下：
版图设计实验报告
版图设计实验报告————————————————————————————————作者: ————————————————————————————————日期:实验报告册课程名称：集成电路版图设计教程姓名:学号:院系：专业:ﻩﻩ教师：20１6年５月15 日实验一：ＯP电路搭建一、实验目的:１．搭建实体电路。
2.为画版图提供参考。
3.方便导入网表。
4.熟悉使用cadｅｎce。
二、实验原理和内容：根据所用到的ｍｎ管分析各部分的使用方法，简化为几个小模块,其中有两个差分对管。
合理运用匹配规则，不同的ＭOS管可以通过打孔O来实现相互的连接。
三、实验步骤:1.新建设计库。
在→library；在naｍe输入自己的学号;右边选择：atｔcｈto……；选择sｔo２→ＯK。
然后在tｏols→lｉbｒary manager下就可看到自己建的库。
2．新建CellVieｗ。
在→CeｌlＶｉｅｗ;celｌ栏输入OP,type→选择ｌaｙｏｕｔ。
3.加器件。
进入自己建好的电路图，选择快捷键I进行调用器件。
MO Ｓ管,在browse下查找ｓto2，然后调用出自己需要的器件。
4.连线。
注意：若线的终点没有别的电极或者连线，则要双击左键才能终止画线。
一个节点只能引出３根线。
无论线的起点或是终点，光标都应进入红色电极接电。
5.加电源,和地符号。
电源Vdｄ和地Ｖss的符号在analｏglib库中选择和调用,然后再进行连线。
（可以通过Q键来编辑器件属性，把实验规定的ＭOS管的widtｈ和leｎgｔh数据输入，这样就可以在电路图的器件符号中显示出来) 6.检查和保存。
命令是cｈｅｃk aｎd sａvｅ。
(检查主要针对电路的连接关系:连线或管脚浮空,总线与单线连接错误等）如果有错和警告,在‘sｃhemａtiｃ cheｃk’中会显示出错的原因,可以点击查看纠正。
（画完后查看完整电路按快捷键F，连线一定要尽量节约空间，简化电路)四、实验数据和结果:导出电路网表的方法：新建文件OP,→OP（library bｒｏｗｓｅr 选NAＮD2）,ＮANＤ.ｃｄｌ，Analog √由于电路图老师已经给了我们,所以直接调用即可：调用的电路图如下所示:接着进入下一步:直接进入导入网表步骤:五、实验总结：１.在老师讲解后，基本掌握了电路的基本画法，知道如何建立一个库,并调用库里面的器件,然后进行连接。
集成版图设计实验报告 (2)
集成电路版图设计教师：* * *专业：* * *姓名：* * *学号：**********时间：2015.12.17第一部分：Tanner的L-Edit使用利用Tanner L-edit进行电路图的线路编辑；至少画出一个版图，并查看截面图。
（参考P58-63，P158-161，P172-205反相器、与、或门、串联、并联等，或则自己设计）反相器：CMOS反相器由NMOS晶体管和PMOS晶体管构成，我们将利用调用元件操作将已经完成的两个晶体管例化到反相器中，连接构成CMOS反相器。
反相器：i no u t PMOS：NMOS：第二部分设计规则检查和版图提取利用Tanner L-edit进行电路图的设计规则检查；至少画出一个版图。
（参考P161-171反相器、与、或门、串联、并联等，或则自己设计）。
可以选择上面的版图，给出设计规则检查的截图反相器：第三部分：Tanner的S-Edit使用利用Tanner S-edit进行电路图的线路编辑；至少画出一个原理图和符号图，并输出网表。
仿真测试结果截图。
（参考P206-217反相器、与、或门、串联、并联等，或则参考廖裕评-TannerPro集成电路设计实战指导，或者自己设计）V =5.0o u ti nV =5.0Ao u t B第四部分：电路图与版图一致性检查LVS是指电路图与版图的一致性检查，即用LVS比较器来比较版图与电路图所表述的电路是否相同。
将第一部分和第三部分版图与线路图的LVS并对LVS结果进行版图分析、修改；（参考P218-228）心得体会：通过这次L-edit软件的训练，我已经初步的掌握了L-edit软件的基本操作方法，并能够独立的运用该软件设计版图，灵活的根据要求绘制版图，我想这对我今后学习或者工作大有裨益，今后，我要更多的运用该软件，达到熟练掌握的目的，在我们锻炼动手能力的同时，学到更多的有关专业知识。
在做集成电路版图设计的过程中，我觉得这样做可以提高版图制作效率。
《集成电路设计》课程设计实验报告
《集成电路设计》课程设计实验报告（前端设计部分）课程设计题目：数字频率计所在专业班级：电子科作者姓名：作者学号：指导老师：目录（一）概述 22一、设计要求2二、设计原理 3三、参量说明3四、设计思路3五、主要模块的功能如下4六、4七、程序运行及仿真结果4八、有关用GW48－PK2中的数码管显示数据的几点说明5（三）方案分析 71011（一）概述在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得十分重要。
测量频率的方法有多种，数字频率计是其中一种。
数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，是一种用十进制数字显示被测信号频率的数字测量仪器。
数字频率计基本功能是测量诸如方波等其它各种单位时间内变化的物理量。
在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。
频率计的基本原理是应用一个频率稳定度高的时基脉冲，对比测量其它信号的频率。
时基脉冲的周期越长，得到的频率值就越准确。
通常情况下是计算每秒内待测信号的脉冲个数，此时我们称闸门时间是1秒。
闸门时间也可以大于或小于1秒，闸门的时间越长，得到的频率值就越准确，但闸门的时间越长则每测一次频率的间隔就越长，闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。
本文内容粗略讲述了我们小组的整个设计过程及我在这个过程中的收获。
讲述了数字频率计的工作原理以及各个组成部分，记述了在整个设计过程中对各个部分的设计思路、程序编写、以及对它们的调试、对调试结果的分析。
（二）设计方案一、设计要求：⑴设计一个数字频率计，对方波进行频率测量。
⑵频率测量可以采用计算每秒内待测信号的脉冲个数的方法实现。
GW48－PK2上可以提供一个1Hz的标准信号，利用这一信号可以得到1s宽度的闸门信号。
⑶ GW48－PK2中的数码管可以用来显示数据。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
西安邮电大学
集成电路版图设计
实验报告
学号：XXX
姓名：XX
班级：微电子XX
日期：20XX
目录
实验一、反相器电路的版图验证
1)反相器电路
2)反相器电路前仿真
3)反相器电路版图说明
4)反相器电路版图DRC验证
5)反相器电路版图LVS验证
6)反相器电路版图提取寄生参数
7)反相器电路版图后仿真
8)小结
实验二、电阻负载共源放大器版图验证
9)电阻负载共源放大器电路
10)电阻负载共源放大器电路前仿真
11)电阻负载共源放大器电路版图说明
12)电阻负载共源放大器电路版图DRC验证
13)电阻负载共源放大器电路版图LVS验证
14)电阻负载共源放大器电路版图提取寄生参数
15)电阻负载共源放大器电路版图后仿真
16)小结
实验一、反相器电路的版图验证
1、反相器电路
反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图
2、反相器电路前仿真
通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图
反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果
3、反相器电路版图说明
打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
使用金属M1层分别将两MOS管的栅端、漏端相连，两个MOS管
的栅端用金属M2层连接在一起，M1和栅端互联时要打M1-GT的连接
孔，M2连接两个MOS管栅端的时候需要打M1-M2的连接孔。
在PMOS管的外围加一圈Nwell和M1-Nwell构成的隔离，PMOS管外围加一圈M1-SUB构成的隔离，其中和金属交叉的一侧使用有源层（AA）和N型注入（SN）层作为隔离。
最后在PMOS管连接源端的M1上添加名为VDD的label，在连接栅端的M2上添加名为IN的label作为输入端口，连接两MOS管漏端的
M1添加名为OUT的label作为输出端口，NMOS管连接源端的M2上添
加名为GND的label作为地端，在NMOS管外围的隔离M1-SUB上添加
名为SUB的label，最终画好的版图如图4所示。
图4 反相器版图
4、反相器电路版图DRC验证
调用Calibre软件，选择Calibre-Run DRC，设置Runset File Path，通过Run DRC启动检查，设置为Not Fixed筛选出DRC报错，然后可以逐项点击进去了解错误详情，数字表示错误序号，左键双击后在下边可以知道错误的坐标点以及错误描述，在版图上也可以定位到错位的地方被亮标注，有一些报错是需要全局性操作去纠正的。
这里可以不用关注，最终修改好的DRC检查结果如图5所示。
图5 DRC验证结果
5、反相器电路版图LVS验证
调用Calibre软件，选择Calibre-Run LVS，设置Runset File Path，通过Run LVS启动检查，如果LVS通过，在RVE中会出现对勾和笑脸，如果没有通过，在Comparison Results中可以查看错误详情，成功通过LVS 的结果如图6所示。
图6 LVS结果
6、反相器电路版图提取寄生参数
调用Calibre软件，选择Calibre-Run PEX，设置Runset File Path，通
过Run PEX启动参数提取，提取完成后会弹出对话框显示错误与警告，警告可以不用处理，有错误则需要改正，提取后在library manager对应cell 中可一看到一个名称为calibre的文件，打开后结果如图7所示。
图7 寄生参数提取结果
7、反相器电路版图后仿真
将提取的寄生参数文件calibre加入到前仿真电路中，进行仿真，得到的波形如图8所示。
图8 后仿真波形
8、小结
1)创建电路symbol时需另建cell单独将schematic转化为symbol
2)进行前仿真时，输入的信号源一定要加偏置电压，否则电路不能正常工作。
3)对节点网络的命名可以一次添加多个名称批量进行。
4)原理图和版图标签大小写必须一致。
实验二、电阻负载共源放大器版图验证
1、电阻负载共源放大器电路
新建一个cell文件，并且在cell文件下新建schematic文件，选用165K Ω的电阻res，1.2VNMOS管等搭建电阻负载共源放大器电路，结果如图1所示。
图1 电阻负载共源放大器电路
2、电阻负载共源放大器前仿真
同样，将电阻负载共源放大器电路转换为一个symbol文件，并且另建一个前仿真电路schematic文件，将将电阻负载共源放大器电路symbol 插入，并配上电感、电源、地、信号源、电容等搭建前仿真电路，结果如图2所示。
图2 前仿真电路
搭建并设置参数完成后，先进行DC分析验证电路是否导通，电路导通后进行tran瞬态分析，仿真波形如图3所示。
图3 前仿真波形
3、电阻负载共源放大器版图说明
电阻负载共源放大器版图主要部分为电阻和1.2VNMOS管，NMOS 管可以直接由电路图转化为版图，然后只需要加上外围的保护环即可，电阻不能由原理图直接转化，可以使用快捷键i插入相应数量级的电阻器件
模型，如果电阻值不够，可以手动调整长度来改变。
将器件位置布局好以后，就可以使用金属线连接电阻和源极，分别将栅极、漏极用金属线拉出，此处应注意连接地和源端的金属线都会经过保护环，如果使用同一层金属，之后的LVS可能会报错。
最后给各个端口打上标签即可，最终版图见图4、图5。
图4、图5电阻负载共源放大器版图
4、电阻负载共源放大器版图DRC验证
调用Calibre软件，选择Calibre-Run DRC，设置Runset File Path，通过Run DRC启动检查，设置为Not Fixed筛选出DRC报错，然后可以逐项点击进去了解错误详情，数字表示错误序号，左键双击后在下边可以知道错误的坐标点以及错误描述，在版图上也可以定位到错位的地方被亮标注，有一些报错是需要全局性操作去纠正的。
这里可以不用关注，最终修改好的DRC检查结果如图6所示。
图6 DRC验证
5、电阻负载共源放大器版图LVS验证
调用Calibre软件，选择Calibre-Run LVS，设置Runset File Path，通过Run LVS启动检查，如果LVS通过，在RVE中会出现对勾和笑脸，如果没有通过，在Comparison Results中可以查看错误详情，成功通过LVS 的结果如图7所示。
图7 LVS验证结果
6、电阻负载共源放大器版图提取寄生参数
调用Calibre软件，选择Calibre-Run PEX，设置Runset File Path，通过Run PEX启动参数提取，提取完成后会弹出对话框显示错误与警告，警告可以不用处理，有错误则需要改正，提取后在library manager对应cell 中可一看到一个名称为calibre的文件，打开后结果如图8所示。
图8 寄生参数提取
7、电阻负载共源放大器版图后仿真
将提取的寄生参数文件calibre加入到前仿真电路中，进行仿真，得
到的波形如图8所示。
图9 后仿真结果
8、小结
1）做前仿真时所搭建的电路必须另外新建一个cell view，否则会出现莫名奇妙的波形紊乱。
2）连接地和源端的金属线都会经过保护环，如果使用同一层金属，之后的LVS 可能会报错。
3）实验过程中可能会出现各种从未遇到的问题，此时应该先总体上分析并验证问题的大概方向，然后逐项缩小范围找到并解决问题，不能漫无目的随意验证，这样很耗费时间。
4）NMOS版图中衬底和地不能接在一起，否则会短路报错。