Link11数据链仿真技术研究

Link11数据链仿真技术研究

作者：李永志

来源：《计算机与网络》2019年第24期

摘要：Link11数据链用于陆基、机载和舰载之间进行情报信息交换，采用标准信息格式和网络通信技术进行数字信息交换，因此对Link11数据链的仿真具有重要的意义。利用DSP的灵活优势和FPGA的速度优势联合对Llink11数据链进行了仿真，并提出了相应的硬件和软件解决方案，通过仿真结果证实这种基于DSP，FPGA的Llink11数据链联合仿真是可靠且可行的。

关键词：Link11；DSP；FPGA

中图分类号：TN919文献标志码：A文章编号：1008-1739（2019）24-57-3

0引言

Link11采用网络通信技术和标准报文格式，工作在HF频段时，使用SSB或抑制载波AM 调制，可覆盖300 nm；工作在UHF频段时，使用FM调制，提供舰对空150 nm，舰对舰25 nm。Link11数据链支持空中、舰船和水下跟踪数据、电子战数据和指挥控制单元之间的有限指挥数据的交换。Link11依靠网控站轮询系统轮流询问每个参与者，并获取数据为各部队之间提供通信并交换数据信息。

通过对Llink11数据链的帧结构、编码方式和调制方式等分析，利用DSP，FPGA各自的特点，提出了一种基于DSP+FPGA联合仿真的方案。利用DSP软件的灵活性，进行（30，24）汉明编码，经过副载波调制后进行叠加形成基带数据的I路和Q路；利用FPGA的速度优势，在FPGA中利用DDS技术产生2～30 MHz或者UHF/VHF頻段内225～400 MHz的载波，然后进行正交调制和幅度控制，最后通过数据采集和分析来验证仿真的正确性。

1 Link11协议分析

1.1帧结构

轮询呼叫[1]是Link11数据链的正常工作方式，指定一个单元为网络控制站（NCS），剩下的单元用作前哨站或者入网单元（PUS）。NCS的数据终端机控制其他入网单元被查询的序列，当呼叫它时，每个PUS要发送它的数据。在剩余时间内，PUS接收来自其他网络成员的报告。

如果在16帧时间内，收不到PUS的回应，NCS在序列中查询下一单元。每次查询序列或网络循环完成后，NCS报告其自身信息。这时，战术数据在网络成员之间进行交换。一旦开始，数据终端机的工作就是自动的。

发生在轮询呼叫中的发送类型是NCS呼叫（CALL-UP）、前哨站回答（REPLY）和NCS 报告（NCS REPORT AND CALL-UP）。

1.2前置码

前置码[2]由605 ，2 915 Hz两个频率构成，605 Hz用来校正相对运动或高频信道的变化而引起的多普勒频移；2 915 Hz是同步音，用于接收端完成帧同步。采用BPSK调制，在每帧的结尾处相位有180°跳变。前置码的持续时间为5帧的长度，它以正常功率的4倍（正常幅度的2倍）进行发射。在正常情况下，605 Hz的发射功率为6 dB，数据帧的发射功率为0 dB。在前置码中，2 915 Hz的发射功率为6 dB，605 Hz的发射功率为12 dB。

1.3数据帧

Link11信号中，除了5帧的前置码外，其余的都是数据帧，数据帧是16音信号，605Hz 不携带信息，其余的15个单音，在每帧内分别携带2 bit信息，总共30 bit。

1.3.1数据帧编码

Link11数据链采用的编码方式是汉明编码，信息为24位的二进制码，经过（30，24）汉明编码后，变为30 bit，增加了6 bit监督位，放在24 bit信息位后面。这30 bit数据由数据帧中编号为2～16的15个单音各携带2 bit，信息比特位置和数据单音编号的对应关系如图1所示。

1.3.2π/4-DQPSK调制

每一个数据单音的相位根据前一帧的相位进行相移，2 bit可以表示4种不同的状态，相移的大小决定了2 bit的数值。10，00，01，11分别对应与前一帧的相位差为45°，135°，225°，315°。

2实现方案

2.1硬件结构

硬件采用DSP+FPGA的实现方案，DSP具有高度的灵活性用于处理复杂多变的应用场合，FPGA具有实时处理特点用于处理流程相对固定并且速度要求较高的场合，充分利用2种器件的各自优势实现完美的硬件解决方案。在本方案的硬件中FPGA选用XC5VSX95T，DSP 选用TMS320C6713，具体方案如图2所示。

2.2软件实现

2.2.1 DSP软件设计

基于DSP[3]软件的灵活性，Link11数据链基带信号的设计用DSP来实现。Link11实际用1 365， 2 250 bps，副载波调制采用π/4 QDPSK的调制方式。Link11信息为24 bit的二进制码，经过（30，24）汉明编码后，变为30 bit，增加了6 bit监督位，放在24 bit信息位后面。

30 bit信息分成15组，每组包含2 bit信息，经过副载波调制后进行叠加形成基带数据的I路和Q路。具体实现如图3所示。

2.2.2 FPGA软件设计

Link11数据链路[4]可在短波和超短波2个波段工作，在UHF/VHF频段工作时，频率为任一25 kHz的整数倍频率，在HF频段工作时，频率为任一100 Hz整数倍频率。利用FPGA的速度优势，在FPGA中利用DDS技术来产生HF段内的2～30 MHz或者UHF/VHF频段内225～400 MHz。

DSP中产生的Link11数据链基带信号通过DSP总线传送到FPGA[5]，接口选用4个RAM 来实现。每个RAM数据位为16 bit，深度为4 K，因为在DSP产生的基带数据为32 bit，所以I路和Q路各用2个RAM来实现数据的传送。DSP中产生的基带数据采样率很低，在调制前

必须经过插值，将其采样频率提高到与D/A转换器相同，在对和进行调制，相加后经过D/A 输出。具体的方案如图4所示。

3驗证仿真

为了验证产生Link11数据链[6]的正确性，对数据进行采集和分析，在5帧前置码数据中，605 Hz是相位连续的单音信号，且其能量较大，计算得到的多普勒音实际频率如图5所示。