《集成电路设计》课程设计实验报告

《集成电路设计》课程设计实验报告

（前端设计部分）

课程设计题目：数字频率计

所在专业班级：电子科

作者姓名：

作者学号：

指导老师：

目录

（一）概述 2

2

一、设计要求2

二、设计原理 3

三、参量说明3

四、设计思路3

五、主要模块的功能如下4

六、4

七、程序运行及仿真结果4

八、有关用GW48－PK2中的数码管显示数据的几点说明5（三）方案分析 7

10

11

（一）概述

在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得十分重要。测量频率的方法有多种，数字频率计是其中一种。数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，是一种用十进制数字显示被测信号频率的数字测量仪器。数字频率计基本功能是测量诸如方波等其它各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。

频率计的基本原理是应用一个频率稳定度高的时基脉冲，对比测量其它信号的频率。时基脉冲的周期越长，得到的频率值就越准确。通常情况下是计算每秒内待测信号的脉冲个数，此时我们称闸门时间是1秒。闸门时间也可以大于或小于1秒，闸门的时间越长，得到的频率值就越准确，但闸门的时间越长则每测一次频率的间隔就越长，闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。

本文内容粗略讲述了我们小组的整个设计过程及我在这个过程中的收获。讲述了数字频率计的工作原理以及各个组成部分，记述了在整个设计过程中对各个部分的设计思路、程序编写、以及对它们的调试、对调试结果的分析。

（二）设计方案

一、设计要求：

⑴设计一个数字频率计，对方波进行频率测量。

⑵频率测量可以采用计算每秒内待测信号的脉冲个数的方法实现。

GW48－PK2上可以提供一个1Hz的标准信号，利用这一信号可以得到1s宽度的闸门信号。

⑶ GW48－PK2中的数码管可以用来显示数据。

二、设计原理：

数字频率计是利用测量输入信号的频率并显示测量结果的系统。当时基信号的高电平持续时间为T=1s，若在这T时间内被测信号的周期数为N，则被测信号的频率就是N。其原理示意图如下：

三、参量说明：

signal待测信号，上升沿有效，clk时基信号，上升沿有效，en计数使能控制，高电平有效，clr清零控制，高电平有效，load锁存控制，高电平有效，cout1，cout2，cout3，cout4，cout5，cout6，cout7，cout8进位端。

四、设计思路：

⑴以1Hz的信号clk作为时基信号，秒信号产生模块可由外界直接提供；

⑵信号预处理模块是对被测信号signal进行分频处理，使得通过门控的被测信号频率不至于超出计数器的计数范围，本次设计不考虑分频；

⑶门控模块是由时基信号控制，通过计数使能en来判断是否计数，当en为高电平时，若rst为低电平（无效）且clk信号上升沿到来，则开始计数；

⑷控制器模块是由时基信号clk和启停信号rst来控制，通过clk和rst的组合来决定何时停止计数（en由高电平降为低电平时）、何时锁存计数（load由低电平上升为高电平时）及何时显示计数结果（锁存计数之后立即显示结果）。

五、主要模块的功能如下：

⑴ module ctr(clk,rst,en,clr,load);

时基信号控制模块，产生计数使能en、锁存信号load、清零信号clr；

⑵ module latch_24(qo,din,load);

控制数据输出模块，将计数结果送到输出端；

⑶ module count10(out,cout,en,clr,clk);

控制计数模块，包括低位和进位的控制；

六、源程序及测试程序

见附件。

七、程序运行及仿真结果

⑴使用ModelSim编译及仿真步骤如下：

①创建工程

②添加Verilog代码

③编译工程

如果编译失败，双击错误信息可以直接转到出错代码处，更改完之后继续编译，直至编译成功。

④仿真

若仿真无结果或结果不符合要求，可通过更改部分源程序或测试程序，反复查看仿真波形，直至仿真波形正确。

⑵仿真结果

结果如上图所示，此处signal周期是10ns，clk周期是2000ns，仿真结果如预期所想。

八、有关用GW48－PK2中的数码管显示数据的几点说明

⑴共用到两个clock信号脉冲，分别是：clock0和clock2，clock0用来产生待测信号脉冲，clock0接不同频率脉冲，数码管可显示对应频率；clock2作为时基脉冲，接1Hz。

⑵模式类型：模式5

⑶电路示意图及部分过程图如下：

⑷误差分析：实际测量时，当用1Hz时基脉冲测量低频率的信号时，数码管显示的数据没有偏差，而当测量的频率增大到5位数时，数码管显示结果与实际频率值并不相符，其可能原因是：ⅰ:由于实验器材GW48－PK2使用时间长，clock0和clock2所提供的信号频率值并不是严格等于所标注的频率值；ⅱ：时间延迟造成的。

（三）方案分析

在本次程序编写过程中，只考虑了三个方面，符合要求、可行性及简便性，并没有添加一些更复杂的程序，如脉冲分频、自控量程等。在完成此次设计之后，本组成员也对一些可能遇到的问题进行分析，如下所示：

⑴分频，包括偶分频和奇分频

如果待测信号的频率太高，将导致计数结果超过所设定的八位十进制数最高值，因此有必要将待测信号分频，使其频率减小，再测量。

所编写偶分频程序如下：

module div1(clk,rst,count,clk_odd);

input clk,rst;

output clk_odd;

output[3:0] count;