北邮考研计算机组成原理专业课试卷9
计算机组成原理考研试题(九)及答案
计算机组成原理考研试题（九）及答案一、选择题(共20 分，每题1 分)1.用户与计算机通信的界面是______。
A.CPU;B.外围设备;C.应用程序;D.系统程序。
2.零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。
A.立即数和栈顶;B.暂存器;C.栈顶和次栈顶;D.程序计数器自动加+1。
3.水平型微指令的特点是______。
A.一次可以完成多个操作;B.微指令的操作控制字段不进行编码;C.微指令的格式简短;D.微指令的格式较长。
4.有些计算机将一部分软件永恒地存于只读存储器中，称之为______。
A.硬件;B.软件;C.固件;D.辅助存储器。
5.主机与设备传送数据时，采用______，主机与设备是串行工作的。
A.程序查询方式;B.中断方式;C.DMA 方式;D.通道。
6.计算机中有关ALU 的描述，______是正确的。
A.只做算术运算，不做逻辑运算;B.只做加法;C.能存放运算结果;D.以上答案都不对。
7.所谓三总线结构的计算机是指______。
A.地址线、数据线和控制线三组传输线。
B.I/O 总线、主存总统和DMA 总线三组传输线;C.I/O 总线、主存总线和系统总线三组传输线;D.以上都不对。
8.集中式总线控制中，______方式对电路故障最敏感。
A.链式查询;B.计数器定时查询;C.独立请求;D.总线式。
9.某一RAM 芯片，其容量为512 ×8 位，除电源和接地端外，该芯片引出线的最少数目是______。
A.21;B.17;C.19;D.20。
10.活动头磁盘存储中，信息写入或读出磁盘是______进行的。
A.并行方式;B.串行方式;C.串并方式;D.并串方式。
11.以下叙述______是正确的。
A.外部设备一旦发出中断请求，便立即得到CPU 的响应;B.外部设备一旦发出中断请求，CPU 应立即响应;C.中断方式一般用于处理随机出现的服务请求;D.程序查询用于键盘中断。
2022年北京航空航天大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年北京航空航天大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。
若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。
A.7B.8C.14D.162、在一个容量为l28KB的SRAM存储器芯片上，按字长32位编址，其地址范围可从0000H到（）。
A.3HB.7HC.7HD.3fH3、假设寄存器的内容为00000000，若它等于-128，则该机器采用了（）。
A.原码B.补码C.反码D.移码4、在浮点机中，（）是隐藏的。
A.阶码B.数符C.尾数D.基数5、假定有4个整数用8位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）。
A.rlxr4B.r2xr3C.rlxr4D.r2xr46、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。
A.总线缓冲器B.总线控制器C.时钟发生器D.以上器件都具备这种功能7、总线的通信控制主要解决（）问题。
A.由哪个主设备占用总线B.通信双方如何获知传输开始和结束C.通信过程中双方如何协调配合D.B和C8、指令寄存器的位数取决（）。
A.存储器的容量B.指令字长C.机器字长人D.存储字长9、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。
现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。
那么，机器B的时钟频率至少应为（）能运到所希望的要求。
A.800MHzB.1.2 GHzC.1.5GHzD.1.8GHz10、CRT的分辨率为1024×512像素，像素的颜色数为256，则刷新存储器的容量为（）A.256MBB.IMBC.512KBD.2MB11、CPU在中断周期中（）A.执行中断服务程序B.执行中断隐指令C.与I/O设备传送数据D.处理异常情况12、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（）。
计算机组成原理试题及答案
计算机组成原理试题及答案计算机组成原理试题及答案导语：计算机组成原理主要是学习计算机的基本组成原理和内部工作机制，下面是小编收集整理的计算机组成原理试题及答案，欢迎参考！一、选择题(共20分，每题1分)1.零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。
A.立即数和栈顶; B.暂存器; C.栈顶和次栈顶; D.累加器。
2.______可区分存储单元中存放的是指令还是数据。
A.存储器;B.运算器;C.控制器;D.用户。
3.所谓三总线结构的计算机是指______。
A.地址线、数据线和控制线三组传输线。
B.I/O总线、主存总统和DMA总线三组传输线;C.I/O总线、主存总线和系统总线三组传输线;D.设备总线、主存总线和控制总线三组传输线.。
4.某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。
A.128K;B.64K;C.64KB;D.128KB。
5.主机与设备传送数据时，采用______，主机与设备是串行工作的。
A.程序查询方式;B.中断方式;C.DMA方式;D.通道。
6.在整数定点机中，下述第______种说法是正确的。
A.原码和反码不能表示-1，补码可以表示-1;B.三种机器数均可表示 ;C.三种机器数均可表示 -1，且三种机器数的表示范围相同;D.三种机器数均不可表示。
7.变址寻址方式中，操作数的有效地址是______。
A.基址寄存器内容加上形式地址(位移量); B.程序计数器内容加上形式地址; C.变址寄存器内容加上形式地址; D.以上都不对。
8.向量中断是______。
A.外设提出中断;B.由硬件形成中断服务程序入口地址;C.由硬件形成向量地址，再由向量地址找到中断服务程序入口地址D.以上都不对。
9.一个节拍信号的宽度是指______。
A.指令周期;B.机器周期;C.时钟周期;D.存储周期。
10.将微程序存储在EPROM中的控制器是______控制器。
《计算机组成原理》测试试题库和答案
《计算机组成原理》测试试题库和答案《计算机组成原理》测试试题库参考答案一、填空题1、电子模拟计算机，电子数字计算机2、软件3、 [X]补= 1.0011 。
4、__00.0**___或__11.1**___5、__字节__。
6、_读写存储器和只读存储器7、__二___8、__指令的操作码__9、___状态___和__控制信息___10、__相容__11、算术运算和逻辑运算12、__中断处理优先级__13、___调用___14、 [X]原=_1.001101__，[X]补=_1.110011_。
15、___加法器__16、__地址__和___控制__17、_01.***__或_10.***_18、_操作码___和__地址码__19、___同步___和__异步___20、__并行___接口和 __串行___ 接口两大类。
21、___FIFO___和___LRU__22、 16 ， 16i23、1010124、 [X]补= 11110101 。
25、动态RAM26、主存读/写周期27、局部性原理28、 25629、系统30、溢出标志位（V）31、控制存储器、微指令寄存器和地址转移逻辑32、微指令33、系统内部各大部件34、解决CPU和主存之间的速度匹配问题35、光盘存储器36、中断允许、中断屏蔽37、快速性、准确性、通用性、和逻辑性38、数据和程序39、__1946 _40、网络化计算机系统、分布式计算机系统和智能化计算机系统等方向发展__。
41、_自动化程度_42、_存储器、运算器、控制器、_输入设备和输出设备__43、_运算器和控制器_44、_机器数的二进制位数__。
45、_运算器和控制器_46、__指挥、协调机器个部分工作47、主存储器和外存储器48、_指一台计算机上的程序不加任何修改可在另一台计算机上正确运行的特性__49、__字长、主频、存储容量、兼容性、数据传送速率__50、__机器语言_51、__汇编语言__52、__一种符号语言_53、__变程容易、修改调试方便_54、__能直接被机器识别_55、_速度快、价格高__56、__灵活性好、但速度较慢_57、__指令系统___58、__计算机系统的某功能可以由硬件也可以由软件实现，在逻辑功能上是等价的59、860、可显示字符和控制字符二、单项选择题1—5BDBAC 6—10 BADAB 11—15 ADCBB 16—20 CBADC21—25 DCDCC 26—30 ACCBA 31—35 BDACD 36—40 DCACA41—45 CCCCA 46—50 CBCBD三、判断题（对的打“√”，错的打“×”）1、×2、√3、×4、×5、√6、×7、×8、×9、√10、×11、×12、×13、×14、√15、×16、×17、√18、×19、√20、×21、×22、×23、√24、×25、√26、×27、×28、√29、×30、√四、名词解释1、存储程序的工作方式答：将计算机需进行的工作事先编写成程序，存入计算机中，运行程序时计算机自动进行工作。
计算机组成原理考研题库
计算机组成原理考研题库一、选择题1. 下列哪个是计算机组成原理的基本单位？A. 控制器B. 存储器C. 运算器D. 输入输出设备答案：B解析：存储器是计算机组成原理的基本单位，用于存储程序和数据。
2. 下列哪种寻址方式是计算机组成原理中常用的？A. 直接寻址B. 间接寻址C. 寄存器寻址D. 立即寻址答案：A解析：直接寻址是计算机组成原理中常用的寻址方式，通过指定内存地址来定位数据。
3. 在指令的执行过程中，ALU用于完成什么操作？A. 存储数据B. 控制数据流向C. 进行数据运算D. 输入输出操作答案：C解析：ALU（算术逻辑单元）用于进行数据运算操作，如加减乘除等。
4. 下列哪个不属于计算机组成原理的存储器类型？A. RAMB. ROMC. CacheD. SSD答案：D解析：SSD（固态硬盘）不属于计算机组成原理的存储器类型，它是计算机的外部存储设备。
5. 下列哪个设备不属于计算机组成原理中的输入设备？A. 鼠标B. 键盘C. 显示器D. 扫描仪答案：C解析：显示器是计算机组成原理中的输出设备，用于显示计算机处理后的结果。
二、填空题1. 计算机组成原理的基本指令执行步骤是：取指令、______、执行、存储结果。
答案：译码解析：基本指令执行步骤包括取指令、译码、执行和存储结果。
2. 控制器中的______部分负责指令的存储和指令的读取工作。
答案：存储器解析：控制器中的存储器部分负责指令的存储和指令的读取工作。
3. CPU中的______负责对指令进行解释和执行。
答案：ALU解析：CPU中的ALU负责对指令进行解释和执行，完成数据运算操作。
4. 计算机组成原理中，______是位于CPU内部的一种高速缓存存储器。
答案：Cache解析：Cache是计算机组成原理中位于CPU内部的一种高速缓存存储器，用于加快指令的执行速度。
5. 计算机组成原理中，ROM是一种______存储器。
答案：只读解析：ROM是一种只读存储器，用于存储固化的程序和数据，无法进行写操作。
计算机组成原理考研真题与解析
2009年真题1.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元2.一个C语言程序在一台32位机器上运行。
程序中定义了三个变量x，y和z，其中x和z为int 型，y为short型。
当x=127，y=-9时，执行赋值语句z=x+y后，x，y和z的值分别是A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFF0076HC.x=0000007FH，y=FFF7H，z=FFFF0076HD.x=0000007FH，y=FFF7H，z=00000076H3.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。
设浮点数的阶码和尾数均采用补码表示，且位数分别为5和7位（均含2位符号位）。
若有两个数x=27*29/32，y=25*5/8，则用浮点加法计算x+y的最终结果是A. 001111100010 B. 001110100010 C. 010********* D. 发生溢出4.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。
每个主存块大小为32字节，按字节编址。
主存129号单元所在主存块应装入到的Cache组号是A. 0 B. 1 C. 4 D. 65.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。
现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是A．1，15 B．2，15 C．1，30 D．2，306.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。
假定取指令时，每取一个字节PC自动加1。
计算机组成原理考研真题与解析
2009年真题1.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元2.一个C语言程序在一台32位机器上运行。
程序中定义了三个变量x，y和z，其中x和z为int 型，y为short型。
当x=127，y=-9时，执行赋值语句z=x+y后，x，y和z的值分别是A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFF0076HC.x=0000007FH，y=FFF7H，z=FFFF0076HD.x=0000007FH，y=FFF7H，z=00000076H3.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。
设浮点数的阶码和尾数均采用补码表示，且位数分别为5和7位（均含2位符号位）。
若有两个数x=27*29/32，y=25*5/8，则用浮点加法计算x+y的最终结果是A. 001111100010 B. 001110100010 C. 010********* D. 发生溢出4.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。
每个主存块大小为32字节，按字节编址。
主存129号单元所在主存块应装入到的Cache组号是A. 0 B. 1 C. 4 D. 65.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。
现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是A．1，15 B．2，15 C．1，30 D．2，306.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。
假定取指令时，每取一个字节PC自动加1。
北邮考研计算机组成原理专业课试卷及答案2002-2006
n
二.(9分）设[X]补=X0.X1X2…Xn,求证：X=-X0+∑Xi2-i
i=1
证明： （1）假设X为正数，即X0=0 X=[X]补=0.X1X2…Xn=X12-1+X22-2+…….+Xn2-n n n
i=1 i=1
= 0+∑Xi2-i=-X0+ ∑Xi2-i
（2）假设X为负数，即X0=1 [X]补=1.X1X2…Xn=2+X X=1.X1X2…Xn-2=-1+0.X1X2…Xn n =-X0 +∑Xi2-i
四.（9分）CPU的地址总线16根（A15—A0，A0是低位），双向数据 总线16根(D15—D0)，控制总线中与主存有关的信号有MREQ(允 许访存，低电平有效)，R/W(高电平读命令，低电平写命令)。主 存地址空间分配如下：0—8191为系统程序区，由EPROM芯片组 成，从8192起一共32K地址空间为用户程序区，最后（最大地 址）4K地址空间为系统程序工作区。上述地址为十进制，按字编 址。现有如下芯片： EPROM : 8K×16位（控制端仅有CS）,16K×8位 SRAM :16K×1位，2K×8位, 4K×16位， 8K×16位 请从上述芯片中选择芯片设计该计算机的主存储器，画出主存逻 辑框图，注意画选片逻辑（可选用门电路及译码器）。 解: 根据给定条件,选用 EPROM: 8K×16位 芯片1片 SRAM: 8K×16位芯片4片 4K×16位芯片1片 3:8译码器1片,与非门和反向器
《计算机组成原理》 2002考研题及答案
北京邮电大学
北京邮电大学2002年硕士研究生入学考试试题
一 .选择题 （每小题1分，共10分）。
C 1.在机器数___中，零的表示形式是唯一的。 A. 原码 B.补码 C. 补码和移码 D. 原码和反码 C 2. 下列数中最小的数是___. A.(101001)2 B.(52)8 C.(101001)BCD D.(233)16 3. 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数 D 目是___。 A. 8, 512 B. 512, 8 C. 18, 8 D. 19 ,8 C,D 4. 在下面描述的汇编语言基本概念中，不正确的表述是___。 A. 对程序员的训练要求来说，需要硬件知识。 B. 汇编语言对机器的依赖性高。 C. 用汇编语言编写程序的难度比高级语言小。 D. 汇编语言编写的程序执行速度比高级语言慢。 5．交叉存储器实质上是一种___存储器，它能___执行___独立的读写操作。 A A. 模块式，并行，多个 B.模块式，串行，多个 C. 整体式，并行，一个 D.整体式，串行，多个
计算机组成原理试题集（含答案）
计算机组成原理试题集（含答案）计算机组成原理试题一一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。
）1?若十进制数据为137.5则其八进制数为（B ）。
A、89.8B、211.4C、211.5D、1011111.1012. 若x 补=0.1101010，贝U x 原=（A ）。
A、1.0010101B、1.0010110C、0.0010110D、0.11010103. 若采用双符号位，则发生正溢的特征是：双符号位为（ B ）。
A、00B、01C、10D、114. 原码乘法是（A ）。
A、先取操作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘5. 为了缩短指令中某个地址段的位数，有效的方法是采取（C）。
A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址6.下列数中，最小的数是（A）。
A . (101001)2B . (52) 8C. (2B)16 D . 457.下列数中，最大的数是（D）。
A . (101001)2B . (52) 8C. (2B)16 D . 458.下列数中，最小的数是（D）。
A . (111111) 2B (72)8C. (2F) 16 D .509. 已知：X= —0.0011, Y= -0.0101。
（X+Y ）补=（ A ）。
A. 1. 1100B. 1. 1010C. 1. 0101 D . 1. 100010. 一个512KB的存储器，地址线和数据线的总和是（C ）oA. 17B. 19C. 27D. 3611. 某计算机字长是16位它的存储容量是64KB,按字编址，它们寻址范围是（C ）A. 64K B . 32KB C. 32K D. 16KB12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是(C )。
北邮计算机统考试题及答案
北邮计算机统考试题及答案1. 数据结构与算法1.1 简述栈和队列的定义及其主要特点。
栈是一种数据结构，遵循后进先出（LIFO）的原则。
其主要特点是只能在栈顶进行插入和删除操作。
栈的插入操作称为入栈（push），删除操作称为出栈（pop）。
例如，在程序执行中，函数调用和递归调用的栈帧可以通过栈的方式实现。
队列也是一种数据结构，遵循先进先出（FIFO）的原则。
它的主要特点是只能在队尾进行插入操作，在队头进行删除操作。
队列的插入操作称为入队（enqueue），删除操作称为出队（dequeue）。
例如，在操作系统的进程调度中，可以使用队列来实现进程的排队执行。
1.2 常见的排序算法有哪些？简单描述它们的实现原理。
常见的排序算法有冒泡排序、选择排序、插入排序、快速排序和归并排序。
冒泡排序是通过相邻元素的比较和交换来实现的，每次循环找出当前未排序部分的最大值，并将其放置在已排序部分的末尾。
选择排序通过在未排序部分选择最小（或最大）的元素，将其与未排序部分的第一个元素交换位置，实现逐渐将未排序部分的最小（或最大）元素放置到已排序部分的末尾。
插入排序通过将未排序部分的元素逐个插入到已排序部分的适当位置来实现排序。
可以将未排序部分的元素与已排序部分的元素逐个比较并移动，直到找到合适的位置。
快速排序通过选择一个基准元素，将数组分成两个子数组，其中一个子数组的所有元素都小于基准元素，另一个子数组的所有元素都大于基准元素。
然后递归地对两个子数组进行快速排序。
归并排序是将两个有序子数组合并成一个有序数组的过程。
通过不断地将数组进行二分，直到只剩下一个元素。
然后将两个只有一个元素的子数组进行合并，直到最终完成整个数组的排序。
1.3 列举几种常用的查找算法，并简述它们的实现原理。
常用的查找算法有线性查找、二分查找、哈希查找和二叉查找树。
线性查找是从列表的开头开始，逐个比较每个元素，直到找到目标元素或遍历完整个列表。
二分查找是在有序数组中通过比较目标值和数组中间元素的大小来实现的。
北京邮电大学计算机组成原理(第四版)自测试题库_试卷十
本科生期末试卷（十）一、选择题（每小题2分，共30分）1某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数位（）。
A +(263-1)B +(264-1)C -(263-1)D -(264-1)2请从下面浮点运算器中的描述中选出两个描述正确的句子（）。
A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。
B 阶码部件可实现加，减，乘，除四种运算。
C 阶码部件只进行阶码相加，相减和比较操作。
D 尾数部件只进行乘法和除法运算。
3存储单元是指（）。
A 存放1个二进制信息位的存储元B 存放1个机器字的所有存储元集合C 存放1个字节的所有存储元集合D 存放2个字节的所有存储元集合4某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（）。
A 0—1MB 0—512KBC 0—56KD 0—256KB5用于对某个寄存器中操作数的寻址方式为（）。
A 直接B 间接C 寄存器直接D 寄存器间接6程序控制类的指令功能是（）。
A 进行算术运算和逻辑运算B 进行主存与CPU之间的数据传送C 进行CPU和I/O设备之间的数据传送D 改变程序执行的顺序7指令周期是指（）。
A CPU从主存取出一条指令的时间B CPU执行一条指令的时间C CPU从主存取出一条指令加上执行一条指令的时间D 时钟周期时间8描述当代流行总线结构中基本概念不正确的句子是（）。
A 当代流行的总线不是标准总线B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连C 系统中允许有一个这样的CPU模块9 CRT的颜色为256色，则刷新存储器每个单元的字长是（）。
A 256位B 16位C 8位D 7位10发生中断请求的条件是（）。
A 一条指令执行结束B 一次I/O操作结束C 机器内部发生故障D 一次DMA操作结束11中断向量地址是（）。
A 子程序入口地址B 中断服务程序入口地址C 中断服务程序入口地址指示器D 例行程序入口地址12 IEEE1394所以能实现数据传送的实时性，是因为（）。
(完整版)计算机组成原理样卷及参考答案
题号一二三四合计分数阅卷人一、单选题（每题2分，共30分）1冯.诺依曼计算机结构的核心思想是：_________ 。
A二进制运算B 有存储信息的功能C运算速度快D存储程序控制2计算机硬件能够直接执行的只有_________ 。
A机器语言B 汇编语言C机器语言和汇编语言D各种高级语言3零的原码可以用哪个代码来表示：_________ 。
A 11111111B 10000000C 01111111D 1100000，其真值为A 789B 789HC 1929D 11110001001B 4某数在计算机中用8421码表示为0111 1000 10015目前在小型和微型计算机里最普遍采用的字符编码是A BCD 码B十六进制代码 C ASC I I码 D 海明码6当-1 v x v 0时，【x】原二：_______ 。
A 1-xB xC 2+xD (2-2-n) - | x |7 执行一条一地址的加法指令需要访问主存__________ 次。
A 1B 2C 3D 48 在寄存器间接寻址中，操作数应在_________ 中。
A 寄存器B 堆栈栈顶C 累加器D 主存单元9 在串行进位的并行加法器中，影响加法器运算速度的关键因素是：______________ 。
A 门电路的级延迟B 元器件速度C 进位传递延迟D 各位加法器速度的不同10 运算器虽由许多部件组成，但核心部件是__________ 。
A 算术逻辑运算单元B 多路开关C 数据总线D 累加寄存器1 1在浮点数编码表示中_______ 在机器中不出现，是隐含的。
A. 阶码B. 符号C 尾数D 基数12下列关于RISC 的叙述中，错误的是： ________ 。
A RISC 普遍采用微程序控制器B RISC 大多数指令在一个时钟周期内完成 C RISC 的内部通用寄存器数量相对 CISC 少D RISC 的指令数、寻址方式和指令格式种类相对 CISC 少13计算机主频的周期是指 _______ 。
计算机组成原理考研试题(超详解)
2011年全国硕士研究生入学统一考试计算机组成原理试题与解析一、单项选择：每小题2分，共22分。
下列每小题给出的四个选项中，只有一项符合题目要求的。
请在答题卡上将所选项的字母涂黑。
12．下列选项中，描述浮点数操作速度指标的是A．MIPS B．CPI C．IPC D．MFLOPS参考答案：D。
【解析】：基本概念，送分题。
13．float型数据通常用IEEE 754单精度浮点数格式表示。
若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是A．C104 0000H B．C242 0000H C．C184 0000H D．C1C2 0000H 参考答案：A。
【解析】：x=-8.25＝（-1000.01）2﹦（-1.000 01×211）2e移=E=e+127=130=（1000 0010）2，单精度浮点数格式：1位数符，8位阶码（含阶符），23位尾数故FR1内容为： 1 1000 0010 000 0100 0000 0000 0000 0000即1100 0001 0000 0100 0000 0000 0000 0000，即C1040000H14．下列各类存储器中，不采用随机存取方式的是A．EPROM B．CDROM C．DRAM D．SRAM参考答案：B。
【解析】：光盘采用顺序存取方式。
15．某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是A．22位B．23位C．25位D．26位参考答案：D。
【解析】：64MB的主存地址空间，故而MAR的寻址范围是64M，故而是26位。
其他条件都是干扰条件。
16．偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。
下列寻址方式中，不属于偏移寻址方式的是A．间接寻址B．基址寻址C．相对寻址D．变址寻址参考答案：A。
【北邮本科课件 计算机组成原理】(2009—2012年)全国计算机统考之计算机组成原理试题及解析
硕士研究生入学考试初试专业课资料计算机专业考研统考真题——计算机组成原理部分（2009-2012 年）2009年计算机统考——计算机组成原理部分 (2)2009年计算机统考——计算机组成原理部分解析 (7)2010年计算机统考——计算机组成原理部分 (12)2010年计算机统考——计算机组成原理部分解析 (18)2011年计算机统考——计算机组成原理部分 (23)2011年计算机统考——计算机组成原理部分解析 (28)2012年计算机统考——计算机组成原理部分 (31)2012年计算机统考——计算机组成原理部分解析 (37)2009年计算机统考——计算机组成原理部分一、单项选择题：每小题2 分。
11．冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU 区分它们的依据是。
A．指令操作码的译码结果B．指令和数据的寻址方式C．指令周期的不同阶段D．指令和数据所在的存储单元12．一个C 语言程序在一台32 位机器上运行。
程序中定义了三个变量x、y 和z，其中x 和z 为int 型，y 为short 型。
当x=127，y=-9 时，执行赋值语句z=x+y 后，x、y 和z 的值分别是。
A．x=0000007FH，y=FFF9H，z=00000076H B．x=0000007FH，y=FFF9H，z=FFFF0076H C．x=0000007FH，y=FFF7H，z=FFFF0076H D．x=0000007FH，y=FFF7H，z=00000076H13．浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。
设浮点数的阶码和尾数均采用补码表示，且位数分别为5 位和7 位（均含2 位符号位）。
若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y 的最终结果是。
A．00111 1100010 B．00111 0100010C．01000 0010001 D．发生溢出14．某计算机的Cache 共有16 块，采用2 路组相联映射方式（即每组2 块）。
2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、下述说法中正确的是（）。
I.半导体RAM信息可读可写，且断电后仍能保持记忆Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的IV.半导体RAM是非易失性的RAMA.I、ⅢB.只有ⅢC.Ⅱ、IVD.全错2、某机器字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。
A.8MB.16MBC.16MD.8MB3、计算机中表示地址时，采用（）。
A.原码B.补码C.移码D.无符号数4、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为（）A.2-9B.2-8C.2-7D.2-65、4位机器内的数值代码，则它所表示的十进制真值可能为（）。
I.16 Ⅱ.-1 Ⅲ.-8 V.8A. I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V6、下列关于同步总线的说法中，正确的有（）。
I.同步总线一般按最慢的部件来设置公共时钟II.同步总线一般不能很长III.同步总线一般采用应答方式进行通信IV.通常，CPU内部总线、处理器总线等采用同步总线A. I，IIB. I，II，IVC.III，IVD.II，III，IV7、在下列各种情况中，最应采用异步传输方式的是（）.A.I/O接口与打印机交换信息B.CPU与主存交换信息C.CPU和PCI总线交换信息D.由统一时序信号控制方式下的设备8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。
A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存9、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。
现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。
2022年北京航空航天大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年北京航空航天大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、某一计算机采用主存Cache存储层次结构，主存容量有8个块，Cache容量有4个块，采取直接映射方式。
若主存块地址流为0，1，2，5，4，6，4，7，1，2，4，1，3，7，2，一开始Cache为空，此期间Cache的命中率为（）。
A.13.3%B.20%C.26.7%D.33.3%2、有如下C语言程序段：for（k=0；k<1000；k++）a[k]=a[k]+32；若数组a及变量k均为int型，int型数据占4B，数据Cache采用直接映射方式、数据区大小为1KB，块大小位16B，该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为（）。
A.1.25%B.2.5%C.12.5%D.25%3、有如下C语言程序段：（）short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为A.-32767B.32767C.32768D.327694、组成一个运算器需要多个部件，但下面所列（）不是组成运算器的部件。
A.通用寄存器组B.数据总线C.ALUD.地址寄存器5、若x=103，y=-25，则下列表达式采用8位定点补码运算时，会发生溢出的是（）。
A.x+yB.-x+yC.x-yD.x-y6、内部总线（又称片内总线）是指（）。
A.CPU内部连接各寄存器及运算部件之间的总线B.CPU和计算机系统的其他高速功能部件之间互相连接的总线C.多个计算机系统之间互相连接的总线D.计算机系统和其他系统之间互相连接的总线7、按数据传送格式，总线常被划分为（）。
A.并行总线与串行总线B.同步总线与异步总线C.系统总线与外总线D.存储总线与I /O总线8、计算机硬件能够直接执行的是（）。
1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入A.仅IB.仅I、ⅡC.仅I、ⅢD. I、Ⅱ 、Ⅲ9、计算机（）负责指令译码。
计算机组成原理-9套考试试卷
计算机组成原理题库计算机组成原理试卷１一、填空题（共 20 分，每空 1 分）1．在 DMA 方式中，CPU 和 DMA 控制器通常采用三种方法来分时使用主存，它们是、和。
2．设 n = 8 （不包括符号位），则原码一位乘需做次移位和最多次加法，补码 Booth 算法需做次移位和最多次加法。
3．设浮点数阶码为 8 位（含 1 位阶符），尾数为 24 位（含 1 位数符），则 32 位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。
4．一个总线传输周期包括、、和四个阶段。
5．CPU 采用同步控制方式时，控制器使用和组成的多极时序系统。
6．在组合逻辑控制器中，微操作控制信号由、和决定。
二、名词解释（共 10 分，每题 2 分）1．机器周期答：机器周期：基准，存取周期。
2．周期挪用答：周期挪用：DMA 方式中由 DMA 接口向 CPU 申请占用总线，占用一个存取周期。
3．双重分组跳跃进位答：n 位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。
4．水平型微指令答：水平型微指令的特点是一次能定义并执行多个并行操作的微命令。
从编码方式看，直接编码、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。
其中直接编码速度最快，字段编码要经过译码，故速度受影响。
5．超标量答：超标量（Super scalar）技术是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件。
三、计算题（5 分）四、简答题（15 分）1．某机主存容量为4M×16 位，且存储字长等于指令字长，若该机的指令系统具备 97 种操作。
操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。
（5 分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。
2017年最新计算机专业硕士研究生入学试题（组成原理）北京邮电大学硕士研究生入学考试试题
2017年最新计算机专业硕士研究生入学试题（组成原理）北京邮电大学硕士研究生入学考试试题北京邮电大学 97 年硕士研究生入学试题1．已知：[Y]补=Y0.Y1Y2…Y n求证：[-Y]补=Y0.Y1Y2…Y n+2-n证明：若 Y为正值则依定义有：Y=[Y]补=Y0.Y1Y2…Y n[-Y]补=2+[-Y]=2+（-Y0.Y1Y2…Y n）=2-Y0.Y1Y2…Y n=Y0.Y1Y2…Y n+2-n若 Y为负值则依定义有：Y=2-[Y]补=2-Y0.Y1Y2…Y n[-Y]补=Y=2-Y0.Y1Y2…Y n=Y0.Y1Y2…Y n+2-n所以命题成立。
2．已知：X= - 0.1011*2-010Y= + 0.1101*2-011用变形补码求 X-Y=？依题意： [M X]补 = 11.0101 [E X]补 = 11.110[M Y]补 = 00.1101 [E Y]补 = 11.101 解：（1）对阶ΔE = [E X]补- [E Y]补 = 11.110- 11.101=00.001>0[E(X-Y)]补 = [E Y]补+ΔE = 11.110[M Y]补' = 00.01101（2）尾数相减[M(X-Y)]补 = [M X]补- [M Y]补' =11.0101 -00.01101=10.11101（3）规格化[M(X-Y)]补' =11.011101 [E(X-Y)]补' =11.111 （4）0舍1入处理[M(X-Y)]补' =11.0111（5）判别溢出[E(X-Y)]补' =11.101 无溢出所以：X-Y= - 0.1001*2-0013. 某机CPU可提供16条地址线，8条数据线，1条控制线（R/W），R/W = 1表示读，R/W = 0表示写。
现用存储器总容量为8KB。
拟采用2K*4位的RAM芯片。
（1）画出CPU与RAM之间的连接图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
研究生入学试卷九一．填空题（每小题3分，共1８分）1.运算器不论复杂还是简单，均有条件码寄存器，条件码寄存器的一部分通常由各种A.___触发器组成，利用触发器的信息，可以提供B.___以实现程序的C.___。
2.使用虚拟存储器是为了解决A.___问题，存储管理主要由B.___实现，CPUC.___访问第二级存储器。
3.指令操作码字段表征指令的A.___，而地址码字段指示B.___，微小型机中多采用C.___混合方式的指令格式。
4.硬布线控制器的设计方法是：先设计A.___流程图，再利用B.___写出综合逻辑表达式，然后用C.___等器件实现。
5.集中式仲裁方式必须有一个A.___，受理所有功能模块的B.___。
6.软磁盘和硬磁盘的A.___原理和B.___方式基本相同，但在C.___和性能上存在较大差别。
二．（10分）求证：[x]补=[x]反+2-n三．（10分）如图A9.1示出某机运算器的部分数据通路示意图。
用微程序控制器控制，微指令中用两位L1L2控制加法器的左输入，用两位R1R2控制加法器的右输入，用一位Lc控制加法器的左输入是否求反，用一位Rc控制加法器的右输入是否求反，用两位S1S2控制移位器左移，右移，半交换和直送。
试将图中这三部分具体化（只画一位）来自不同寄存器来自不同寄存器图A9.1四．（10分）设存储器容量为128M字，字长64位，模块数M=8，分别用顺序方式和交叉方式进行组织。
存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。
问顺序存储器和交叉存储器带宽各是多少？五．（10分）画图说明键存储保护方式原理。
六．（10分）某16位机器所使用的指令格式和寻址方式如下所示，该机有两个20位基址寄存器，四个16位变址寄存器，十六个16位通用寄存器，指令汇编格式中的S(源)，D(目标)都是通用寄存器，m是主存的一个单元，三种指令的操作码分别是MOV(OP) =（A）H ,STA(OP)=(1B)H, LDA(OP)=(3C)H, MOV是传送指令，STA为写数指令，LDA为读数指令。
15 10 9 8 7 4 3 0OP —目标源MOV S,D15 10 9 8 7 4 3 0OP 基址源变址STA S,M位移量15 10 9 8 7 4 3 0OP —目标LDA S,M20位地址要求（1）分析三种指令的指令格式和寻址方式特点（2）处理机完成哪一种操作所花时间最短？那一种最长？第二种指令的执行时间有时会等于第三种指令的执行时间吗？（3）下列情况下每个十六进制指令字分别代表什么操作？其中有编码不正确时，如何改正才能成为合法指令？① (F0F1)H (3CD2)H ② (2856)H ③ (6FD6)H ④ (1C2)H七．（11分）现有四条机器指令，其操作码分别为MOV（OP）=00，ADD（OP）=01，COM（OP）=10，ADT（OP）=11。
根据数据通路部分设计的微程序流程图如A9.2所示：①第一条是“取指”微指令，功能是将一条机器指令从主存M取出后放到指令寄存器IR;②P1测试指令类型，测试条件是操作码;③P2测试第6条微指令执行求和结果，测试条件是进位标志Cj;④公操作中硬件自动执行，程序计数器PCàAR (主存地址寄存器)和PC+1动作。
现设定控制存储器EPROM容量最大为16个单元，其字长符合微指令格式要求。
（1）请给微程序流程图中每条微指令分配当前微地址与下一微地址（用二进制编码给出）。
（2）写出微地址转移逻辑表达式。
画出微地址转移逻辑图。
图A9.2八．（10分）刷存的主要性能指标是它的带宽。
实际工作时显示适配器的几个功能部分要争用刷存的带宽。
假定总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。
（1）若显示工作方式采用分辨率为1024×1024,颜色深度为3B，帧频（刷新速度）为72Hz，计算刷存总带宽应为多少？（2）为达到这样高的刷存带宽，应采取何种技术措施？九．（11分）用微处理器构成一个数据采集系统。
输入设备数据准备好以后，就给出就绪READY状态信号，并送出8位并行数据。
请设计中断方式的输入接口电路，给出逻辑框图，并说明数据输入过程。
研究生入学试卷九答案一．填空题1.A.运算结果 B.判断条件 C.控制转移2.A.扩大主存容量和地址分配 B.软件 C.不能直接3.A.操作特性和功能 B.操作数的地址 C.二地址，单地址和零地址4.A.指令周期 B.布尔代数 C.门电路和触发器5.A.中央仲裁器 B.总线请求 C.优先原则或公平原则6.A.存储 B.记录 C.结构二．证：∵[x]反=2-2-n+x -1＜x≤0[x]补=2+x -1＜x≤0移项得x=[x]反-2+2-nx=[x]补-2∴[x]补-2=[x]反-2+2-n故[x]补=[x]反+2-n三．解：移位器电路可通过四选一多路开关来实现；加法器左输入和右输入也可分别通过四选一多路开关再加上异或门来实现，其具体电路如图A9.3所示Qi+1 左移S1Qi-1 右移S2Qi+8 半字交换Qi+1 Qi Qi-1 Qi+8L CL1R1L2R201234567L C=0,送原码L R=0,送原码L C=1,送反码L R=1,送反码图A9.3移位器：S 1S 2作为控制信号，其不同组合可选择加法器输出的不同数据源：Qi 为加法器输出直送数据, Q i+1为加法器输出左移数据，Q i-1为加法器输出右移数据，Q i+8为加法器输出半字交换数据加法器左输入电路：L 1，L 2为控制信号，其不同组合可通过四选一多路开关选择四个不同来源的寄存器数据。
多路开关输出送到异或门上，当控制信号Lc=0时，送多路开关输出的原变量；当Lc=1时，送多路开关输出的反变量加法器右输入电路与左输入电路完全类似。
四．解：顺序存储器和交叉存储器连续读出m=8个字的信息总量都是：q=64位×8=512位顺序存储器和交叉存储器连续读出8个字所需的时间分别是：t 2=mT=8×200ns=1600ns=1.6×10-7(s)t 1=T+(m-1) =200+7×50ns=550ns=5.5×10-7(s)顺序存储器和交叉存储器的带宽分别是：W2=q/t 2=512÷(1.6×10-7)=32×107(位/s)W1=q/t 1=512÷(5.5×10-7)=93.1×107(位/s)五．解：键保护方式的基本思想是为主存的每一页配一个键，称为“存储键”，它相当于一把“锁”。
为了打开这锁，必须有“访问键”。
如图A9.4所示，设主存按2KB 分块，每块有一个4位的存储键寄存器，能表示16个已调入主存的页面。
图中主存内共有5个页面A,B,C,D,E,存储键分别为5，0，7，5，7。
操作系统的访问键为0，允许它访问这5个页面中的任何一页。
如果用户程序的访问键为7，则允许它将数据写入C,E 页中，任何写入其他页的企图因访问键与存储键不符而引起中断。
这种保护方式提供了存数保护。
取数保护方法是为每个页面设置一个1位的取数键寄存器。
如果取数键寄存器为1，指出该页同样受取数保护，为0该页只受存数保护。
例如图中5个页面取数键分别为1，1，0，1，0，其中A,B,D三页不仅受存数保护也受取数保护，只有访问键和取数键相符的用户才能存取这些页。
主存 存储键寄存器 取数键寄存器图A9.4六．解 ：（1)第一种指令是单字长二地址指令，RR 型；第二种指令是双字长二地址指 令RS 型，其中S 采用基址寻址或变址寻址，R 由源寄存器决定；第三种A 页B 页C 页D 页E 页 1 1 0 1 0 5 0 7 5 7也是双字二地址指令，RS型，其中R由目标寄存器决定，S由20位地址（直接寻址）决定。
（2）处理器完成第一种指令所花的时间最短，因为是RR型指令，不需要访问存储器。
第二种指令所花的时间最长，因为是RS型指令，需要访问存储器，同时要进行寻址方式的变换运算（基址或变址），这也要时间。
第二种指令的执行时间不会等于第三种指令，因为第三种指令虽也访问存储器，但节省了求有效地址运算的时间开销。
（3）根据已知条件：MOV(OP) = 0010101 STA(OP) = 011011 LDA(OP) = 111100，将指令的十六进制格式转换成二进制代码且比较后可知：①（F0F1）H(3CD2)H指令代表LDA指令，编码正确，其含义是把主存（13CD2）H地址单元的内容取至15号寄存器。
②（2856）H代表MOV指令，编码正确，含义是把6号源寄存器的内容传送至5号目标寄存器。
③ (6FD6)H是单字长指令，一定是MOV指令，但编码错误，可改正为(28D6)H④（1C2）H是编码错误，可改正为（28C2）H,代表MOV指令。
七．解：（1）因EPROM容量为16单元，微地址寄存器4位即可，设为μA~μA03七条微指令地址分配如下表所示，一条微指令只占一个微地址，（可直接填写在流程图右上角和右下角）微指令序号当前微地址下一微地址1 0000 10002 1000 00003 1001 00004 1010 00005 1011 11116 1111 00007 0100 0000（2）从流程图看出，P1处微程序出现四个分支，对应4个微地址，用OP码作为测试条件。
P2处微程序出现2个分支，对应2个微地址微地址转移逻辑表达式如下：μA2=P2×C j×T4μA1=P1×IR1×T4μA0=P1×IR0×T4其中IR1，IR0是指令类寄存器中存放操作码的触发器，T4表示某个节拍脉冲时修改微地址寄存器。
（3）画出逻辑图如图A9.5T1T4Cj IR1IR0图A9.5CM为EPROM读出信号，T1时打入微地址寄存器，而T4时进行修改。
八．解：（1）刷新所需带宽=分辨率×每个像素点颜色深度×刷新速率所以1024×1024×3B×72/S =216MB/S刷存总带宽应为216MB/S×100/50=512MB/S（2）为达到这样高的刷存带宽，可采用如下技术措施：①使用高速的DRAM芯片组成刷存②刷存采用多体交错结构③刷存至显示控制器的内部总线宽度由32位提高到64位，甚至128位④刷存采用双端口存储器结构，将刷新端口与更新端口分开九．解：输入接口电路如图A9.6所示。
图A9.6(1)8位数据锁存器和8位三态缓冲器用作数据缓冲寄存器暂存输入数据，这二者也可使用一片三态缓冲锁存器实现。