逻辑门电路 作业题参考答案
川大《数字电子技术2390》20春学期在线作业1参考资料
川大《数字电子技术2390》20春学期在线作业1-参考资料
请仔细阅读下面说明再下载：
预览的题目和您自己的作业顺序必须完全相同再下载百！！！！
第1题(单选题）下列四个数中，与十进制数（163）D不相等的是（）。
A、(203)O
B、(10100011）B
C、（000101100011）8421BCD
D、(A3)H
参考答案：A
第2题(单选题）8421BCD码（01010010）转换为十进制数为（）。
A、52
B、82
C、38
D、25
参考答案：A
第3题(单选题）在逻辑代数中，下列说法正确的是（）。
A、若A+B=AB，则A=B
B、若A+B=A+C，则B=C
C、若AB=AC，则B=C
D、若A+B=A，则B=1
参考答案：A
第4题(单选题）三变量函数的最小项表示式中不含下列哪项（）。
A、m2
B、m5
C、m3
D、m7
参考答案：A
第5题(单选题）函数化简后的结果是（）。
A、
B、
C、
D、
参考答案：A
第6题(单选题）某逻辑电路的真值表如下表所示，则该逻辑电路的最简与或表达式为（）。
A、
B、
C、
D、
参考答案：A
第7题(单选题）逻辑图和输入A，B的波形如下图所示，输出F为“1”的时刻，应是（）。
A、t1
B、t2
C、t3
D、无
参考答案：A
第8题(单选题）当三态门输出为高阻状态时，输出电阻为（）。
A、无穷大
B、约100
C、无穷小
D、约10
参考答案：A。
逻辑门电路 作业题(参考答案)
第四章逻辑门电路（Logic Gates Circuits）1．知识要点CMOS逻辑电平和噪声容限；CMOS逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构；CMOS逻辑电路的稳态电气特性：带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用的输入端及等效的输入/输出电路模型；动态电气特性：转换时间、传输延迟、电流尖峰、扇出特性；特殊的输入/输出电路结构：CMOS传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。
重点：1．CMOS逻辑门电路的结构特点及与逻辑表达式的对应关系；2．CMOS逻辑电平的定义和噪声容限的计算；3．逻辑门电路扇出的定义及计算；4．逻辑门电路转换时间、传输延迟的定义。
难点：1．CMOS互补网络结构的分析和设计；2．逻辑门电路对负载的驱动能力的计算。
（1）PMOS和NMOS场效应管的开关特性MOSFET管实际上由4部分组成：Gate，Source，Drain和Backgate，Source和Drain之间由Backgate连接，当Gate对Backgate的电压超过某个值时，Source和Drain之间的电介质就会形成一个通道，使得两者之间产生电流，从而导通管子，这个电压值称为阈值电压。
对PMOS管而言，阈值电压是负值，而对NMOS管而言，阈值电压是正值。
也就是说，在逻辑电路中，NMOS管和PMOS管均可看做受控开关，对于高电平1，NMOS导通，PMOS截断；对于低电平0，NMOS截断，PMOS导通。
（2）CMOS门电路的构成规律每个CMOS门电路都由NMOS电路和PMOS电路两部分组成，并且每个输入都同时加到一个NMOS管和一个PMOS管的栅极（Gate）上。
对正逻辑约定而言，NMOS管的串联（Series Connection）可实现与操作（Implement AND Operation），并联（Parallel Connection）可实现或操作（Implement OR Operation）。
(完整)数字逻辑电路第1-6章作业汇总,推荐文档
第一章单选题1(10分)、8421BCD码1001对应的余3码为∙A、0011∙B、1100∙C、1000∙D、0001参考答案： B2(10分)、-3的四位补码（含符号位）为：∙A、1011∙B、1101∙C、1110∙D、1100参考答案： B3(10分)、若1100是2421BCD码的一组代码，则它对应的十进制数是∙A、5∙B、6∙C、7∙D、8参考答案： B4(10分)、十六进制数FF对应的十进制数是∙A、253∙B、254∙C、255∙D、256参考答案： C5(10分)、二进制数111011.101转换为十进制数为：∙A、58.625∙B、57.625∙C、59.625∙D、60.125参考答案： C6(10分)、设二进制变量A=0F0H,B=10101111B,则A和B与运算的结果是∙A、10100000∙B、11111111∙C、10101111∙D、11110000参考答案： A7(10分)、-3的四位原码为：∙A、1111∙B、1010∙C、1011∙D、1101参考答案： C第二章单选题1(6分)、逻辑函数L=AB+AC的真值表中，使得L=1的输入变量组合有多少种？摩根定理参考答案： A5(6分)、若1100是2421BCD码的一组代码，则它对应的十进制数是∙A、5∙B、6∙C、7∙D、8参考答案： B6(6分)、存在多少组取值使最小项ABCD的值为0∙A、1∙B、16∙C、3∙D、7参考答案： A7(6分)、奇数个1进行异或运算的结果为：∙A、1∙B、∙C、不确定∙D、还是不确定参考答案： A8(6分)、“或非”门中的某一输入值为“0”，那么它的输出值是∙A、∙B、要取决于其它输入端的值∙C、为“1”∙D、取决于正逻辑还是负逻辑参考答案： B9(6分)、与十进制数12.5等值的二进制数为：∙A、1100.10∙B、1011.11∙C、1100.11∙D、1100.01参考答案： A10(6分)、设二进制变量A=0F0H,B=10101111B,则A和B与运算的结果是∙A、10100000∙B、11111111∙C、10101111∙D、11110000参考答案： A11(6分)、二进制数111011.101转换为十进制数为：∙A、58.625∙B、57.625∙C、59.625∙D、参考答案： C12(6分)、四变量逻辑函数Y(ABCD)的最小项m8为( )∙A、ABCD'∙B、A'BCD'∙C、AB'C'D'∙D、ABCD参考答案： C13(6分)、逻辑函数L=AB+CD的真值表中，L=1的状态有多少个？∙A、2∙B、4∙C、6∙D、7参考答案： D14(6分)、十六进制数FF对应的十进制数是∙A、253∙B、254∙C、255∙D、256参考答案： C15(6分)、-3的四位补码（含符号位）为：∙A、1011∙B、1101∙C、1110∙D、1100参考答案： B判断题16(1分)、全体最大项的和为0，任意两个最小项的乘积为1。
中南大学《电子技术》课程作业(在线作业)三及参考答案
(一) 单选题1. 已知逻辑变量A、B、F的波形图如下图所示，F与A、B的逻辑关系是()。
(A)F=AB(B)(C)(D)参考答案：(C)2.能实现功能TTL门电路是()。
(A)(B)(C)参考答案： (A)3. 在下列逻辑电路中，不是组合逻辑电路的有()。
(A)译码器(B)编码器(C)全加器(D)寄存器参考答案： (D)4. 电路输出初态为0，CP 脉冲到来后输出恒为1的电路为()。
(A)(B)(C)(D)参考答案：(D)5.逻辑函数的最小项表达式为()。
(A)(B)(C)(D)参考答案：(D)6.能够实现功能的电路为()。
(A)(B)(C)(D)参考答案：(A)7. 以下说法中，哪种是正确的()。
(A)一个逻辑函数的全部最小项之和恒等于1(B) 一个逻辑函数的全部最大项之和恒等于1(C) 一个逻辑函数的全部最小项之积等于1参考答案：(A)8. 逻辑函数F（A、B、C、D）＝的最简与或式为()。
(A)(B)(C) (D)参考答案：(B)9.能实现的电路为()。
(A)(B)(C)(D)参考答案：(D)10.的反函数为()。
(A)(B)(C)(D)参考答案：(C)11.不论输入信号A、B为何值，输出的电路为()。
(A)(B)(C)(D)参考答案：(B)12. 数字信号和模拟信号的不同之处是()。
(A)数字信号在大小上不连续、时间上连续，而模拟信号则相反(B) 数字信号在时间上不连续、大小上连续，而模拟信号则相反(C) 数字信号在时间上和大小上均不连续，而模拟信号则相反参考答案：(C)13. 对于TTL或门闲置输入端的处理，可以()。
(A)接电源(B) 接地(C) 悬空参考答案：(B)14. 欲使JK触发器按工作，可使JK触发器的输入端()。
(A)J=K=0(B)(C)(D) J=K=1参考答案：(A)15. 不论输入信号A、B为何值，输出Y恒为1的电路为()。
(A)(B)(C)(D)参考答案：(C)16. 若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位。
第三章 逻辑代数基础 作业题(参考答案)
第三章逻辑代数基础（Basis of Logic Algebra）1．知识要点逻辑代数（Logic Algebra）的公理、定理及其在逻辑代数化简时的作用；逻辑函数的表达形式及相互转换；最小项（Minterm）和最大项（Maxterm）的基本概念和性质；利用卡诺图（Karnaugh Maps）化简逻辑函数的方法。
重点：1．逻辑代数的公理（Axioms）、定理（Theorems），正负逻辑（Positive Logic, Negative Logic）的概念与对偶关系（Duality Theorems）、反演关系（Complement Theorems）、香农展开定理，及其在逻辑代数化简时的作用；2．逻辑函数的表达形式：积之和与和之积标准型、真值表（Truth Table）、卡诺图（Karnaugh Maps）、最小逻辑表达式之间的关系及相互转换；3．最小项（Minterm）和最大项（Maxterm）的基本概念和性质；4．利用卡诺图化简逻辑函数的方法。
难点：利用卡诺图对逻辑函数进行化简与运算的方法（1）正逻辑（Positive Logic）、负逻辑（Negative Logic）的概念以及两者之间的关系。
数字电路中用电压的高低表示逻辑值1和0，将代数中低电压（一般为参考地0V）附近的信号称为低电平，将代数中高电压（一般为电源电压）附近的信号称为高电平。
以高电平表示1，低电平表示0，实现的逻辑关系称为正逻辑（Positive Logic），相反，以高电平表示0，低电平表示1，实现的逻辑关系称为负逻辑（Negative Logic），两者之间的逻辑关系为对偶关系。
（2）逻辑函数的标准表达式积之和标准形式（又称为标准和、最小项和式）：每个与项都是最小项的与或表达式。
和之积标准形式（又称为标准积、最大项积式）：每个或项都是最大项的或与表达式。
逻辑函数的表达形式具有多样性，但标准形式是唯一的，它们和真值表之间有严格的对应关系。
第一 二章作业题(参考答案)汇总
第一章引论（Introduction）1．知识要点数字电路的发展及其在信息技术领域中的地位；数字信号与模拟信号之间的关系及数字信号的基本特点；数字系统输入/输出特性及其逻辑特点，数字逻辑电路（Digital Logic Circuit）的主要内容。
重点：1．数字信号（Digital Signal）与模拟信号（Analog Signal）之间的关系；2．数字信号的基本特点；3．数字系统（Digital System）输入/输出特性及其逻辑特点。
难点：1．数字信号的基本特点；2．数字系统的特点。
数字信号只在离散时刻（观测时刻）变化；其取值也是离散的，即数字信号只能取有限种不同的值，为方便电路中处理，这些数值可以用二进制（Binary Number)表达（0，1）。
数字系统的特点：（1）只需考虑观测时刻的输入/输出关系，无须考虑其连续的变化；（2）只需考虑有限的信号取值，不考虑其中间值；（3）任何时刻一根输入/输出线上的状态只能为0或1，所以输入/输出具有有限状态，输入-输出的关系可以采用有限表格进行表达；（4）对于输出的讨论只是考虑在哪些输入条件下输出会等于0，哪些条件下会等于1，于是输入-输出关系体现为逻辑关系。
2．Exercises1.1 Define the following acronyms:ASIC, CAD, CD, CO, CPLD, DIP, DVD, FPGA, HDL, IC, IP, LSI, MCM, MSI, NRE, PBX, PCB, PLD, PWB, SMT, SSI, VHDL, VLSI.ASIC: Application Specific Integrated Circuit，专用集成电路CAD: Computer Aided Design，计算机辅助设计CD: Compact Disc，原意: 紧凑型小唱片，即CD光盘CO: Central Office，中央局，中心站，交换机（也可作Carry Out，进位输出）CPLD: Complex Programmable Logic Device，复杂可编程逻辑器件DIP: Dual Inline-pin Package，双列直插式封装DVD: Digital Versatile Disc，数字通用光盘FPGA: Field Programmable Gate Array，现场可编程门阵列HDL: Hardware Description Language，硬件描述语言IC: Integrated Circuit，集成电路IP: Internet Protocol，因特网协议（也可作Intellectual Property，知识产权）LSI: Large Scale Integration，大规模集成电路MCM: MultiChip Module，多芯片模块MSI: Medium Scale Integration，中规模集成电路NRE: Nonrecurring Engineering，非再现工程，一次性工程PBX: Private Branch Exchange，专用用户交换机PCB: Printed Circuit Board，印制电路板PLD: Programmable Logic Device，可编程逻辑器件PWB: Printed-Wiring Board，印刷线路板SMT: Surface Mount Technology，表面贴装技术SSI: Small Scale Integration，小规模集成电路VHDL: Very High-speed-integrated-circuit Hardware Description Language，超高速集成电路硬件描述语言VLSI: Very Large Scale Integration，超大规模集成电路1.2 Research the definitions of the following acronyms:ABEL, CMOS, DDPP, JPEG, MPEG, OK, PERL (Is OK really an acronym?).ABEL: Advanced Boolean Equation Language，高级布尔方程语言（一种硬件描述语言）CMOS: Complementary Metal-Oxide Semiconductor，互补金属氧化物半导体DDPP: Digital Design Principles and Practices，数字设计原理和实践（英文教材名）JPEG: Joint Photographic Experts Group，联合图像专家组MPEG: Moving Picture Experts Group，运动图像专家组OK: OkayPERL: Practical Extraction and Report Language，实用报表提取语言1.3 Draw a digital circuit consisting of a 2-input AND gate and three inverters,where an inverter is connected to each of the AND gate’s inputs and its output for each of the four possible combinations of inputs applied to the two primary inputs of this circuit determine the value produced at the primary output. Is there a simpler circuit that gives the same input/output behavior?F第二章 信息的二进制表达 （Binary Expression of Information ）1．知识要点十进制、二进制、八进制和十六进制数的表示方法以及它们之间的相互转换、二进制数的运算；符号-数值码，二进制补码、二进制反码表示以及它们之间的相互转换；符号数的运算；溢出的概念。
福师20春《数字逻辑》在线作业一答案
(单选题)1: 多谐振荡器可产生（）
A: 正弦波
B: 矩形脉冲
C: 三角波
D: 锯齿波
正确答案: B
(单选题)2: TTL与非门的多余脚悬空等效于( )。
A: 1
B: 0
C: Ｖcc
D: Vee
正确答案: A
(单选题)3: 在一个8位的存储单元中，能够存储的最大无符号整数是( ）. A: （256 ）10
B: （127 ）10
C: （FE ）16
D: （255 ）10
正确答案: D
(单选题)4: 下列逻辑门中，（）不属于通用逻辑门
A: 与非门
B: 或非门
C: 或门
D: 与或非门
正确答案: C
(单选题)5: 一个T触发器，在T=1时，来一个时钟脉冲后，则触发器( )。
A: 保持原态
B: 置0
C: 置1
D: 翻转
正确答案: D
(单选题)6: 一个8选一数据选择器的数据输入端有（）个
A: 1
B: 2
C: 3
D: 8
正确答案: D
(单选题)7: 常用的BCD码有( ）.
A: 奇偶校验码。
电子技术基础 作业题8
电子技术基础 作业题8 有答案 仅供参考一、填空题：（每空分，共20分）1、两个与非门构成的基本RS 触发器的功能有 清零 、 置1 和 保持 。
电路中不允许两个输入端同时为 为低电平 ，否则将出现逻辑混乱。
2、通常把一个CP 脉冲引起触发器多次翻转的现象称为 空翻 ，有这种现象的触发器是 钟控RS 触发器，此类触发器的工作属于 电平 触发方式。
3、为有效地抑制“空翻”，人们研制出了 边沿 触发方式的 主从型JK 触发器和 维持阻塞D 触发器。
4、JK 触发器具有 置0 、 置1 、 保持 和 翻转 四种功能。
欲使JK 触发器实现nn Q Q =+1的功能，则输入端J 应接 1 ，K 应接 1 。
5、D 触发器的输入端子有 1 个，具有 置0 和 置1 的功能。
6、触发器的逻辑功能通常可用 功能真值表 、 逻辑函数式 、 状态转换图 和 时序波形图 等多种方法进行描述。
7，时序逻辑电路的基本单元是 触发器 。
8、JK D 9Q =1，Q =0时为触发器的 “1” 状态；Q =0，Q =1时为触发器的 “0” 状态。
RS ==S R 0 ，其特征方R=S= 1 ，其特征方程为 ，约束条件为 SR =0 。
触发器 的两个输入端连在一起 就构成了T 触发器，T 触发器具有的逻辑功能是 保持 和 翻转 。
13、让 T 触发器恒输入“1”就构成了T'触发器，这种触发器仅具有 翻转 功能。
二、正误识别题（每小题1分，共10分）1、仅具有保持和翻转功能的触发器是RS 触发器。
（错）2、基本的RS 触发器具有“空翻”现象。
（错）3、钟控的RS 触发器的约束条件是：R ＋S=0。
（错）4、JK 触发器的特征方程是：n n1n KQ Q J Q +=+。
（错） 5、D 触发器的输出总是跟随其输入的变化而变化。
（对） 6、CP=0时，由于JK 触发器的导引门被封锁而触发器状态不变。
（错） 7、主从型JK 触发器的从触发器开启时刻在CP 下降沿到来时。
最新专升本电工电子作业练习题(附答案)
专升本电工电子作业练习题(附答案)电工电子技术作业题一、 填空题1、电路如图1所示，U= 伏。
答案：5V hh2、电路如图2所示，当开关K 打开时，V A = V ，V B = V ，U AB = V ； 当开关K 闭合时，V A = V ，V B = V ，U AB = V 。
答案：当开关K 打开时，V A = 10 V ，V B = 0 V ，UAB = 10 V ； 当开关K 闭合时，V A = 10 V ，V B = 4 V ，U AB = 6 V 。
3、电路图3的电流I= 安，U A = 伏，U B = 伏；U C = 伏，U BC = 伏。
答案：I= 0.001 安，U A = 5 伏，U B = 2 伏；U C = 0 伏，U BC = 2 伏。
4、如图4所示电路，则B 、C 间的等效电阻R BC = ，A 、C 间的等效电R AC = 若在A 、C 间加10V 的电压时，则图中电流I= A 。
答案：R BC = 4Ω，R AC = 10Ω，I= 1 A 。
5、如图5为一实际的电压源，若将它转换为电流源，则电流源的I S = A ，R 0= Ω。
答案：I S = 10 A ，R 0= 0.5 Ω。
6、如图6所示图中，若U=10V ，I=2A ，则元件A 的功率P A = W ，此元件是（吸收或输出）功率；元件B 的功率P B = W ，此元件是 （吸收或输出）功率。
答案：P A = 20 W ，此元件是 吸收 （吸收或输出）功率；元件B 的功率P B = -20 W ，此元件是 输出 （吸收或输出）功率。
7、如图7答案：I 3= 0.29 A8、把一只110V、9W的指示灯接在380V的电源上，应串联欧的电阻，串接电阻的功率为 W。
答案：应串联 3300 欧的电阻，串接电阻的功率为 22 W。
9、有只额定值分别为40Ω、10W的电阻，其额定电流为 A，额定电压为V。
答案：额定电流为 0.707 A，额定电压为 20 V。
19秋福师《数字逻辑》在线作业二-0008参考答案
福师《数字逻辑》在线作业二-0008
试卷总分:100 得分:100
一、单选题 (共 20 道试题,共 40 分)
1.TTL单定时器型号的最后几位数字为（）
A.555
B.556
C.7555
D.7556
答案:A
2.101键盘的编码器输出（）位二进制代码
A.2
B.6
C.7
D.8
答案:C
3.把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器
A.4
B.5
C.9
D.20
答案:D
4.MOS集成电路采用的是（）控制，其功率损耗比较小
A.电压
B.电流
C.灌电流
D.拉电流
答案:A
5.若干个具有三态输出的电路输出端接到一点工作时，必须保证（）
A.(A) 任何时候最多只能有一个电路处于三态，其余应处于工作态。
B.(B) 任何时候最多只能有一个电路处于工作态，其余应处于三态。
C.(C) 任何时候至少要有两个或三个以上电路处于工作态。
D.(D) 以上说法都不正确。
答案:B
6.与CT4000系列相对应的国际通用标准型号为（）.
A.CT74S肖特基系列
B.CT74LS低功耗肖特基系列
C.CT74L低功耗系列
D.CT74H高速系列
答案:B
7.A+BC= ( ）.
A.A+B。
数字逻辑第四章答案
1 第4章 作业答案1、某工厂有三个车间，每个车间各需1kW 电力。
这三个车间有两台发电机组供电，一台是1kW ，另一台是2kW 。
三个车间经常不同时工作，有时共有1个车间工作，有时两个或三个车间同时工作。
为了节省能源又能保证电力供应，请设计一个逻辑电路，能自动完成供电分配任务。
（所需要的门电路输入引脚个数和类型无限制要求，但是尽量用与非门和异或门实现）。
解：设A 、B 、C 分别为三个车间工作时的电力需求情况，1为工作，需要用电，0为不工作不需要电力供应；输出为两个F 1、F 2，F 1=1表示需要1Kw 的发电机供电，F 2=1表示需要2Kw 的发电机供电，根据题意列阵真值根据真值表得F 1和F 2的逻辑函数为：电路图为：2、分析下面逻辑电路图的功能。
解：根据电路图写出布尔表达式为：BC A BC A F +=∙=根据真值表可知，当A 为1或B 、C 同时为1时，输出F=1；此电路可看作一个表决电路，A 为主裁判，B 、C 为副裁判，规则为：当主裁判通过或两个副裁判同时通过时，最终表决结果F 为通过。
3、使用74138和与非门（输入引脚数目无限制）实现函数BC A F +=解：将函数扩展成为最小项表达式：也可以如下操作：4、使用74151和逻辑门实现下列逻辑函数。
（1）∑=)7,3,1,0(),,(m C B A F解：7766554433221100D m D m D m D m D m D m D m D m Y +++++++=令输入D 0、D 1、D 3、D 7为1，D 2、D 4、D 5、D 6为0，可得：（2）∑=)14,11,9,5,4,3,1(),,,(m D C B A F （可参考课本P89 例解：ABC D A B B D F ++++++=设ABC 为输入地址，则有：D 2输入1，D 3、D 6输入0，D 0、D 1、D 4、D 5输入变量D ，D 7输入D。
中南大学《电工学》课程作业三及参考答案
(一) 单选题1.图示电路由TTL门构成，则逻辑函数表达式F＝（）。
(A)(B)A?B(C)A+B(D)参考答案：(D)2. 常用于总线结构进行分时传输的门电路是（）。
(A) 异或门(B) 同或门(C) OC门(D) 三态门参考答案：(D)3. 关于NIMultisim 10下列说法中错误的是（）。
A）B）实现了软件即元器件、软件即仪器；C）虚拟测试仪器仪表中有万用表、函数信号发生器、双踪示波器、直流电源等； D）该软件由日本的公司出品。
(A) A (B) B (C) C (D) D参考答案：(D)4. 在图示的译码显示电路中，输入为8421BCD码。
设控制显示信号高电平有效，则数码管显示的字符为（）。
(A) 4 (B) 2 (C) 1 (D) 不确定参考答案：(A)5.图示电路中，对应CP波形，Q端正确的波形是（）。
(A) （A）(B) （B）(C) （C）(D) （D）参考答案：(A)6. 关于EDA，下列说法中错误的是（）。
A）EDA就是电子设计自动化；B）通常用超高速硬件描述语言（V-HDL）等方式描述电子系统的功能；C）改变硬件功能如同修改软件程序一样方便；D）最终硬件实现必须用可编程器件FPGA/CPLD芯片。
(A) A (B) B (C) C (D) D参考答案：(D)7. 图示电路中，对应CP波形，uo正确的波形是（）。
左至右依次为ABC(A) （A）(B) （B）(C) （C）(D) （D）参考答案：(A)8. 在的权电阻网络D/A转换器中，若VREF=5V，当输入数字量d3d2d1d0=0101时输出电压为（）V。
(A)(B)(C)(D)参考答案：(A)9.在C= 0，D= 1 时，函数的值为（）。
(A) 0 (B) 1 (C) A (D) 不确定参考答案：(A)10. 已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于（）kHz；完成一次转换所用的时间应小于（）。
数字电子技术课后习题答案
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q
数字逻辑 第一章 作业参考答案
解：该命题的真值表如下：
输入
输出
（1）不考虑无关项的情况下，输出逻辑函数表达式为：
ABCD
F
0000
0
F (m1,m3,m5,m7 ,m9 ) AD BCD
0001
1
（2）考虑无关项的情况下，输出逻辑函数表达式为：
0010
0
0011
1
0100
0
0101
1
F (m1,m3,m5,m7,m9) (d10,d11,d12,d13,d14d15)
AB CD 00 01 11 10 00 0 0 0 0 01 0 1 1 0 11 0 1 1 0 10 1 0 0 1 Y2 的卡诺图
将 Y1、Y2 卡诺图中对应最小项相或，得到 Y1+Y2 的卡诺图如下：
AB CD 00 01 11 10 00 1 0 0 0 01 1 1 1 0 11 0 1 1 0 10 1 0 0 1
P151： 3-4 试分析图 3-64 所示电路逻辑功能。图中 G1、G 0 为控制端。A、B 为输入端。 要求写出 G1、G 0 四种取值下的 F 表达式。
解： 3-8 使用与非门设计一个数据选择电路。S1、S0 选择端，A、B 为数据输入端。数
据选择电路的功能见表 3-29。数据选择电路可以反变当量G1输＝入0、。G 0＝0 时：
输出 F 0 1 1 1 1 1 1 0
由卡诺图可得 F = A + BC + BC ＝ A • BC • BC
（3）逻辑图表示如下：
1-12 用与非门和或非门实现下列函数，并画出逻辑图。
解：（1） F(A, B,C) = AB + BC = AB • BC
（2） F(A, B,C, D) = (A + B) • (C + D) = A + B + C + D
西安电子科技大学数字逻辑电路大作业答案
西安电子科技大学网络教育考试题（1）课程名称：_数字电路 考试形式： 开 卷学习中心：_________ 考试时间： 90分钟姓 名：_____________ 学 号：一、单项选择题（本大题共15小题，每小题2分，共30分）在每小题列出的四个备选项中只有一个是符合题意要求的，请将其选出并将“答题卡”的相应代码涂黑。
未涂、错涂或多涂均无分。
1．下列数中最大的数是A ．(1.1)8B ．(1.1)16C ．(1.1)10D ．(1.1)2 2．八进制数(76)8所对应的8421BCD 码是A ．(10010010)8421BCDB ．(01110110)8421BCDC ．(01100010)8421BCD D ．(10000100)8421BCD3．某逻辑电路输入A 、B 和输出F 的波形如图1.1所示，由此判断该门电路完成的逻辑功能是A ．与非B ．异或C ．同或D ．或非4．图1.2所示电路的输出函数F 的表达式为 A ．C B B A F += B ．C B B A F += C ．C B B A F += D ．C B B A F += 5．某函数BD C A B A F ++⋅=反函数为A ．)()(DBC A B A F +++= B ．)()(D B C A B A F +++= C ．)()(D B C A B A F ++++= D ．D B C A B A F +++=)( 6．AC C A B A F ++=的最简表达式为A B F图1.1A ．B A B ．C A C ．A B +D ．1 7．函数C A B A F +=的最小项标准式为 A ．∑=)7,6,2,0()(ABC F B ．∑=)5,4,3,1()(ABC F C ．∑=)5,3,2,0()(ABC F D ．∑=)7,5,3,1()(ABC F8．n 变量的逻辑相邻项有A ．2n 个B ．2n 个C ．n 2个D ．n 个 9．逻辑函数D C B A D B C A F ⋅++⋅+=的最简与或式是 A ．BC D A + B ．D C B A D B C A ⋅++⋅+ C ．C B D A ⋅+ D ． D B C B + 10．∑=)11,9,4,3,1,0()(ABCD F ，约束条件为0=+BD AB ，其最简与或非式为A ．DBC A F +⋅= B ．F A CD =⋅+ C ．D C D A F += D ．D C D A F += 11．函数))((C B A C A F +++=的最简与非式是A ．CB AC A F ⋅= B ．C A B A AC F ⋅⋅⋅⋅= C ．AC AB C A F ⋅⋅⋅=D ．BC A C A F ⋅= 12．将一路信号送至多个输出端，应选用A ．译码器B ．数据选择器C ．编码器D ．数据分配器 13．为了使D 触发器实现T 触发器功能，则激励端D 应接至A ．0=DB ． nQ D = C ．nQ D = D ．1=D14．用555定时器构成的典型施密特电路，其外接电源V U DD 18=则其回差电压为 A ．V U T 6=∆ B ．V U T 12=∆ C ．V U T 16=∆ D ．V U T 18=∆ 15．为了将模拟信号转换为数字信号，应选用A ．数字/模拟转换电路B ． 模拟/数字转换电路C ．译码器D ．移位寄存器二、填空题（本大题共5小题，每小题2分，共10分）16．十进制数19的余3代码是 。
时序逻辑电路习题
触发器一、单项选择题：(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。
A、0B、1C、QD、(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。
A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。
A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q)。
n+1A、B、C、D、(7)下列触发器中没有约束条件的是。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题：(1)描述触发器的逻辑功能的方法有。
A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A、J=K=1B、J=1,K=0C、J=K=0D、J=0，K=1三、判断题：(1)D触发器的特性方程为Q n+1=D，与Q无关，所以它没有记忆功能。
（）n(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（）(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
（）(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。
(9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。
(10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。
四、填空题：(1)触发器有（）个稳态，存储8位二进制信息要（）个触发器。
(2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。
第三章逻辑代数基础作业题(参考答案)
第三章逻辑代数基础（Basis of Logic Algebra）1．知识要点逻辑代数（Logic Algebra）的公理、定理及其在逻辑代数化简时的作用；逻辑函数的表达形式及相互转换；最小项（Minterm）和最大项（Maxterm）的基本概念和性质；利用卡诺图（Karnaugh Maps）化简逻辑函数的方法。
重点：1．逻辑代数的公理（Axioms）、定理（Theorems），正负逻辑（Positive Logic, Negative Logic）的概念与对偶关系（Duality Theorems）、反演关系（Complement Theorems）、香农展开定理，及其在逻辑代数化简时的作用；2．逻辑函数的表达形式：积之和与和之积标准型、真值表（Truth Table）、卡诺图（Karnaugh Maps）、最小逻辑表达式之间的关系及相互转换；3．最小项（Minterm）和最大项（Maxterm）的基本概念和性质；4．利用卡诺图化简逻辑函数的方法。
难点：利用卡诺图对逻辑函数进行化简与运算的方法（1）正逻辑（Positive Logic）、负逻辑（Negative Logic）的概念以及两者之间的关系。
数字电路中用电压的高低表示逻辑值1和0，将代数中低电压（一般为参考地0V）附近的信号称为低电平，将代数中高电压（一般为电源电压）附近的信号称为高电平。
以高电平表示1，低电平表示0，实现的逻辑关系称为正逻辑（Positive Logic），相反，以高电平表示0，低电平表示1，实现的逻辑关系称为负逻辑（Negative Logic），两者之间的逻辑关系为对偶关系。
（2）逻辑函数的标准表达式积之和标准形式（又称为标准和、最小项和式）：每个与项都是最小项的与或表达式。
和之积标准形式（又称为标准积、最大项积式）：每个或项都是最大项的或与表达式。
逻辑函数的表达形式具有多样性，但标准形式是唯一的，它们和真值表之间有严格的对应关系。
数字逻辑电路第1-6章作业汇总
第一章单选题1(10分)、8421BCD码1001对应的余3码为∙A、0011∙B、1100∙C、1000∙D、0001参考答案： B2(10分)、-3的四位补码（含符号位）为：∙A、1011∙B、1101∙C、1110∙D、1100参考答案： B3(10分)、若1100是2421BCD码的一组代码，则它对应的十进制数是∙A、5∙B、6∙C、7∙D、8参考答案： B4(10分)、十六进制数FF对应的十进制数是∙A、253∙B、254∙C、255∙D、256参考答案： C5(10分)、二进制数111011.101转换为十进制数为：∙A、58.625∙B、57.625∙C、59.625∙D、60.125参考答案： C6(10分)、设二进制变量A=0F0H,B=10101111B,则A和B与运算的结果是∙A、10100000∙B、11111111∙C、10101111∙D、11110000参考答案： A7(10分)、-3的四位原码为：∙A、1111∙B、1010∙C、1011∙D、1101参考答案： C8(10分)、格雷码的特点是相邻两个码组之间有位码元不同。
∙A、4∙B、3∙C、2∙D、1参考答案： D9(10分)、字符‘A’的ASCII码为∙A、40H∙B、41H∙C、42H∙D、44H参考答案： B10(10分)、与十进制数12.5等值的二进制数为：∙A、1100.10∙B、1011.11∙C、1100.11∙D、1100.01参考答案： A第二章单选题1(6分)、逻辑函数L=AB+AC的真值表中，使得L=1的输入变量组合有多少种？3∙B、4∙C、5∙D、6参考答案： A2(6分)、字符‘A’的ASCII码为∙A、40H∙B、41H∙C、42H∙D、44H参考答案： B3(6分)、逻辑函数y=A⊙B，当A=0,B=1时，y= 。
∙A、∙B、1∙C、不确定∙D、2参考答案： A4(6分)、若两逻辑式相等，则它们的对偶式也相等，这就是【】。
电子技术基础 作业题7
电子技术基础作业题7有答案仅供参考一、填空题（每空0.5分，共25分）1、具有基本逻辑关系的电路称为门电路，其中最基本的有与门、或门和非门。
2、具有“相异出1，相同出0”功能的逻辑门是异或门，它的反是同或门。
3、数字集成门电路按开关元件的不同可分为TTL和CMOS两大类。
其中TTL集成电路是双极型，CMOS集成电路是单极型。
集成电路芯片中74LS系列芯片属于双极型集成电路，CC40系列芯片属于单极型集成电路。
4、功能为“有0出1、全1出0”的门电路是或非门；具有“有1出1，全0出0”功能的门电路是或门；实际中集成的与非门应用的最为普遍。
5、普通的TTL与非门具有推拉输出结构，输出只有高电平“1”和低电平“0”两种状态；经过改造后的三态门除了具有“1”态和“0”态，还有第三种状态高阻态。
6、使用三态门可以实现总线结构；使用OC 门可实现“线与”逻辑。
7、一般TTL集成电路和CMOS集成电路相比，TTL集成门的带负载能力强，CMOS 集成门的抗干扰能力强；CMOS集成门电路的输入端通常不可以悬空。
8、一个PMOS管和一个NMOS管并联时可构成一个传输门，其中两管源极相接作为输入端，两管漏极相连作为输出端，两管的栅极作为控制端。
9、具有推拉输出结构的TTL集成电路，同一芯片上的输出端，不允许并联使用；同一芯片上的CMOS集成电路，输出端可以并联使用，但不同芯片上的CMOS集成电路上的输出端是不允许并联使用的。
10、TTL门输入端口为“与”逻辑关系时，多余的输入端可悬空处理；TTL门输入端口为“或”逻辑关系时，多余的输入端应接低电平；CMOS门输入端口为“与”逻辑关系时，多余的输入端应接高电平，具有“或”逻辑端口的CMOS门多余的输入端应接低电平；即CMOS门的输入端不允许悬空。
11、能将某种特定信息转换成机器识别的二进制数码的组合逻辑电路，称之为编码器；能将机器识别的二进制数码转换成人们熟悉的十进制或某种特定信息的逻辑电路，称为译码器；74LS48是常用的集成逻辑电路七段译码器。
国开形成性考核00289《电工电子技术》平时作业(1-4)试题及答案
国开形成性考核《电工电子技术》平时作业(1-4)试题及答案（课程ID：00289，整套相同，如遇顺序不同，Ctrl+F查找，祝同学们取得优异成绩！）平时作业（1）一、选择题（每小题5分，共40分）题目：1、图1-1所示的电路中，电流I为（A）。
图1-1【A】：5 A【B】：‒5 A【C】：2 A【D】：‒3 A题目：2、图1-2所示电路中，电压Uab的数值是（D）。
图1-2【A】：20V【B】：0V【C】：2V【D】：10V题目：3、图1-3所示的电路中，电流表的正、负接线端用“+”、“‒”号标出，现电流表指针正向偏转，示数为10 A，有关电流、电压方向也表示在图中，则（C）正确。
图1-3【A】：I1=‒10 A，U=12 V【B】：I1=‒10 A，U=6 V【C】：I1=10 A，U=12 V【D】：I1=10 A，U=‒6 V题目：4、图1-4所示的电路中包含（B）条支路，用支路电流法分析该电路，需要列写（B）个方程。
图1-4【A】：4，3【B】：5，3【C】：5，4【D】：4，4题目：5、用叠加定理分析电路时，当其中一个电源单独作用时，其他电源应置零，即电压源（A）、电流源（A）。
【A】：短路，开路【B】：开路，短路【C】：开路，开路【D】：短路，短路题目：6、已知电路某元件的电压u和电流i分别为u=10cos（ωt+20°）V，i=5sin（ωt+110°）A，则该元件的性质是（C）。
【A】：电容【B】：不确定【C】：电阻【D】：电感题目：7、在RLC串联电路中，如果调大电感，则电路（B）。
【A】：性质不变【B】：感性增强【C】：呈电阻性【D】：容性增强题目：8、在三相电路中，三相对称负载为星形连接，三个线电流均为4A，则中线电流为（B）。
【A】：12A【B】：0A【C】：4A【D】：8A二、判断题（每小题5分，共40分）题目：9、电路中电流的实际方向是电位降低的方向，可据此来判别电流源或电压源上电流或电压的关联性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章逻辑门电路（Logic Gates Circuits）1．知识要点CMOS逻辑电平和噪声容限；CMOS逻辑反相器、与非门、或非门、非反相门、与或非门电路的结构；CMOS逻辑电路的稳态电气特性：带电阻性负载的电路特性、非理想输入时的电路特性、负载效应、不用的输入端及等效的输入/输出电路模型；动态电气特性：转换时间、传输延迟、电流尖峰、扇出特性；特殊的输入/输出电路结构：CMOS传输门、三态输出结构、施密特触发器输入结构、漏极开路输出结构。
重点：1．CMOS逻辑门电路的结构特点及与逻辑表达式的对应关系；2．CMOS逻辑电平的定义和噪声容限的计算；3．逻辑门电路扇出的定义及计算；4．逻辑门电路转换时间、传输延迟的定义。
难点：1．CMOS互补网络结构的分析和设计；2．逻辑门电路对负载的驱动能力的计算。
（1）PMOS和NMOS场效应管的开关特性MOSFET管实际上由4部分组成：Gate，Source，Drain和Backgate，Source和Drain之间由Backgate连接，当Gate对Backgate的电压超过某个值时，Source和Drain之间的电介质就会形成一个通道，使得两者之间产生电流，从而导通管子，这个电压值称为阈值电压。
对PMOS管而言，阈值电压是负值，而对NMOS管而言，阈值电压是正值。
也就是说，在逻辑电路中，NMOS管和PMOS管均可看做受控开关，对于高电平1，NMOS导通，PMOS截断；对于低电平0，NMOS截断，PMOS导通。
（2）CMOS门电路的构成规律每个CMOS门电路都由NMOS电路和PMOS电路两部分组成，并且每个输入都同时加到一个NMOS管和一个PMOS管的栅极（Gate）上。
对正逻辑约定而言，NMOS管的串联（Series Connection）可实现与操作（Implement AND Operation），并联（Parallel Connection）可实现或操作（Implement OR Operation）。
PMOS电路与NMOS电路呈对偶关系，即当NMOS管串联时，其相应的PMOS管一定是并联的；而当NMOS 管并联时，其相应的PMOS管一定需要串联。
基本逻辑关系体现在NMOS管的网络上，由于NMOS网络接地，输出需要反相（取非）。
（3）CMOS逻辑电路的稳态电气特性一般来说，器件参数表中用以下参数来说明器件的逻辑电平定义：V 输出为高电平时的最小输出电压OHmin V 能保证被识别为高电平时的最小输入电压IHmin V 能保证被识别为低电平时的最大输入电压OLmax V 输出为低电平时的最大输出电压ILmax不同逻辑种类对应的参数值不同。
输入电压主要由晶体管的开关门限电压决定，而输出电压主要由晶体管的“导通”电阻决定。
噪声容限是指芯片在最坏输出电压情况下，多大的噪声电平会使得输出电压被破坏成不可识别的输入值。
对于输出是高电平的情况，其最坏的输出电压是V即被噪如果要使该电压能在输入端被正确识别为高电平，，OHmin声污染后的电压值应该不小于V，则噪声容限为VV。
对于输出是低电平的情况，噪声容限为V ILmaxIHminOHminIHmin V。
OLmax输出电流的定义如下。
I：输出低态且仍能维持输出电压不大于V时，输出端能吸收的最大电流；OLmaxOLmax I：输出高态且仍能维持输出电压不小于V时，输出端可提供的最大电流。
OHminOHmax（4）扇出逻辑门的扇出（fanout）是指该门电路在不超出其最坏情况负载规格的条件下能驱动的输入端的个数。
扇出不仅依赖于输出端的特性，还依赖于它驱动的输入端的特性。
扇出的计算必须考虑输出的两种可能状态：高电平状态和低电平状态。
直流扇出能力的计算方法为：最大输出电流/最大输入电流。
一个门电路的高电平扇出和低电平扇出不一定相等。
通常，门电路的总扇出应为高电平扇出和低电平扇出中的较小值。
（5）CMOS电路的动态特性转换时间可分为输出上升时间t和输出下降时间t，其值的大小和门的导通电阻与负载电容之积成正比。
fr 传输延迟时间t指的是从输入变化到输出变化所需的时间。
其值取决于器件内部的结构与信号传输的路径；p同一个器件，不同输入/输出间的传输延迟可能不同，由多种因素决定。
（6）CMOS电路的功耗输出不变时的CMOS电路功耗称为静态功耗。
CMOS电路在状态转换时消耗的电能称为动态功耗，其来源是输出端上的电容性负载C，输出从低到高转换时，电流流过P沟道晶体管给负载充电，类似地，输出从L 高到低转换时，电流流过N沟道晶体管给负载放电，这两种情况下晶体管导通的电阻都消耗功率。
充电开始2/2CV，则每次转换消耗的电能为/2时电压变化为V，结束时电压变化很小，故平均电压变化为V，若2．ExercisesDDDD DDL2fCV次，则由电容性负载引起的动态功耗为2f。
每秒钟变化DDLThe Stub Series Terminalted low Voltage(SSTV) logic family, used for SDRAM modules, defines a LOW signal to be in the range ～, and a HIGH signal to be in the range ～. Under a positive-logic convention, indicate the logic valueassociated with each of the following signal levels:(a) (b) (c) (d)(e) (f) (g) (h)(c) 1(d) undefined (b) 0(a) 0(e) undefined (f) undefined (h) undefined (g) 1Repeat exercise using a negative-logic convention.(a) 1(b) 1(c) 0(d) undefined(h) undefined(e) undefined (f) undefined (g) 0True or false: For a given set of input values, a NAND gate produces the opposite output as a NOR gate.When the two inputs are different, it will be ture.For a given silicon area, which is likely to be faster, a CMOS NAND gate or a CMOS NORCMOS NAND will be faster than CMOS NOR.Which has fewer transistors, a CMOS inverting gate or a noninverting gateCMOS inverting gate has fewer transistors.For each of the following resistive loads, determine whether the output drive specifications of the 74HC00 over the commercial operating range are exceeded (use V= ，V = and V = V). You may not exceed CCOHmin OLmax I (4mA) or I(4mA) in any state.OHmax OLmax(1) to V and 820 to GND CC(2) 470 to V and 470 to GND Vcc Vcc CCR1×R2 / (R1+R2) (1) V = Vcc The Vin ×820 / (1200+820)= Vo≈74HC00I= Vcc / R1 Short RVin2 / IR= 820 ShortThev Thev= R1×R2 / (R1+R2)= 1200×820 / (1200+820)≈mA < I= 4 mA≈= = ∵V ∴I(V-V) / R OHmax OHminOHThev Thev OHmin< I= 4 mA) / R= = ∵V ∴I(V - V≈mA OLmax OLmaxThevOLThev OLmax因此，没有超出商用工作范围，可以正常驱动负载。
VccVcc×R2 / (R1+R2) (2) V = VccThev= 5 / 2R1= Vin1470 I= Vcc / R1Vo Short 74HC00 / I= VR ShortThevThev×R2 / (R1+R2)= R1R2Vin2470 = 470 / 2= 235≈mA ) / RV>I= 4 mA= = ∵V ∴I(V-OHmax Thev OHminOHminOHThev∵V = ∴I= (V - V) / R≈mA >I= 4 mA OLmax ThevOLmaxOLOLmaxThev因此，超出了商用工作范围，不能驱动负载。
VVVV = V. = V, and How much Schmitt-trigger 4.7 A particular inverter has = V, = V, IHminILmax?T+T hysteresis does it haveVV= = Hysteresis = -?TT+Discuss the pros and cons of larger versus smaller pull-up resistors for open-drain CMOS outputs.较小的上拉电阻：优点是输出电平在上升时较快，使得其工作运行的速度较快；缺点是在输出低电平时电源对地的电流较大，使得其功耗较大。
较大的上拉电阻：优点是在输出低电平时电源对地的电流较小，使得其功耗较小；缺点是输出电平在上升时较慢，使得其工作运行的速度较慢。
How many diodes are required for an n-input diode AND gaten diodes are required.Compute the maximum fanout for each of the following cases of a TTL output driving multiple TTL inputs. Also indicate how much “excess”driving capability is available in the LOW or HIGH state for each case. ( Refer to datasheets in Appendix )(1) 74LS driving 74AS (2) 74LS driving 74F(1) 根据数据表，74LS的I= 8 mA，74AS的I= mA ILmax OLmax∴Low-state Fan-Out = 8 / = 1674LS的I= -400μA，74AS的I= 20μA IHmax OHmax∴High-state Fan-Out = 400 / 20 = 20因此，总的最大扇出为16。