数字电路设计

数字电路基本参数
触发器的Tco参数只与器件的工艺和温度 有关
由于时钟输入或数据输出电路上的延时， 器件或模块的Tco可能会有变化，例如：
数字电路基本参数
我们现在已经学习了数字电路的基本参 数：
TDelay Tsu
Th
Tco fmax ？？？
数字电路基本参数
我们在电路中，实际上触发器和组合逻辑是以以下
同步数字电路设计
异步电路（组合逻辑电路）：
TDelay
T0
T1
T2
T3
Tn
C0 C1 C2 C3
Cn
TDelay = T0 + T1 + T2 + T3 + …… + Tn
同步数字电路设计
同步电路（时序电路）：
源自文库TDelay
T0
T1
T2
T3
C0 DFF C1 DFF C2 DFF C3
Clk
TDelay = n ╳ TClk + Tco
举例
设计一个UART的接收电路
波特率19.2，偶校验，1位停止位
Uart_Rx
D7 D6 D5 D4 D3 D2 D1 D0 C
D0
起
数据
校停
始
验止
位
位位
电路设计的三个层次
定义输入输出端口
输入：UartRx、SysClk、Read 输出：Data、New、Err
UartRx SysClk
性的无限空间； 电路设计所使用的“原料”和艺术作品一样，
简单而且为所有人共知； 电路的表现形式和艺术作品一样，相同的内
容，相同的目的，可能会有不同的表现形式。
……
认清数字电路设计
因为电路设计是一门艺术，所以
它不可以速成； 必须正确的入门方法； 必须经常重复练习； 在实现以前必须有完整的构思。
Clk
Cnt
认清数字电路设计
利用移位寄存器完成电路功能
D0
D1
D2
Shift
Q
D3
Load
Carry
Clk
Cnt
电路设计的三个层次
完成功能
能够完成电路要求完成的功能
工作可靠
电路的工作对外围环境要求最低； 电路不受温度、工艺等因数的影响
可重用（可移植）
能方便的在别的电路中使用
电路设计的三个层次
当TClk> Tn，组合逻辑的延时与TDelay 无关。
同步数字电路设计
假设因为温度、工艺或布线改变，造成 电路的延时改变了△t,对于异步电路：
T
= (T1+ △t)+( T2+ △t)+(T3+
△t)+(T4+ △t)…… +(Tn+ △t)
= T1+ T2+ T3+ T4…… +Tn+ △t ╳n
这么办？？？
电路设计的三个层次
所以我们在设计电路时，最好能使电路 可重用，或尽可能简单的修改原设计的 情况下对电路进行移植。
数字电路基本参数
无时钟信号的电路（组合逻辑）
In1
In2
Out
In3
TDelay
对于组合逻辑的电路，在电路分析时只有输入到输出的延时（Tdelay）， 由于电路实现的原因，不同的输入到输出的延时不同，不同的工艺产 生的延时不同，不同的温度会导致延时不同。
数字电路基本参数
有时钟信号的电路（时序电路）
D CLK
Q
D Clk
Tsu
Th
Tco
DQ
Q
Tsu：建立时间，表示在时钟有
效沿前数据维持不变的时间
Th：保持时间，表示在时钟有
效沿后数据维持不变的时间
Tco：输出延时，表示在时钟有
效沿后数据输出的时间
数字电路基本参数
Tsu、Th是对输入信号中数据和时钟相位的表征， 通常我们提及这两个参数时，一般是指器件对 输入的要求，即要求输入的最小建立时间 （ Tsu ）和最小保持时间（ Th ）；
= TDelay + △t ╳n
变化引起的延时为△t ╳n
我们来看下面情况：
发送的时钟和接收的时钟源不同步 传输中出现干扰 读信号和接收时钟不同步 接收电路伪同步
这些都是可靠性问题
电路设计的三个层次
我们修改了电路，电路工作已经十分可 靠，现在我们可以说设计结束了。
如果我们我们接到另一个项目需要做一 个URAT，要求有些不同：
波特率、校验位、停止位可变； CPU中断响应慢
Read
Uart
Data New Err
电路设计的三个层次
功能实现（框图）
UartRx
SysClk Read
接收定 时控制
下降沿 检测
采集时 钟生成
奇偶/停 止位
移位寄 存
标志产 生
Err Data New
电路设计的三个层次
完成功能（电路图）
电路设计的三个层次
该电路能完成要求的功能，我们的设计已经结 束
Tn
Cn DFF
同步数字电路设计
TDelay = n ╳ TClk + Tco
Tdelay与组合逻辑的延时（Tn）无关
是？
否？
因为fmax = 1/（ Tco + Tn + Tsu），Tn为触发 器间的组合逻辑的最大的延时
由于Tco 和 Tsu在同一芯片中基本上是个常数， 所以Tn直接影响fmax。
结构存在的：
Tco
TDelay
Tsu
D
DQ
Clk
DQ
Q
T = Tco + TDelay + Tsu
当时钟沿有效时，经过时间T，信号传达到第二个寄存器。 要使电路能可靠工作，必须Tclk ≥T，如果满足此要求，时钟频率为 fClk≤ 1/T ；则fmax = 1/T 。
同步数字电路设计
在数字电路中为什么要使用同步数字电 路？ 可靠性 处理速度
数字电路设计
内容提要
绪论 电路设计规则 电路设计流程 电路验证方法 电路实现 结束语
绪论
认清数字电路设计 电路设计的三个层次 正确的入门方法 数字电路的基本参数 同步数字电路设计
认清数字电路设计
电路设计是一门艺术
象艺术技巧一样，深不可测，奥妙无穷； 电路设计工程师和艺术家一样，有发挥创造
认清数字电路设计
举例：
设计一个电路完成以下波形描述的功能。
Clk
D0
D1
D2
D3
Q
D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3
0123012301230123
认清数字电路设计
利用选择器完成电路功能
D0
D1
D2
Mux
Q
D3
Sel
Cnt[1..0]
触发器的这两个参数只与器件的工艺和温度有 关
当我们的输入的相位要求不能满足该要求时， 触发器的值将不能达到预期结果（即我们常说 的不确定）。
数字电路基本参数
对于一个触发器来说， Tsu +Th为一个常量。 由于有外围电路的作用，我们所看到的最小建 立时间（ Tsu ）和最小保持时间（ Th ）可能 有变化。例如：