等精度测频原理.
等精度测频
等精度测频方法是在直接测频方法的基础上发展起来的。
它的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此，避除了对被测信号计数所产生±1个字误差，并且达到了在整个测试频段的等精度测量。
其测频原理如图1所示。
在测量过程中，有两个计数器分别对标准信号和被测信号同时计数。
首先给出闸门开启信号(预置闸门上升沿)，此时计数器并不开始计数，而是等到被测信号的上升沿到来时，计数器才真正开始计数。
然后预置闸门关闭信号(下降沿)到时，计数器并不立即停止计数，而是等到被测信号的上升沿到来时才结束计数，完成一次测量过程。
可以看出，实际闸门时间t与预置闸门时间t1并不严格相等，但差值不超过被测信号的一个周期[4]。
图1 等精度测频原理波形图等精度测频的实现方法可简化为图2所示。
CNT1和CNT2是两个可控计数器，标准频率信号从CNT1的时钟输入端CLK输入；经整形后的被测信号从CNT2的时钟输入端CLK输入。
当预置门控信号为高电平时，经整形后的被测信号的上升沿通过D触发器的Q端同时启动CNT1和CNT2。
CNT1、CNT2同时对标准频率信号和经整形后的被测信号进行计数，分别为N S与N X。
当预置门信号为低电平的时候，后而来的被测信号的上升沿将使两个计数器同时关闭，所测得的频率为(F S/N S)*NX。
则等精度测量方法测量精度与预置门宽度的标准频率有关，与被测信号的频率无关。
在预置门时间和常规测频闸门时间相同而被测信号频率不同的情况下，等精度测量法的测量精度不变。
图2 等精度测频实现原理图误差分析设在一次实际闸门时间t中计数器对被测信号的计数值为Nx，对标准信号的计数值为Ns。
标准信号的频率为fs，则被测信号的频率如式(1):fx=(Nx/Ns)·fs (1) 由式1-1可知，若忽略标频fs的误差，则等精度测频可能产生的相对误差如式(2-2):δ=(|fxe-fx|/fxe)×100% (2) 其中fxe为被测信号频率的准确值。
第八讲 等精度测频
第八讲三、设计实例等精度频率、占空比测量仪1．综述传统频率测量方法是对设定的闸门时间内脉冲进行计数，有两个主要因素影响精度，其一是闸门时间的准确度，其二是对低频信号的取整误差，为了消除以上两个因素的影响可选择等精度测频法。
但等精度测频法占用可编程器件资源量大，如选用24位计数器的频率计，仅测频部分就占用了EPM7128芯片的百分之九十以上的资源；若选用100MHz标准时钟，其闸门时间仅能选择在0.168s以下，测频范围在6Hz以上，限制了对低频的测量。
若要扩大低频量程，需要相应增大可编程器件容量，则体积、功耗和价格相应增加。
本文所述等精度频率、占空比测量仪采用将复杂可编程逻辑器件（CPLD）与低功耗单片机相结合，由CPLD完成高频信号计数，单片机完成低频信号计数、频率和占空比计算和显示控制等功能，即简化了仪器的结构，又扩大了低频量程。
如单片机采用长整形变量计数（32位），再加上CPLD中16位计数器，等效为48位计数器构成的等精度测量仪，当选用100MHz标准时钟时，低频范围可达3.55×10-7Hz。
本文所述等精度频率、占空比测量仪结构框图如图8-1所示，CPLD可编程逻辑器件选用的是EPM7064芯片，单片机可根据实际情况选用。
图8-1 等精度频率、占空比测量仪结构框图单片机发出如下所示控制信号：CLEAR：SLCE为高时CPLD芯片内各计数器清零信号；SLCE为低时占空比清零和测量启动信号。
SLCE：功能选择控制信号。
高电平测频；低电平测占空比。
CONTRL：闸门时间信号。
高电平测频；低电平测占空比。
S[2..0]：输出选择控制信号。
000—CPLD 输出标准时钟信号四位计数值最低位；001—CPLD 输出标准时钟信号计数值次低位；010—CPLD 输出标准时钟信号计数值第三位；011—CPLD 输出标准时钟信号计数值第四位；100—CPLD 输出被测信号四位计数值最低位；101—CPLD 输出被测信号计数值次低位；110—CPLD 输出被测信号计数值第三位；111—CPLD 输出被测信号计数值第四位。
实验四 等精度测频
实验四 等精度测频一、实验目的1. 掌握Quartus II 软件的基本应用。
2. 掌握Modelsim 软件的基本应用，学习通过仿真波形观察各信号逻辑关系。
3. 练习例化，多模块连接，规划小型程序结构。
4. 掌握等精度测频原理及Verilog 程序实现方法。
二、实验仪器与软件1. 电脑2. FPGA 开发板FB1393. Quartus II 软件4. Modelsim 软件三、 实验原理频率是一个基本物理量，在各种物理实验及电路设计项目中经常对频率量进行测量，通常频率测量有三种方法：测周法、定时计数法和多周期同步测频法（等精度测频）。
1. 测周法被测信号系统时钟测周法，适用于低频信号图1 测周法原理图测周法即测量一个信号周期（上升沿到上升沿）内包含的系统时钟周期的个数N ，由于系统时钟周期为已知（系统频率fsys 的倒数），因此很容易算出被测信号的周期：T = N * (1 / fsys)进而得到被测信号频率： F = fsys / N从上述公式中可以得出，测周法适用于频率较低的信号，频率越低测量精度越高，同时测量时间也越慢。
2. 定时计数法 被测信号 闸门时间t定时计数法，适用于高频信号不同步图2 定时计数法定时计数法即在一个规定时间t （闸门）内，测量被测信号的周期个数N ，则被测信号周期为：T = t/N ，频率为：F = N/t 。
从上述公式可以看出，定时计数法时候与频率较高的信号，频率越高精度越高。
3. 多周期同步测量法被测信号系统时钟预置闸门同步闸门多周期同步测量（等精度）T = scnt * (1/fsys) / ecntF = ecnt * fsys / scnt图3 多周期同步测频法 多周期同步测频法原理如图3所示，预置闸门控制单次测量时间，当预置闸门开启（高电平）时，测频并没有真正开始，而是要等到被测信号的上升沿到来，才开启同步闸门，即开始真正的测频。
同样，当预置闸门关闭（低电平）时，测频并没有被终止，而是要等到被测信号的上升沿到来，才关闭同步闸门，停止测频。
基于单片机的等精度测频法及其应用研究
基于单片机的等精度测频法及其应用研究一、研究背景在许多电子测量中，频率是一个基本参数。
然而，频率测量是非常复杂的，特别是对于高频率和低频率的测量。
精确的频率测量对于各种电子设备的研究和制造都非常重要。
传统测频法中常用的是时间差测量法和计数测量法，这两种方法都具有测量精度不够高及难于自动化等缺点。
因此，需要研究一种更高精度的测频方法，这就是等精度测频法。
二、等精度测频法的基本原理等精度测频法是一种基于数字信号处理技术的测频方法。
该方法基于两个相邻的周期振荡信号之间的相位差求得信号的频率。
其基本原理如下：在相邻的周期T1和T2之间，通过计算第一个周期的信号与第二个周期信号之间的相位差$\\Delta\\phi$，反推出第二个周期信号的频率f：$$ f = \\frac{1}{2\\pi}\\cdot\\frac{\\Delta\\phi}{T_2-T_1} $$由上式可知，等精度测频法只需要获取两个相邻周期信号的相位差和两个周期的时间，即可求出信号的频率，测量精度较高。
三、等精度测频法的软件实现等精度测频法的实现需要用到数字信号处理技术，可以通过单片机结合C语言软件实现。
主要步骤如下：1.信号采样将需要测量的信号经过高精度的AD采集电路进行采样，将信号转换成对应的数字信号。
2.相位差计算通过数字信号处理技术，计算出相邻周期信号之间的相位差。
3.频率计算根据相邻周期信号的相位差和两个周期的时间，计算出信号的频率。
4.结果输出将计算出的结果输出到数码显示管等输出模块中，实现信号的频率测量功能。
四、等精度测频法的应用等精度测频法在电子设备制造、通信领域、科研实验等方面都具有重要应用价值。
例如：1.信号频率稳定性测试将需要测试的信号经过等精度测频法测量其频率稳定性，可用于评估设备的性能。
2.信号调制解调信号的调制解调中需要精确测量信号的频率，等精度测频法可以实现这一功能。
3.相位锁定在数字信号处理中，需要实现相位锁定功能来避免信号相位偏差造成的误差。
基于单片机的等精度数字测频装置的原理及实现
其中 Ä®’ 为计数器 ®’ 产生的量化误差 Œ最大为 ? ‘ 个 ´Ã "在实际设计中 Œ选择适当的时标周期 ´Ã 和 闸门宽度 ´Ç 可使 ®’ 始终足够大 Œ 并在 ÆØ的全频段 范围内得到足够多的有效位数的显示结果 "
“ 基于单片机的等精度数字测频方案
- £³ • •‘ 系列单片机具有两个 ‘– 位的定时器• 计数器 ´‘ 和 ´• Œ它们可分别代替图 ’ 中的计数器 ®‘ 和 ®’ › 单片机的外部中断功能可方便地实现闸门开 关与被测信号的跳变沿同步 › 利用单片机的数据运 算能力可编制相应的乘除法程序 Œ 并实现测量结果 的等精度显示 "
等精度法测频测量原理M法
等精度法测频一、 测量原理M 法、T 法的测量精度不仅取决于基准时间和计数器的计数误差，还取决于频率的高低，频率不同则精度不一样，M 法在高频段的准确度相对较高，T 法在低频段的准确度较高．M／T 法(等精度测量法)则在整个测试频段的精度一样，闸门信号是被测信号周期的整数倍，即与被测信号同步，因此大大减少了误差，但由于只与被测信号同步，而不与标准时钟同步，因此还是存在着±1计数误差．其测频原理图如图1所示，误差计算为'00000||||11100%x x x f f M f M M t f σ-∆=⨯=≤= 式中：x f 是被测信号频率真实值，'x f 是被测信号频率测量值，0t 为闸门时间，0f 为标准时钟频率。
由上式可知，误差与闸门时间和标准时钟频率有关，闸门时间越长，标准时钟频率越高，误差越小。
由于用等精度测频法时所采取的标准时钟频率比较高(10MHz 以上)，因此±1计数误差相对很小。
二、 基于FPGA 的实现采用FPGA 设计，主要产生如下时序： StartClrTclkLockFclk其中，Start 作为闸门信号，Clr 是清零信号，Tclk 是被测信号，Lock 是锁存信号，Fclk 是标准频率信号。
当检测到Start 为高时，测量开始。
开始后Tclk 的第一个周期将Clr 和Lock 置高，将两个计数器全部清零。
当下一个Tclk 上升沿来临时将Clr 置低，同时开启两个计数器，开始计数。
待检测到Start 为低时，在Tclk 的下一个上升沿停止计数，将结果锁存，得到N t 和N 0，则可换算出被测信号的频率为:00t t N f f N = 测量电路如下：仿真时，clk1周期为20ns，频率为50M；clk2周期为203ns，频率为4.92611M。
当gate取值为50us时仿真结果波形如下，计算得测量的频率为4.92620M，误差为0.00009MHz.当gate取值为100us时仿真结果波形如下,计算得测量频率为4.92606M，误差为0.00005MHz。
1、等精度频率测量解析
二、 等精度频率计的测量过程
1． 测量准备 P1.3发出复位信号，使计数器清零；同时P1.1也发复位信号，使同步D触 发器的Q 端为低电平，则主门Ⅰ和主门Ⅱ关闭。这时P1.0的初状态为“1”，使 D触发器的D 2． 测量开始 P1.0从高电平跳到低电平，使D触发器的D端为“0”，这时被测信号一旦 到达CK端，触发器Q立即由“0”→“1”，同步门被打开，被测信号和时间信号分 别进入相应的计数器进行计数。的P1.0从高电平跳到低电平的同时，也启动了
(3)中界频率
测频误差及测周 10－ 1
误差与被测信号频率 的关系如图示，图中 10－ 2 测频和测周两条误差 10－ 3
曲线交点所对应的频 10－ 4
率称中界频率fxm 。10－ 5
N N
测频 量化 误差
闸门T＝0.1 s 1 s 10 s
10－ 6
测周 量化 误差
0.1 s 10 ns 时标 1 ns
等精度测量法的时序波形图
预置闸门时间产生电路产生预置的闸门时间TP，TP经同 步电路产生与被测信号（fx）同步的实际闸门时间T。
主门Ⅰ与主门Ⅱ在时间T内被同时打开，于是计数器Ⅰ 和计数器Ⅱ便分别对被测信号 （fx）和时钟信号（f0）的周 期数进行累计。
在T内，计数器Ⅰ的累计数NA＝fx×T；计数器Ⅱ的累计数NB＝f0×T。
2． 通道部分
主要由放大、整形和 一个十分频的预分频电路 组成。本机设计测频范围
20Hz～100MHz，当 被测频率大于10MHz时， 需先经预分频电路分频后 再送入计数器电路。
3． 同步电路
由主门Ⅰ、Ⅱ及同步控制电路组成。主门Ⅰ控制被测信号fx的通过，主门
Ⅱ
fO的通过，两门的启闭都由同步控制电路控制。
等精度测频 (2)
毕业设计（论文）摘要频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。
稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。
随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，士1个计数误差始终是限制测频精度进一步提高的一个重要因素。
本设计采用等精度频率设计原理和8051软核做微处理器。
通过分析士1个计数误差的来源得出了一种新的测频方法:检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。
充分利用8051软核简化外围电路及降低系统设计的复杂度。
采用VHDL语言，成功的编写出了设计程序，并在Qutus II软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。
最，给出了较详细的设计方法和完整的程序设计以及调试结果。
关键词:EDA、FPGA、全同步、数字频率计、VHDL语言、8051ABSTRACTFrequency is a basic parameter of elcetornics field，meanwhile，it’saver important Param ete.Stable clock is very important in high electronics syetem.determining the syetem perfermance directly.With the development of technology of electronics，the frequency measurement System using higher clock，the frequency measurement technology has very nice development .In despite of using all other advanced ftequency measurement methods，the Positive and negativel errors was a very important factor that stop frequency measurement precision improving all through. This design uses the design principle and the frequency of such precision 8051 soft nuclear do microprocessors.Through analyzing the origin of the Positive and negative got a new frequency measurement methods: checkingt measured and standard signal’s Phase，if the Phase is synchronous.then the counters start counting when the signal’s Phase is synchronous again. The counters to stopping working by Phase in一Phase to eliminate counting erors，then getting the real frequency through calculating. Make full use of the 8051 soft IP simplified peripheral circuit and reduce the complexity of the system design. the design of complete digital cymometer was successful using VHDL language, successful writing out design program, and in Qutus II software environment ,and procedures obtained good effect. The detail is presented, the design method and program design and commissioning of full results.Keywords：EDA、FPGA、、Complete ln-phase、DigtaICymomcter、VHDL、8051目录摘要..................................................................................................................................... I I ABSTRACT . (III)绪论 (1)第一章系统分析与方案论证 (3)第二章微处理器的简介 (5)2.1 FPGA简介 (5)2.1.1 FPGA的工作原理 (5)2.1.2 FPGA配置模式 (6)2.2 8051单片机IP软核应用系统构建 (7)2.2.1 8051单片机IP软核应用系统构建 (7)2.2.2 K8051单片机软核基本功能和结构 (7)第三章频率计的工作原理 (11)3.1 测频原理介绍 (11)3.2 测周原理 (13)第四章系统硬件的设计与实现 (14)4.1 系统的整体框图 (14)4.2 K8051单片机软核实用系统构建和软件测试 (14)4.3 测频模块的设计及调试 (15)第五章系统软件设计 (22)5.1 系统软件总体设计 (22)5.2 测频及测周程序设计 (22)5.3 显示程序设计 (24)第六章系统整体调试 (25)结束语 (26)致谢 (27)参考文献 (28)附录 (29)附件1.总体硬件图 (29)附件2 单片机控制程序 (30)绪 论随着 数 字 电路应用越来越广泛，传统的通用数字集成电路芯片已经很难满足系统功能的要求，而且随着系统复杂程度的不断增加，所需通用集成电路的数量呈爆炸性增长，使得电路板的体积迅速膨胀，系统可靠性难以保证。
等精度测频仪
作 者 简 介 ： 世 儒 （９ ４一） 男 ， 林 长 春 人 ， 林 化 工 学 院 教授 ， 要 从 事 自动 化 仪 表 的 教 学 和 科 研 工 作 杨 １４ ， 吉 吉 主
维普资讯
吉
林
化
工
学
院
学
报
２ｏ ０ ２年
化与 时 钟 脉 冲 （ 里 用 这
摘 要 ：采 用 等 精 度原 理 设 计 的 测 频 仪 ， 服 了 常 规 测 频 方 法 的 ±１误 差 ， 有 测 量 范 围 宽 ， 度 高 的 特 克 具 精 点 。 点讨论 了具体 实现方法 ． 重 关 键 词 ：测 量 ； 率 ； 精 度 频 等
文 献 标 识 码 ：Ａ
中 图分 类 号 ： Ｔ ６ Ｈ ８２
维普资讯
第 １ ９卷
第 ２期
吉 林 化 工 学 院 学 报
Ｊ ＯＵＲＮ Ｉ Ｉ ＮＳ ＴＵＴ Ｆ Ｃ ＭＩ Ｌ Ｔ ＨＮＯＬ ＡＬ ＯＦ Ｊ Ｌ Ｎ Ｉ ＴＩ Ｅ Ｏ ＨＥ ＣＡ ＥＣ ＯＧＹ
Ｖ ０ ． ９ ＮＯ． １１ ２
做 Ｃ ０ ７的 时 钟 脉 Ｄ４ ２
＝
１， ） 闸门 时 间信 号 ｒ 在 Ｉ Ｔ ［ ＮＴ 引 脚上 ， 加 Ｎ ０Ｉ —— ｌ ｆｉ １
冲 ）的上 升沿 同 步 ． Ｐ Ｃ Ｕ采 用 ８ Ｃ １ 利用 ８ Ｃ １ ９ ５． ９ ５ 内部 的两个 定 时 ／计数 器分 别 对 和 进 行 计 数 ． 时 ／ 数 器 ０和定 时 ／计 数 器 １ 工作 在 操 定 计 均 作模式 １１ （ ６位计数 器 ）且 均 为 计 数 器方 式 （ ／ ， Ｃ『
表 １ Ｃ ４２ Ｄ ０ ７真 值 表
满 足 实 时检 测 的 要求 ． 用 等精 度 检测 原 理 ， 利 既可 从 原 理 上 克服 － 误 差 ， 可 提高 检 测速 度 ． １ －１ 又
等精度法测频率计的原理
等精度法测频率计的原理引言：等精度法测频率计是一种常用的频率测量方法，它利用稳定的参考信号与待测信号进行比较，从而精确地测量待测信号的频率。
本文将介绍等精度法测频率计的原理及其工作流程。
一、原理概述：等精度法测频率计的原理基于频率比较技术，通过将待测信号与参考信号进行相位比较，从而得到待测信号的频率信息。
其核心思想是将待测信号与参考信号进行周期性的比较，通过计算比较结果的平均值来消除测量误差，从而提高测量精度。
二、工作流程：等精度法测频率计的工作流程主要包括以下几个步骤：1. 产生参考信号：首先需要产生一个稳定的参考信号，通常使用高稳定度的晶振或标准频率源作为参考信号源。
2. 将待测信号与参考信号进行比较：待测信号与参考信号经过相位比较，得到相位差信息。
3. 相位差计算：通过测量待测信号与参考信号的相位差，可以计算出待测信号的周期。
4. 周期计算：根据相位差计算出的周期信息，可以得到待测信号的频率。
5. 精度提高：为了提高测量精度，需要进行多次测量并取平均值，以消除测量误差。
三、关键技术说明：等精度法测频率计的实现需要借助一些关键技术，包括：1. 相位锁定技术：通过将待测信号与参考信号进行相位锁定，可以确保两者相位一致，从而实现准确的相位比较。
2. 周期计数器：周期计数器用于测量待测信号与参考信号的相位差，通过计数器的计数结果可以得到待测信号的周期信息。
3. 数字信号处理：为了提高测量精度，可以利用数字信号处理技术对测量结果进行滤波、平均等处理，以消除噪声和提高信号质量。
四、优缺点分析：等精度法测频率计具有以下优点：1. 高精度：通过多次测量并取平均值的方法，可以消除测量误差，提高测量精度。
2. 稳定性好：利用稳定的参考信号进行比较，可以保证测量结果的稳定性。
3. 适用范围广：等精度法测频率计适用于各种频率范围的信号测量，包括低频、中频和高频等。
然而，等精度法测频率计也存在一些缺点：1. 对参考信号要求高：由于等精度法测频率计依赖于参考信号的稳定性，因此对参考信号的要求比较高。
等精度频率计设计
等精度频率计设计一、设计原理：测试频率的基本方法包括直接测频法和测周法。
其中直接测频法是产生一个标准宽度（例如1s）的时基信号，然后在这个信号时间范围内打开闸门对被测频率信号进行计数。
此方法的弱点之一是高精度的标准时基信号不容易获得；其二这种方法对于高频信号有保证，但对于低频信号由于计数周期有限测试精度较低。
测周法是用被测信号作为闸门信号、对标准脉冲信号进行计数，显然这种方法适合测量低频信号的频率。
等精度测频法的核心思想是用两个计数器分别对标准脉冲和被测脉冲在相同时间内进行计数，计数时间严格同步于被频脉冲。
这种方法的最大优点是测试的精度和被测信号的频率无关，因而可以做到等精度测量。
其测试原理所示：二、等精度测频误差分析：设在一次实际的闸门时间τ以内记得被测信号和标准信号的计数值分别为N x和N s，标准信号的频率为Fs，则被测信号的频率为：若被测信号的实际频率为Fxe ，则测量误差为：由于实际闸门完全同步于被测脉冲，因此t=N x T x(其中为被测信号的周期）。
而对T s的计数则最多相差1。
所以被测信号真实的频率可以表示为：由以上各式可以得到：误差与被测频率无关，因而称为等精度测频。
三、系统框图：四、系统组成：（1）FPGA测频电路：是测频的核心电路模块，由FPGA器件组成。
（2）单片机电路模块：用于控制FPGA的测频操作和读取测频数据，并做出相应处理。
（3）数码显示模块：用8个数码显示测试结果，并采用串行静态显示方法五、FPGA模块：顶层文件波形仿真六、单片机模块：七、心得：附录一：ＦＰＧＡ程序LIBRARY IEEE;－－D_FF程序USE IEEE.STD_LOGIC_1164.ALL;ENTITY D_FF ISPORT ( CLK,D,CLR : IN STD_LOGIC;Q : OUT STD_LOGIC);END D_FF;ARCHITECTURE behav OF D_FF ISBEGINPROCESS (CLK,CLR)V ARIABLE Q1:STD_LOGIC;BEGINIF CLR='1' THEN Q1:='0';ELSIF CLK'EVENT AND CLK='1' THENQ1:=D;END IF;Q<=Q1;END PROCESS;END behav;LIBRARY IEEE;－－BZH程序USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY BZH ISPORT ( BENA,BCLK,CLR : IN STD_LOGIC;BZQ : OUT STD_LOGIC_VECTOR(31 DOWNTO 0)); END BZH;ARCHITECTURE behav OF BZH ISBEGINPROCESS (BCLK,CLR,BENA)V ARIABLE BZQ1:STD_LOGIC_VECTOR(31 DOWNTO 0);BEGINIF CLR='1' THEN BZQ1:=(OTHERS =>'0');ELSIF BCLK'EVENT AND BCLK='1' THENIF BENA='1' THENBZQ1:=BZQ1+1;END IF;END IF;BZQ<=BZQ1;END PROCESS;END behav;LIBRARY IEEE;－－TF 程序USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY TF ISPORT ( ENA,TCLK,CLR : IN STD_LOGIC;TSQ : OUT STD_LOGIC_VECTOR(31 DOWNTO 0)); END TF;ARCHITECTURE behav OF TF ISBEGINPROCESS (TCLK,CLR,ENA)V ARIABLE TSQ1:STD_LOGIC_VECTOR(31 DOWNTO 0);BEGINIF CLR='1' THEN TSQ1:=(OTHERS =>'0');ELSIF TCLK'EVENT AND TCLK='1' THENIF ENA='1' THENTSQ1:=TSQ1+1;END IF;END IF;TSQ<=TSQ1;END PROCESS;END behav;LIBRARY IEEE;－－MUX64_8 程序USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY MUX64_8 ISPORT ( SEL : IN STD_LOGIC_VECTOR(2 DOWNTO 0);BZQ : IN STD_LOGIC_VECTOR(31 DOWNTO 0);TSQ : IN STD_LOGIC_VECTOR(31 DOWNTO 0);DATA : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END MUX64_8;ARCHITECTURE behav OF MUX64_8 ISBEGINDATA <= BZQ(7 DOWNTO 0) WHEN SEL="000" ELSE BZQ(15 DOWNTO 8) WHEN SEL="001" ELSEBZQ(23 DOWNTO 16) WHEN SEL="010" ELSEBZQ(31 DOWNTO 24) WHEN SEL="011" ELSETSQ(7 DOWNTO 0) WHEN SEL="100" ELSETSQ(15 DOWNTO 8) WHEN SEL="101" ELSETSQ(23 DOWNTO 16) WHEN SEL="110" ELSETSQ(31 DOWNTO 24);END behav;附录二：单片机程序#include <reg51.h>sbit clr=P2^3;sbit cl=P2^4;sbit start=P2^5;unsigned long fx,fs=199981300,save;unsigned char code led_tab[]={0xfc,0x60,0xda,0xf2,0x66,0xb6,0xbe,0xe0,0xfe,0xf6,0x01,0x00};//LED数码管显示0123456789.共阴反向送数void delay(unsigned char z);void send(unsigned char m);void display(unsigned long n);struct p2_control{unsigned sel:3;}dat;void main(){unsigned long nx=0,ns=0,input=0;while(1){cl=0;clr=0; //初始化clr=1;delay(1);clr=0; //清零cl=1;delay(2000);cl=0; //产生闸门信号clif (start!=0){for(dat.sel=0;dat.sel<8;dat.sel++){P2=dat.sel;delay(1);input=P0;switch(dat.sel){case 0 : ns=ns+input;break;case 1 : ns=ns+(input<<8);break;case 2 : ns=ns+(input<<16);break;case 3 : ns=ns+(input<<24);break;case 4 : nx=nx+(input);break;case 5 : nx=nx+(input<<8);break;case 6 : nx=nx+(input<<16);break;case 7 : nx=nx+(input<<24);break;}}}fx=(nx/ns)*fs;// while(fx==save);// save=fx;display(fx);}}void delay(unsigned char z) //1ms延迟{unsigned int x,y;for(x=z;x>0;x--)for(y=124;y>0;y--);}void display(unsigned long n) //显示，单位为Hz {int c;for(c=0;c<8;c++) //去余辉{send(11);}send(n/10000000);n=n%10000000;send(n/1000000); n=n%1000000;send(n/100000); n=n%100000;send(n/10000); n=n%10000;send(n/1000); n=n%1000;send(n/100); n=n%100;send(n/10); n=n%10;send(n);}void send(unsigned char m) //发送位数{TI=0;SBUF=led_tab[m];while(TI==0);delay(1);}。
等精度测频
5 等精度测频的应用
基于等精度测频原理的频率计
标准信号
被测信号 复位
分频器
计数器1 D触发器 运 显
计数器2
算
示
原理框图
fx
Nx fs Ns
t1
等精度测频原理图
预置闸门
t
实际闸门
标准信号
被测信号
Ns
Nx
3 误差分析
由于不存在±1误差，所以
1 tf s
对fs的计数Ns最多相差一个数的误差|Δ Ns|≤1 Τ=NxTx 准确值 fxe=[Nx/(Ns+Δ Ns)]/fs
δ =|Δ Ns|/Ns≤1/Ns=1/(Τ ·fs) 由上式可知闸门时间越长，标准频率越高，测频的相对 误差则越小。
等精度测频
60100226 徐凤贺
1 特点：等精度测频法不同于普通的测频法和测周法， 它的闸门时间是被测信号周期的整数倍，从ቤተ መጻሕፍቲ ባይዱ消除了
1误差。达到了在整个测试频段的等精度测量，且与被测 信号频率的大小无关。
2 原理：在测量过程中，预置闸门信号的上升沿启动测
量过程，但此时对被测信号计数的计数器1和对基准时钟 计数的计数器2并没有开始计数。预置闸门信号变为高电 平后，被测信号的第一个上升沿使得实际闸门信号变为 高电平有效信号，计数器1和2开始计数。当预置闸门信 号变为低电平信号时，计数器1和2并没有立即停止计数， 而是要等到紧接在其后的被测信号的上升沿到来时，实 际闸门信号变为低电平无效信号时才停止计数。若记计 数器1的计数值为Nx，计数器2的计数值为Ns，基准频率 为fs，被测频率为fx，则有
4 等精度测频存在的不足及改进方法
不足：等精度测频方法除了需要两个计数器分别对被测信号 和基准时钟进行计数外，还需要附加一个额外的计数器来产 生预置闸门控制信号，而且由于预置闸门控制信号的引入， 增加了同步电路的复杂度。当被测信号频率较高时，被测信 号的上升沿和预置闸门信号的下降沿可能会出现竞争冒险的 问题，从而造成误触发，影响了测量精度，降低了系统的可 靠性。 改进方法：其工作过程分为粗测和精测两步。 粗测时，将被测信号的预分频数设置为2，对其进行分 频，分频后信号的上升沿启动计数器1对基准频率进行计数， 其后紧接着的下降沿启动计数器1对基准频率进行计数，其 后紧接着的下降沿使计数停止，根据计数值的大小估算出
等精度测频原理
Fx＝（F1/N1）* N2……………（2） 显示的频率是2s更新一次，且显示的内容是闸门下降沿时锁存的值。
信号是一个的方波； Fx＝（F1/N1）* N2……………（2）
另外还必须有同样的八个BCD码来对输入的频率进行计数，在闸门下降沿的时候，将后者的值锁存到寄存器中。 预置门电路内部包括一个同步门电路，用来实现被测频标与被测频率的同步，提高测量精度，减少基本误差。
显示的频率是2s更新一次，且显示的内容是闸门下降沿时锁存的值。 预置门电路内部包括一个同步门电路，用来实现被测频标与被测频率的同步，提高测量精度，减少基本误差。
采用直接测频法进行频率测量，具体要求： 当拨动开关为高电平时，测量从外部输入的信号，否则测量系统数字时钟信号模块的数字信号。
被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部输入一个信号进行频率测量。 采用直接测频法进行频率测量，具体要求：
• 该部分与清零脉冲协调工作用来控制两 个计数器的启动脉冲。
Fx/N2=F1/N1；…………………（1）
Fx＝（F1/N1）* N2……………（2）
• 可见，测量精度与预置门时间无关，主 要由F1的频率稳定度来确定，测量精度基 本上近似于频标的稳定度。
等精度数字频率计设计
• 等精度测频时预置门信号通常为1s。
• 预置门电路内部包括一个同步门电路， 用来实现被测频标与被测频率的同步， 提高测量精度，减少基本误差。
，被测频率为Fx，则有公式： 直接测频法的测量准确度与被测信号的频率有关。
• 在闸门信号的下降沿时刻，锁存当前的 直接测频法的测量准确度与被测信号的频率有关。
频率测量的两种方法及等精度测量原理及实现
频率测量的两种方法及等精度测量原理及实现频率测量在电子设计和测量领域中经常用到，因此对频率测量方法的研究在实际工程应用中具有重要意义。
常用的频率测量方法有两种：频率测量法和周期测量法。
频率测量法是在时间t内对被测信号的脉冲数N进行计数，然后求出单位时间内的脉冲数，即为被测信号的频率。
周期测量法是先测量出被测信号的周期T，然后根据频率f=1／T 求出被测信号的频率。
但是上述两种方法都会产生±1个被测脉冲的误差，在实际应用中有一定的局限性。
根据测量原理，很容易发现频率测量法适合于高频信号测量，周期测量法适合于低频信号测量，但二者都不能兼顾高低频率同样精度的测量要求。
1 等精度测量原理等精度测量的一个最大特点是测量的实际门控时间不是一个固定值，而是一个与被测信号有关的值，刚好是被测信号的整数倍。
在计数允许时间内，同时对标准信号和被测信号进行计数，再通过数学公式推导得到被测信号的频率。
由于门控信号是被测信号的整数倍，就消除了对被测信号产生的±l周期误差，但是会产生对标准信号±1周期的误差。
等精度测量原理如图1所示。
从以上叙述的等精度的测量原理可以很容易得出如下结论：首先，被测信号频率fx的相对误差与被测信号的频率无关；其次，增大测量时间段“软件闸门”或提高“标频”f0，可以减小相对误差，提高测量精度；最后，由于一般提供标准频率f0的石英晶振稳定性很高，所以标准信号的相对误差很小，可忽略。
假设标准信号的频率为100 MHz，只要实际闸门时间大于或等于1s，就可使测量的最大相对误差小于或等于10-8，即精度达到1／100 MHz。
2 等精度测频的实现等精度测量的核心思想在于如何保证在实际测量门闸内被测信号为整数个周期，这就需要在设计中让实际测量门闸信号与被测信号建立一定的关系。
基于这种思想，设计中以被测信号的上升沿作为开启门闸和关闭门闸的驱动信号，只有在被测信号的上升沿才将图1中预置的“软件闸门”的状态锁存，因此在“实际闸门”Tx内被测信号的个数就能保证整数个周期，这样就避免普通测量方法中被测信号的±1的误差，。
等精度数字频率计
等精度数字频率计测量方法：一、测频原理所谓“频率”，就是周期性信号在单位时间变化的次数。
电子计数器是严格按照f＝N/T的定义进行测频，其对应的测频原理方框图和工作时间波形如图1 所示。
从图中可以看出测量过程：输入待测信号经过脉冲形成电路形成计数的窄脉冲，时基信号发生器产生计数闸门信号，待测信号通过闸门进入计数器计数，即可得到其频率。
若闸门开启时间为T、待测信号频率为fx，在闸门时间Ｔ内计数器计数值为N，则待测频率为：fx = N/T若假设闸门时间为1s，计数器的值为1000，则待测信号频率应为1000Hz或1.000kHz，此时，测频分辨力为1Hz。
图1 测频原理框图和时间波形二、方案设计2.1总体方案设计等频率计测频范围1Hz~100MHz，测频全域相对误差恒为百万分之一，故由此系统设计提供100MHz作为标准信号输入，被测信号从tclk端输入，由闸门控制模块进行自动调节测试频率的大小所需要的闸门时间，这样可以精确的测试到被测的频率，不会因闸门开启的时间快慢与被测频率信号变化快慢而影响被测频率信号导致误差过大，被测信号输入闸门控制模块后，在闸门控制模块开始工作时使encnt端口输出有效电平，encnt有效电平作用下使能标准计数模块（cnt模块）和被测计数模块（cnt模块），计数模块开始计数，直到encnt 重新回到无效电平，计数模块就将所计的数据送到下一级寄存模块，在总控制模块的作用下，将数据进行load（锁存），然后寄存器里的数据会自动将数据送到下一模块进行数据处理，最后送到数码管或者液晶显示屏（1602）进行被测信号的数据显示。
闸门、计数、寄存的总控制模块2.2理论分析采用等精度测量法，其测量原理时序如图1所示从图1中可以得到闸门时间不是固定的值，而是被测信号的整周期的倍数，即与被测信号同步，因而，不存在对被测信号计数的±1 误差，可得到：变形后可得：对上式进行微分，可得：由于 dn=± 1 ,因而可推出：从式（5）可以看出：测量误差与被测信号频率无关，从而实现了被测频带的等精度测量；增大T或提高fs可以提高测量精度；标准频率误差为dfs/fs,因为晶体的稳定度很高，再加上FPGA核心芯片里集成有PLL锁相环可对频率进一步的稳定，标准频率的误差可以进行校准，校准后的标准误差便可以忽略。
等精度测频原理
闸门时间(S)
标准频率10KHZ的精度
标准频率100MHZ的精度
0.01
0.1
1
10
等精度测频原理
测频原理如下图:
预置闸门
t1
实际闸门
t
标准信号
Ns
被测信号
Nx
闸门时间不是固定值,而是被测信号周期的整数倍,即与被测信号同步.因此排除了对被测信号计数所产生的1个周期误差,并且达到了在整个测试频段的等精度测量.
在测量过程中,有两个计数器分别对标准信号和被测信号同时计数.首先给出闸门开启信号(预置闸门上升沿),此时计数器并不开始计数.而是等到被测信号的上升沿到来时,计数器才真正开始计数.然后预置闸门关闭信号(下降沿到时),计数器并不立即停止计数,而是等到被测信号的上升沿到来时才开始结束计数,完成一次测量过程.
设在一次实际闸门时间t中计数器对被测信号的计数值为Nx,对标准信号的计数值为Ns,标准信号的频率为fs,则被测信号的频率为fx= fs
由推断(此处省略)得测量频率的相对误差 =
由上式可看出测量频率的相对误差与被测信号频率的大小无关,仅与闸门时间和标准信号频率有关.闸门时间越长,标准频率越高测频的相对误差就越小.标准频率可由稳定性好,精度高的高频率晶振产生,在保证测量精度不变的前提下,提高标准信号频率,可使闸门时间缩短,即提高测试速度.
等精度频率计的设计
等精度频率计的设计一、实验原理基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，即测量精度随被测信号的频率的变化而变化，在实用中有较大局限性，而等精度频率计不但具有较高的测量精度，且在整个频率区域能保持恒定的测试精度。
设计项目可达到的指标如下：频率测试功能：测频范围0.1Hz~100Hz。
测频精度：测频全域相对误差恒为百万分之一。
脉宽测试功能：测试范围：0.1us~1s，测试精度1%~99%。
占空比测试功能：测试（显示）精度1%~99%。
相位测试功能：测试范围0~360度，测试精度0.2度。
主系统组成等精度频率计的主系统由六个部分组成：信号整形电路。
用于对待测信号进行放大和整形，以便作为PLD器件的输入信号。
测频电路。
是测频的核心模块，可以由FPGA器件担任。
100MHz的标准频率信号源（可通过PLL倍频所得）进入FPGA.。
单片机电路模块。
用于控制FPGA的测频操作和读取测频数据，并作出相应数据处理。
安排单片机的P0口读取测试数据，P2口向FPGA发控制命令。
键盘模块。
可以用5个键执行测试控制，一个是复位键，其余是命令键。
数码显示模块。
可以用7个数码管显示测试结果，最高可表示百万分之一的精度。
考虑到提高单片机IO口的利用率，降低编程复杂性，提高单片机的计算速度以及降低数码显示器对主系统的干扰，可以采用串行静态显示或液晶显示方式。
主系统组成测频原理等精度测频原理为：“预置门控信号”CL由单片机发出，可以证明，在1秒至0.1秒间的选择范围内，CL的时间宽度对测频精度几乎没有影响，在此设其T。
BZH和TF模块是两个可控的32位高速计数器，BENA和ENA分别是宽度为p它们的计算允许信号端，高电平有效。
标准频率信号从BZH 的时钟输入端BCLK 输入，设其频率为s F ；经整形后的被测信号从与BZH 相似的32位计数器TF 的时钟输入端TCLK 输入，设其真实频率值为xe F ，被测频率为x F 。
等精度测量法原理
等精度测量法原理引言等精度测量法是一种常用的测量方法，广泛应用于各个领域，如工业制造、地理测量、物理实验等等。
本文将从原理、应用、优缺点等方面系统地介绍等精度测量法。
原理等精度测量法是一种基于测量仪器的不确定度的测量方法。
它的原理是在测量仪器有一定的测量精度情况下，通过多次测量和统计分析，来获得更高的测量精度。
测量仪器的不确定度测量仪器的不确定度是指在特定测量条件下，测量结果与被测量值实际值之间的差异范围。
不确定度越小，测量精度越高。
多次测量和统计分析等精度测量法通过进行多次测量来减小测量误差。
每次测量都会有一定的随机误差，但它们的分布往往符合正态分布。
因此，通过对多次测量结果进行统计分析，可以用平均值代表真实值，并通过标准差来评估测量精度。
应用等精度测量法可以应用于各个领域的测量工作中，以下是几个常见的应用案例：工业制造在工业制造过程中，精确的测量是确保产品质量的重要一环。
等精度测量法可以通过在不同的时间、环境条件下对产品进行多次测量来获得更准确的尺寸数据，从而确保产品符合设计要求。
地理测量地理测量是对地球表面和地球现象进行测量的科学。
等精度测量法可以应用于地理测量中的各个环节，如地形测量、地理定位等。
通过多次测量和统计分析，可以获得地理数据的更高精度。
物理实验在物理实验中，精确的测量对于获得准确的实验结果至关重要。
等精度测量法可以有效地减小测量误差，提高实验结果的可靠性和准确性。
优缺点等精度测量法有以下优点和缺点：优点•可以通过多次测量和统计分析，获得更高的测量精度。
•适用于各个领域的测量工作，具有广泛的应用范围。
•可以减小测量误差，提高测量结果的可靠性和准确性。
缺点•需要进行多次测量和统计分析，增加了工作量和时间成本。
•依赖于测量仪器的精度，当测量仪器精度较差时，等精度测量法效果有限。
•对于非正态分布的测量误差，等精度测量法的效果可能不佳。
结论等精度测量法是一种基于测量仪器不确定度的测量方法，通过多次测量和统计分析，可以获得更高的测量精度。
等精度测量法原理
等精度测量法原理等精度测量法原理引言：在工业生产和科学研究中，精度的要求越来越高，而且不同的测量方法有不同的精度。
等精度测量法是一种常用的测量方法，它可以提高测量的精度，本文将介绍等精度测量法的原理。
一、什么是等精度测量法等精度测量法是指在同一实验条件下，用两种或两种以上不同的仪器对同一物理量进行多次测量，使得各个仪器所得结果之间具有相同的标准差和均值。
这样就可以消除不同仪器之间存在的系统误差和随机误差，从而提高了整个实验系统的准确性。
二、等精度测量法原理1.误差来源在实际测量中，误差来源主要包括系统误差和随机误差。
系统误差是由于仪器本身或者环境因素引起的偏差；随机误差则是由于人为操作、环境变化等因素引起的偶然性波动。
2.数据处理方法等精度测量法采用数据处理方法来消除误差。
首先需要对每个仪器进行多次测量，得到多组数据，然后对每组数据求平均值和标准差。
接着，根据所得标准差和均值进行加权平均，以此来消除系统误差和随机误差。
3.加权平均方法加权平均方法是等精度测量法的核心。
它采用了一种特殊的平均方法，即将各个测量结果按照其标准差的倒数进行加权。
这样可以使得标准差较小的数据对结果产生更大的影响，从而提高了整个实验系统的精度。
三、等精度测量法优点1.提高了测量精度等精度测量法通过消除不同仪器之间存在的误差来提高了整个实验系统的精度。
2.可靠性高等精度测量法对于不同仪器之间存在的误差进行了消除，因此具有很高的可靠性。
3.适用范围广等精度测量法适用于各种不同类型的物理量测量，并且可以用于任意数量的仪器。
四、结论等精度测量法是一种有效地提高实验系统准确性和可靠性的方法。
它通过消除不同仪器之间存在的误差来提高了测量精度，具有很高的应用价值。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 频率测量方法：若在一定时间间隔T（也 称闸门时间）பைடு நூலகம்测得一个周期性信号的 重复变化次数为N，则其频率可表示为 f＝N/T --直接测频法
• 若时间间隔T取1s，则f＝N。
• 测量准确度：设待测信号脉冲周期为Tx， 频率为Fx，当测量时间为T=1s时，测量 准确度为δ=Tx/T=1/Fx。
数字频率计设计
• 直接测频法的测量准确度与被测信号的 频率有关。
• 直接测频法只适合测量频率较高的信号， 不能满足在整个测量频段内的测量精度 保持不变的要求。 • 等精度测频是指频率计在所测量的整个 频段内部，均可实现相同精度的测量， 即测量精度与频率无关。
直接测频法的实现
采用直接测频法进行频率测量，具体要求： • 闸门时间固定为1s（分频得到），闸门 信号是一个0.5Hz的方波； • 在闸门有效（高电平）期间，对输入的 脉冲进行计数； • 在闸门信号的下降沿时刻，锁存当前的 计数值，并且将所有的频率计数器清零。 • 显示的频率是2s更新一次，且显示的内 容是闸门下降沿时锁存的值。
控制信号时序关系
测频实现框图
直接测频法的实现
• 被测频率通过一个拨动开关来选择是使 用系统中的数字时钟源模块的时钟信号 还是从外部输入一个信号进行频率测量。
• 当拨动开关为高电平时，测量从外部输 入的信号，否则测量系统数字时钟信号 模块的数字信号。
直接测频法的实现
• 在设计频率计的时候，八个七段码管最 多可以显示99,999,999Hz，因此在设计 时候用八个BCD码来表示。
• 该部分与清零脉冲协调工作用来控制两 个计数器的启动脉冲。
• 另外还必须有同样的八个BCD码来对输 入的频率进行计数，在闸门下降沿的时 候，将后者的值锁存到寄存器中。
等精度数字频率计设计
等精度测频实现框图
• 计数器1和计数器2分别用来给频标和被测 数字脉冲计数，设在同步门控制结束时 计数器1计数N1，计数器2计数N2，若频 标频率为F1，被测频率为Fx，则有公式： Fx/N2=F1/N1；…………………（1）
Fx＝（F1/N1）* N2……………（2）
• 可见，测量精度与预置门时间无关，主 要由F1的频率稳定度来确定，测量精度基 本上近似于频标的稳定度。
等精度数字频率计设计
• 等精度测频时预置门信号通常为1s。
• 预置门电路内部包括一个同步门电路， 用来实现被测频标与被测频率的同步， 提高测量精度，减少基本误差。