电网络分析与综合实验报告(一)
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
电网络分析与综合实验报告
电路与系统ZZH
实验一:Capture CIS软件及其电路设计方法
一、实验目的
1.学习Cadence/OrCAD软件的安装。
2.学习用Cadence/OrCAD软件进行电路原理图输入。
3.熟悉现代电路设计的软件环境,为实验二做准备。
二、实验内容
1.安装Cadence/OrCAD 10.5软件。注意:需要设置环境变量。
2.行Capture CIS软件,进行电路原理图输入环境状态,熟悉相关菜单和按
钮的功能与使用方法。
3.建立一个设计项目(工程),设置图纸属性等。
4.以一个简单的电源设计和CCD视频信号前置放大器为例,进行电路元器件
的查找、输入、摆放和导线联接等。
(1)电源设计要求:外部输入 20V,产生放大器要求的电压。
(2)前置放大器设计要求:使用AD8099同相放大,输入CCD信号(如下
图虚线所示),去除直流后再放大一倍(如下图实线所示)。
5.修改进而创建元器件图形符号。
6.修改元器件属性。
7.进行电气设计规则检查并创建网络联接表。
三、实验要求
1.通过Internet网络查找、收集相关资料。
2.自学OrCAD Capture的相关教程或资料。
3.可以相互讨论,但最后必须独立完成。
4.写出并提交电子版实验报告。
四、实验设备
1.PC机一台,最低配置:P4
2.0GHz CPU/512M内存/80G硬盘。
2.一套Cadence/OrCAD电路设计软件。
五、实验过程:
1.实验准备,知道Cadence的安装使用。本软件的安装求注意的是环境变
量的设置。右击“我的电脑”→“属性”→弹出“系统属性”对话框→“高级”选项卡→“环境变量”。弹出“环境变量”对话框。
在用户变量中选择“新建”,在下面对话框中输入变量名和变量值
变量名是“CDS_LIC_FILE”,变量值是“D:\Cadence\SPB_15.5”(变量值视具体安装路径而定)。
建立一个项目工程,设置图纸属性,准备前置放大器的电路设计实验
2.电路设计
根据要求设计总的电路图如下:
整个电路由电源电路、信号发生电路和放大电路三大部分组成。
i.电源电路:
,由于外部供电为20V的电压,而AD8099和LM675的供电电压要求为V5
这里采用MC7805C和MC7905两个稳压集成电路,分别输出+5V和-5V的电压。
ii.信号发生电路
工作原理:采用两个矩形波发生器输入不同幅度,但频率相同的信号,通过LM675集成运放组成的同相加法电路对两个信号和一个直流信号进行叠加,在电路设计时处理好同相加法电路的阻值,使输出信号达到设计的要求。
'321R
V R V V R V V R V V i c i b i a ++++=-+-+- -=⨯+V V R R R o f 1
1111 集成运放在线性放大状态下V +=V - ,且根据电路中所取阻值,V o =(V a +V b +V c ) (集成运放三个输入信号的电压波形)
(叠加后的输出电压波形)
疑惑
..:叠加后输出波形并不完全符合公式情况,理论上未能解释这个现象。
难点:本电路为了得到为达到所需波形,两个叠加电源要保证周期一样,然后再调整脉冲宽度及初始值和脉动值,使CCD信号经电路放大后的波形与所要求的波形吻合。这个在理论上可行,本电路也是这样设计。但是在实际的电路中如何保证两个独立的信号发生器输出频率完全一致,且初相相同。要知道频率有一点误差,随时间推移,两信号相差越来越大,根本不能同步,也就不可能达到所要求的周期性的信号。
iii.信号放大电路
信号放大模块采用AD8099运算放大器,它是美国模拟器件公司推出一种新的高速运算放大器,它能大大降低放大器设计中两个基本的误差源(电压噪声和谐波失真)。AD8099采用一种先进电路结构专利技术,使其满足传统运算放大器差分输入级的基本性能的同时又不牺牲其固有性能。这使得AD8099既能提供极低的电压噪声(0.95 nV/√Hz)又能提供极低的失真(-90 dB,在10 MHz基频条件下)。另外,这种新器件在增益为10的条件下具有1600V/ s转换速率和5 GHz 增益带宽乘积。当增益降为2时,其转换速率为600V/ s。
AD8099采用一种优于传统放大器的先进引脚排列以提高性能和稳定性。另外,AD8099 提供两个输出引脚以降低反馈寄生效应,这样简化了PCB布线设计并且提高了放大器的稳定性。
AD8099提供两种封装选择:一种是微小的3 mm 3 mm LFCSP封装,它能够节省PCB面积并且改善器件热特性;另一种是传统的小外形8引脚小外形集成电路(SOIC)封装。
本实验中放大电路采用figure 1.8-lead CSP(CP-8)封装,由于Cadence PSpice 中没有此器件的仿真模型,所以在ADI公司网站上下载了生产厂家所提供的PSpice仿真模型,并将其在Cadence中转化为PSpice库中的仿真模型。操作步骤如下。
打开Cadence PSpice中的一个程序文件,程序文件的地址是“D:\Cadence\SPB_15.5\tools\pspice\modeled.exe”(路径根目录视具体安装情况而定)。在程序窗口中打开下载的模型文件(打开类型选所有类型文件),并另存为lib类型文件.然后“文件”→“Export to Capture Part Library”
在“Creat Part for library”的对话框中导入Model Library文件(lib文件),导出Part Library。
电路组成参考ADI公司的产品技术资料提供的典型电路设计,如下图。电压放大倍数+2,符合此实验设计要求。
实验效果: