高精度时钟芯片的测试方法介绍
光传输产品TSS5(TOD+1PPS)原理及测试方法
光传输产品 TSS5<TOD+1PPS> 原理及测试方法<仅供内部参考>Optics PTN 2009 CASE xxxx作者：QACC NPI 李欣【产品类别】 1850TSS5 【关键字】Any document printed from the Document Control System is an uncontrolled copy.更改历史Revision History目录Contents1.缩略语 (5)2.技术原理 (6)3.测试案例及测试方法 (12)3.1测试平台 (12)3.2测试条目，方法和预期指标 (17)4.测试注意事项 (29)1.缩略语TOD Time Of Day 日时间PTP Precision Time Protocol 精确时间协议1PPS pulse per second 秒脉冲BC Boundary Clock 边界时钟TC Transparent Clock 透明时钟OC Ordinary Clock 普通时钟2.技术原理随着移动通信业务的发展和移动用户的快速增长，电信业正在发生巨大的变革。
为适应移动业务从以电路语音为主的单一业务向多业务转变，移动网络架构向IP化、宽带化进行发展。
为了适应业务IP化发展的必然趋势，作为基础网络的承载网已经由传统电路交换向分组交换方式演进，分组传送网（PTN）技术应运而生。
PTN是基于分组传送的新一代多业务统一传送网络，能够实现对分组业务的高效传送，同时能够兼容对传统TDM、ATM等业务的承载。
移动网络对高精度同步有严格的要求，其同步的需求有两个级别，频率同步和时钟同步。
基于FDD模式的无线系统如WCDMA需要各节点之间保持频率同步即可，而基于TDD模式的无线系统，包括CDMA2000/TD-SCDMA以及WiMAX/LTE则需要更为严格的时钟同步来满足移动业务的漫游和切换。
下表给出了各种无线网络协议制式的同步指标需求。
芯片设计中的测试和调试技术有哪些
芯片设计中的测试和调试技术有哪些在当今科技飞速发展的时代，芯片作为电子设备的核心组件，其性能和质量直接决定了设备的功能和可靠性。
而在芯片设计过程中，测试和调试技术起着至关重要的作用，它们能够确保芯片的功能正确、性能达标，并及时发现和解决潜在的问题。
接下来，让我们一起深入了解芯片设计中的一些常见测试和调试技术。
一、功能测试功能测试是芯片测试中最基本的环节，旨在验证芯片是否按照设计规格实现了预期的功能。
这通常包括对芯片各个模块和接口的输入输出进行测试，以确保其在不同的工作条件下都能正确响应。
例如，对于一个微处理器芯片，功能测试可能会涉及对其算术逻辑单元、控制单元、存储单元等的测试。
测试人员会向芯片输入一系列的指令和数据，然后观察输出结果是否与预期相符。
如果出现偏差，就意味着芯片存在功能缺陷，需要进一步分析和修复。
为了进行有效的功能测试，测试人员通常会使用专门的测试设备和软件，如自动测试设备（ATE）和测试向量生成工具。
测试向量是一组精心设计的输入信号，用于激发芯片的各种功能状态，从而全面检测其功能。
二、性能测试性能测试主要关注芯片在速度、功耗、面积等方面的表现。
速度测试用于评估芯片的工作频率和数据处理能力，功耗测试则衡量芯片在不同工作模式下的能耗，而面积测试则考虑芯片的物理尺寸和集成度。
在速度测试中，常用的指标包括时钟频率、指令执行周期等。
测试人员会通过调整工作电压、温度等参数，来观察芯片速度的变化，并确定其在不同条件下的性能极限。
功耗测试则需要测量芯片在不同工作状态下的电流和电压，以计算出其功耗值。
对于面积测试，通常会使用集成电路设计软件来估算芯片的物理尺寸和晶体管数量。
三、逻辑测试逻辑测试用于检测芯片内部逻辑电路的正确性。
这包括对组合逻辑电路和时序逻辑电路的测试。
组合逻辑电路的测试主要通过输入不同的逻辑电平组合，检查输出是否符合预期的逻辑关系。
时序逻辑电路的测试则更加复杂，需要考虑时钟信号的同步、存储单元的状态转换等因素。
石英钟LM3272芯片测试方法
石英钟LM3272芯片测试方法石英钟表测试仪适用于对使用32768Hz晶振时钟电路、如数显收音机、电子跑步器等计时产品的精密测量，分3档量程：ppm(百万分，误差率）、s/d（日误差）、s/m(月误差）。
仪器附晶振测试插孔用于晶振ppm值来料抽检。
我们公司的石英钟表测试仪性能，包括灵敏度和抗干扰性能，均好于市面其他公司的同类产品。
产品特性：铝合金外壳；可测频率32.768KHz；附晶体PPm值测试端口；显示方式采用4位LED数码管；3个量程：PPm、s/d、s/m；配置1.0米高灵敏探头一只，适应较大线路板测试；高精度温补时钟基准，适应于四季温度变化，精度优于0.4ppm；使用方法：开机后进入待测状态数码管息灭，将被测时钟电路或石英钟表通电后放到感测器窗口处，此时SLGNAL灯闪跳，如被测信号为32.768KHz附近数码管会点亮显示ppm值，+号为快，-号为慢。
按ppm、s/d、s/m键可转换量程。
石英钟表测试仪测晶振方法：将石英钟表测试仪选择在PPM档，32768晶振插入随石英钟表测试仪附带的传感器盒对应插孔，插紧后仪器会显示晶振ppm 值。
设置方法:按L.L键进入上限值设置界面，同时读取上次设置值显示出来，按+/-键选择合适符号，按数字键输入4位值，再按一下U.L键会自动保存设置数据进入测试状态。
按L.L键进入下限值设置界面，按+/-键选择合适符号，同时读取上次设置值显示出来，按数字键输入4位值，再按一下L.L键会自动保存设置数据进入测试状态。
在测量状态下按“speed”键可将测量周期选为10秒，屏幕显示“10 5”“5”是代表“S”也就是秒数。
按Vvar键，此时数码管指示0-6.3V 电压输出值，ADJUST旋钮可调节输出电压，可供电子钟表调试时用。
返回测量时钟状态再按一下Vvar 即可。
电压测量：按V键进入电压测量状态，将待测电压引入V.R端子与地端，测量范围为DC 0-20V。
返回测量时钟状态再按一下V 即可。
IC芯片的检测方法大全
IC芯片的检测方法大全一、电性能测试：1. 直流参数测试：包括引脚电压、电流测试，通常使用ICT（In-Circuit Test）系统进行。
2. 交流参数测试：包括交流响应、输入输出频率响应等，通常使用LCT（Load Current Test）系统进行。
3.频率特性测试：包括正弦波响应、频率扫描等，通常使用频谱分析仪进行。
4.时序测试：包括时钟周期、数据传输速度、延迟测试等，通常使用时序分析仪进行。
5.功耗测试：通过检测芯片运行时的功耗情况，通常使用功率分析仪进行。
二、封装外观检查：1.尺寸检查：通过测量外部封装的尺寸参数，比如芯片的长、宽、高等。
2.引脚检查：通过观察封装外部引脚的数量、排列和构造是否符合标准规范。
3.焊盘检查：通过检查芯片与外部引脚之间的焊盘连接情况，是否焊接牢固。
4.封装类型检查：通过观察封装的类型，是否符合芯片技术要求。
三、功能测试：1.电源电压检测：通过测量芯片供电电压情况，是否正常工作。
2.信号输入输出测试：连通芯片输入与输出引脚，对信号进行测试，检查响应是否符合预期。
3.存储器测试：通过读写芯片内部存储器，检查存储读写的正确性和稳定性。
4.电路控制测试：检测芯片内部多个模块之间的控制是否正常，比如时钟控制、使能信号控制等。
5.温度测试：通过加热或冷却芯片，测试芯片在不同温度下的工作性能。
四、其它测试方法：1.X光检测：通过使用X光设备对芯片进行表面和内部结构的观察，检查是否存在焊接缺陷、结构问题等。
2.声发射检测：通过检测芯片在工作过程中发出的声音，判断是否存在故障或应力问题。
3.真空封装检测：对芯片进行真空环境下的测试，以检查芯片是否能在特殊环境下正常工作。
总结起来，IC芯片的检测方法涵盖了电性能测试、封装外观检查和功能测试等多个方面。
这些测试方法的目的是确保芯片的质量和性能达到预期要求，提高产品的可靠性和可用性。
对于芯片生产和应用来说，科学合理的检测方法是至关重要的。
高速ADC、DAC测试原理及测试方法
高速ADC/DAC 测试原理及测试方法随着数字信号处理技术和数字电路工作速度的提高，随着数字信号处理技术和数字电路工作速度的提高，以及对于系统灵敏度等以及对于系统灵敏度等要求的不断提高，对于高速、高精度的ADC ADC、、DAC 的指标都提出了很高的要求。
比如在移动通信、图像采集等应用领域中，一方面要求ADC 有比较高的采样率以采集高带宽的输入信号，另一方面又要有比较高的位数以分辨细微的变化。
因此，保证ADC/DAC 在高速采样情况下的精度是一个很关键的问题。
ADC/DAC 芯片的性能测芯片的性能测试试是由芯片芯片生产厂家完成生产厂家完成生产厂家完成的，的，的，需需要借助昂贵借助昂贵的的半导体测试仪器试仪器，，但是对于是对于板级板级板级和系统和系统和系统级级的设计人员来说设计人员来说，，更重更重要的是如要的是如要的是如何验何验何验证芯片在证芯片在板级或板级或系统系统系统级级应用应用上上的真正真正性能指标。
性能指标。
一、ADC的主要参数ADC 的主要指标分要指标分为静态为静态为静态指标和动指标和动指标和动态态指标2大类大类。
静态静态指标指标指标主主要有要有：：•Differential Non-Linearity (DNL)•Integral Non-Linearity (INL)•Offset Error•Full Scale Gain Error动态指标指标主主要有要有：：•Total harmonic distortion (THD)•Signal-to-noise plus distortion (SINAD)•Effective Number of Bits (ENOB) •Signal-to-noise ratio (SNR) •Spurious free dynamic range (SFDR)二、ADC 的测试方案要进行ADC 这些众多这些众多指标的指标的指标的验验证，证，基本基本基本的方的方的方法法是给ADC 的输入的输入端端输入一个理想的信号，的信号，然后然后然后对对ADC 转换转换以以后的数的数据进行据进行据进行采集和分采集和分采集和分析析，因此，，因此，ADC ADC 的性能测的性能测试试需要多台仪器多台仪器的的配合并配合并用用软件软件对测对测对测试结果进行试结果进行试结果进行分分析。
芯片测试方案
芯片测试方案引言芯片测试是保证芯片产品质量的重要环节，通过对芯片进行全面、准确的测试可以确保其性能和稳定性。
本文将介绍一种常见的芯片测试方案，包括测试目的、测试流程、测试方法、测试指标等内容。
测试目的芯片测试的主要目的是验证芯片的各项功能和性能是否符合设计要求，以及评估芯片的可靠性和稳定性。
通过测试可以发现芯片中的问题，包括硬件和软件方面的缺陷，从而提供改进产品质量的参考依据。
测试流程通常，芯片测试包括以下几个主要步骤：1.准备阶段：确定测试目标，设计测试方案，准备测试环境和测试设备。
2.功能测试：验证芯片的各项功能是否正常，包括输入输出接口的正确性、逻辑运算的准确性等。
3.性能测试：测试芯片在各种负载条件下的性能表现，例如时钟频率、数据传输速率等。
4.可靠性测试：通过长时间运行、高负载等方式模拟实际工作环境，验证芯片的可靠性和稳定性。
5.故障分析：如果测试发现问题，需要进行故障分析，找出问题原因并提出解决方案。
6.测试报告：根据测试结果撰写测试报告，包括测试概况、测试方法、测试结果和问题总结等。
测试方法芯片测试可以使用多种方法和工具，具体选择取决于芯片的特性和需求。
常见的测试方法包括以下几种：1.黑盒测试：只关注输入和输出，不涉及内部结构和实现细节，通过输入测试用例来检查输出结果是否符合预期。
2.白盒测试：了解芯片的内部结构和实现细节，通过代码覆盖率等指标来评估测试的完整性和覆盖范围。
3.边界测试：针对输入输出边界范围进行测试，检测边界条件下的异常行为和异常处理能力。
4.压力测试：在高负载条件下测试芯片的性能和稳定性，例如同时运行多个任务、大数据量传输等。
5.降频测试：通过逐步降低芯片的时钟频率来测试其性能下限，评估芯片在低功耗模式下的工作能力。
测试指标芯片测试的指标多样，需要根据具体芯片的设计要求和产品需求进行选择。
常见的测试指标包括以下几种：1.功耗：测试芯片在不同工作状态下的功耗消耗情况，评估芯片的电能效率。
集成电路中的高精度时钟和时序设计方法
集成电路中的高精度时钟和时序设计方法高精度时钟和时序设计方法是集成电路设计中非常重要的一部分。
随着现代电子设备对时钟和时序要求的不断提高，需要能够提供高精度时钟和可靠的时序设计来满足不同应用的需求。
本文将从时钟和时序设计的基本概念、设计方法、以及相关技术的发展等方面进行介绍。
一、时钟和时序设计的基本概念时钟是任何数字电路的基础，它用来为芯片中的各个模块提供同步的时间基准。
时钟信号通常是一个周期性方波信号，其频率由晶体振荡器或者外部源提供。
时钟信号的频率和稳定性对整个系统的性能有着非常重要的影响。
而时序设计则是指在特定的时序条件下，确保各个电路模块的输入输出性能和指定的时间要求相符。
二、高精度时钟设计方法1. 晶体振荡器的选择与优化晶体振荡器是产生高精度时钟信号的核心部件，因此在进行高精度时钟设计时，选择合适的晶体振荡器非常关键。
一般选择低相位噪声、低抖动、高稳定性的晶体振荡器。
此外，优化振荡器的布局和硅片的物理结构，降低外界干扰和内部耦合，进一步提高振荡器的性能。
2. 时钟分频和锁相环技术时钟信号的频率通常要求非常高，但是芯片中不同模块对时钟信号的频率要求并不相同。
因此，可以利用时钟分频技术将高频时钟分频为各个模块所需的频率。
此外，锁相环（PLL）技术也被广泛应用于高精度时钟设计中，它可以将外部时钟信号锁定为内部倍频的高稳定性时钟信号。
3. 去除时钟抖动和噪声时钟信号中的抖动和噪声会直接影响到整个系统的性能。
因此，在高精度时钟设计中，需要采取一系列措施来降低时钟信号的抖动和噪声。
这可以包括差分时钟设计、时钟缓冲和滤波电路的设计等。
三、高精度时序设计方法1. 时序分析和约束时序分析是指通过对设计电路中的信号路径进行分析，获得信号在电路中传输的时间延迟等信息。
同时，根据设计要求和制造工艺的要求，制定相应的时序约束。
时序约束可以包括时钟频率、时钟间隔、各个电路模块的输入输出延迟等。
2. 布线和时序优化布线是非常关键的一步，它直接影响到时序的性能。
S698PM芯片简介 BSD测试项目原理解析
S698PM芯片简介BSD测试项目原理解析S698PM芯片是一款抗辐照型的高性能、高可靠、高集成度、低功耗的多核并行处理器SoC芯片，其芯片内部集成了丰富的片上外设，可广泛应用在航空航天、大容量数据处理、工业控制、船舶、测控等应用领域；而J750是业界比较认可测试结果的SOC 芯片ATE(AutomaTIc Test Equipment)测试机，市场占有率非常高。
下面主要介绍在J750上开发S698PM芯片BSD测试程序及注意事项。
1.概述随着SOC芯片系统功能越来越复杂，在一颗芯片中，通常包括有数字部分、模拟部分以及相关的存储器件，甚至有的还有射频模块，这不但对ATE测试设备提出更快、更高的要求，而且还要考虑测试时间成本，因此通常客户会要求测试程序前两项测试项目要能够快速判断出SOC芯片90%常见问题的缺陷。
经过多年SOC测试方法和测试原理摸索，逐渐形成前两项测试内容标准：一个是电流功耗测试，另外一个就是BSD测试项目流程。
2.S698PM芯片简介S698PM芯片是一款抗辐照型的高性能、高可靠、高集成度、低功耗的多核并行处理器SoC芯片; S698PM芯片内部集成了丰富的片上外设，包括常见USB2.0主控器、I2C主控器、以太网控制器等功能模块; S698PM芯片支持RTEMS、eCOS、VxWorks、Linux等实时嵌入式操作系统，用户可方便地实现嵌入式实时控制系统的高性能多核并行处理设计。
S698PM芯片采用了TMR技术对芯片内部所有逻辑单元进行了三模冗余加固，采用EDAC技术对内部与外部存储器进行了检错纠错加固，因此该芯片的具有很高的抗辐照能力。
S698PM是全球第一款量产化的对标LEON4内核版本的嵌入式SPARC V8多核SOC芯片，其在功能及性能等方面均领先了业界的同类型产品。
S698PM 代表了当今SPARC嵌入式SOC芯片的最高水平。
3.BSD测试项目原理BSD(Boundary-scan DiagnosTIcs)的测试原理主要是利用芯片里JTAG 电路进行芯片管脚电路检测是否有功能缺陷的测试方法。
芯片时钟和数据时序测试方法
芯片时钟和数据时序测试方法英文回答：Overview.Clock and data timing measurements are critical for ensuring the proper functionality and performance ofdigital circuits. These measurements characterize thetiming relationships between clock signals and data signals, which are essential for ensuring that data is transferred and processed correctly. There are various methods and techniques used to test chip clock and data timing, eachwith its own advantages and drawbacks.Testing Methods.1. Oscilloscope Measurement.An oscilloscope is a common tool for measuring clockand data timing. It allows for direct visualization of thesignals, providing a clear understanding of the signal characteristics. Oscilloscopes can be used to measure parameters such as frequency, duty cycle, rise/fall time, and jitter.2. Time Interval Analyzer (TIA)。
IEEE1588及其测试方法简介
( 2012/2/8 10:51 )1 IEEE1588概述IEEE1588定义了为网络测量和控制系统提供精确时钟同步协议的标准，运营商、电力、制造、运输等各大行业的部分系统都需要一个能在低成本、易部署的以太网上为其提供高精度时钟同步的方法，IEEE1588能满足此需求。
可以预见，IEEE1588将是这些业务系统的重要组成部分，在部署它之前需要对设备能力进行充分的测试，以确保满足业务要求。
IEEE1588分为两个版本，本文参照版本2——IEEE Std 1588-2008。
2 IEEE1588基本原理2.1 IEEE1588几个基本概念●域(Domain)是一个逻辑概念，属于同一个域的设备之间进行信息同步，不同域之间不需要同步。
●普通时钟(Ordinary Clock)，在一个域中只有一个运行PTP协议的端口，既可以是主时钟，也可以是从时钟。
●边界时钟(Boundary Clock)，在一个域中有多个运行PTP协议的端口，可以同时是主时钟和从时钟。
●端到端(End-to-end)E2E透明时钟，位于主从时钟之间，计算自身的驻留时间并累加到报文的修正域中。
●点到点(Peer-to-peer)P2P透明时钟，位于主从时钟之间，计算点到点链路时延和自身的驻留时间并累加到报文的修正域中。
2.2 主从关系的建立在一个域中，普通时钟和边界时钟的每个端口都有各自独立的状态，各个端口通过最佳主时钟算法(BMC，Best Master Clock algorithm)，比较收到的宣告(Announce)报文内容以及自身配置，计算端口状态，状态包括主、从、消极(既不是主时钟，也不向主时钟同步，出现在环路情况下)，BMC算法在一个网段上只会选择一个主设备。
此外，一个域中还存在一个超级主时钟(Grandmaster Clock)，其它设备的都直接或间接向其同步。
一个域中会达到一个相对稳定的状态，具体参见图1。
图1 主从关系的建立2.3 PTP协议报文交互PTP协议是IEEE1588的核心协议，设备之间通过运行PTP协议，交互PTP报文，实现时间和频率的同步。
可校准的实时时钟原理与测试说明
“可校准的实时时钟”原理与测试说明1 程序设计目标及程序运行效果说明程序设计目标：通过DS1302芯片、晶振、电池和数码管实现实时时钟的数码管显示,并实现实时时钟的时间的准确校准。
程序运行效果说明：将程序下载至芯片，数码管会出现实时的时钟，通过按键key1以及导航键可以实现时间的精确校准。
2程序原理说明及相关电路2.1原理说明本实验在实时时钟的基础上，利用按键Key1以及导航键实现了时间的校准。
程序主要是利用导航按键和数字按键综合校准时钟，利用ADC口对来自导航按键不同方向的电压值进行采集，并将采集后的转换结果获取高三位值，将此值作为导航按键方向判断标准。
导航按键是通过ADC采集电压的改变从而判断按下的方向，而数字按键是通过电平的直接改变判断是否按下。
导航按键的上键：控制时分秒的数值增1；导航按键的下键：控制时分秒的数值减1；K1键：进入或退出时间设置状态；2.2电路原理图及其工作原理2.2.1 DS1302模块电路本实验采用DS1302芯片，DS1302是 DALLAS 公司推出的涓流充电时钟芯片内含有一个实时时钟/日历和 31 字节静态 RAM，外接32.768kHz 晶振，为芯片提供计时脉冲，在电路板的纽扣电池（位于电路板左下方圆柱体）的持续供电下，实现DS1302的独立时间走动。
我们的电子钟电子表是利用这种原理实现的。
DS1302的2、3引脚外接32.768kHz 晶振的晶振，为芯片提供计时脉冲，通过秒寄存器的最高位控制晶振的工作状态，当为高时，停止工作；当为低时，晶振开始工作，实时模块自动计时。
RTC_SCLK 引脚作为输入引脚，用于在串行接口上控制数据的输入与输出 RTC_IO 引脚作为输入输出引脚，为实时时钟的数据线。
RTC_/RST 引脚作为输入引脚，在读、写数据时必须置为高电平。
该引脚有两个功 能：第一，CE 开始控制字访问移位寄存器的控制逻辑；其次，CE 提供结束单字节或多字节数据传输的方法，即如图所示： 开始在上升沿按位传输相关地址字读取或者写入相关地址对应的数据字置RTC_/RST 为高置RTC_/RST为低结束DS1302对应的时序：单个字节读：在前8个SCLK 时钟周期内，上升沿写入控制字，在后8个SCLK 时钟周期内，下降沿读取数据字；均从最低位开始。
新型高精度时钟芯片RTC—4553
现 非法 数据 的 可能 ，这 正是 该芯 片 高
Ｒ ＡＭ 区
可 靠性 的 原 因所 在 。
３ 应
用
Ｏ Ｄ
控 制寄存器 １
Ｏ Ｄ
Ｏ Ｄ
ＲＴ ４ ５ Ｃ．５ ３采用 串行通 信， 与单片 机接 口简 单 ， 在 设计 中 ＲＡＭ 区 可放
置 少 量 的 停 电 后 系 统 需 要 保 存 的 数
Ｒ Ｃ４ ５ 共有 ４ Ｔ 一５ ３ ６× ４ｂｔ 存 器 。这 些 寄存 ｉ寄
Ｉ０ 控制 器 、移位 控 制器 、命令 及逻辑 控制 器 ，静 １ 态 ＲＡＭ 、实时 时钟 、计数 器 、晶振等 部分 。
器分 ３页 ，第 １页共 １ ６个 ，分别 为时钟寄 存器 和控制寄存 器 ，如 表 １所 列 ，用来存 放秒 、分 、 时 、 日 、月 、年 、星 期和 ３个特 殊寄 存器 ；第
个位天 十位天 个 位 月 十 位 月 个位年 十位年
４ ５ ６
７ ８ ９ ０ Ａ ０ Ｂ ０ Ｃ
静 态
Ｒ ＡＭ 区
４ ５ ６
７ ８ ９ ０ Ａ ０ Ｂ ０ Ｃ
内容加 １ ，并 自动完成转换 。图 ４为时
间寄 存 器 写 时 序 。 芯 片 这 种 独 特 的 设 计 ，防 止 了时钟 区 数据 被意 外干 扰 出
２页 、第 ３页 各有 １ ５个 ， 共 ３ Ｏ个 Ｓ Ｍ 寄 存 器 ， ＲＡ
页面的选 择通 过操作控 制寄存 器 ３的 ＭＳ 、ＭＳ １ ０
位 来实 现 。
控制寄存 器 １： ＮＴ１ Ｃ
Ｉ
Ｉ二 Ｉ
Ｉ！ ｌ
Ｔ Ｓ—— Ｔ ｏＴ 出时 钟选 择 位 ， １ 出 １ ２ Ｐ Ｐ ｕ输 输 ０４
IEEE1588及其测试方法简介
( 2012/2/8 10:51 )1 IEEE1588概述IEEE1588定义了为网络测量和控制系统提供精确时钟同步协议的标准，运营商、电力、制造、运输等各大行业的部分系统都需要一个能在低成本、易部署的以太网上为其提供高精度时钟同步的方法，IEEE1588能满足此需求。
可以预见，IEEE1588将是这些业务系统的重要组成部分，在部署它之前需要对设备能力进行充分的测试，以确保满足业务要求。
IEEE1588分为两个版本，本文参照版本2——IEEE Std 1588-2008。
2 IEEE1588基本原理2.1 IEEE1588几个基本概念●域(Domain)是一个逻辑概念，属于同一个域的设备之间进行信息同步，不同域之间不需要同步。
●普通时钟(Ordinary Clock)，在一个域中只有一个运行PTP协议的端口，既可以是主时钟，也可以是从时钟。
●边界时钟(Boundary Clock)，在一个域中有多个运行PTP协议的端口，可以同时是主时钟和从时钟。
●端到端(End-to-end)E2E透明时钟，位于主从时钟之间，计算自身的驻留时间并累加到报文的修正域中。
●点到点(Peer-to-peer)P2P透明时钟，位于主从时钟之间，计算点到点链路时延和自身的驻留时间并累加到报文的修正域中。
2.2 主从关系的建立在一个域中，普通时钟和边界时钟的每个端口都有各自独立的状态，各个端口通过最佳主时钟算法(BMC，Best Master Clock algorithm)，比较收到的宣告(Announce)报文内容以及自身配置，计算端口状态，状态包括主、从、消极(既不是主时钟，也不向主时钟同步，出现在环路情况下)，BMC算法在一个网段上只会选择一个主设备。
此外，一个域中还存在一个超级主时钟(Grandmaster Clock)，其它设备的都直接或间接向其同步。
一个域中会达到一个相对稳定的状态，具体参见图1。
图1 主从关系的建立2.3 PTP协议报文交互PTP协议是IEEE1588的核心协议，设备之间通过运行PTP协议，交互PTP报文，实现时间和频率的同步。
芯片级原子钟评测报告
CSAC-SA.45s原子钟测试——儒科测评报告测评概述：全球最小的芯片级原子钟CSAC—SA.45s现已经正式登陆中国，儒科电子对首批到货的CSAC进行了相关性能测试以期为客户选型提供依据。
本次测试，使用我们公司自主研制的高性能GPS同步时钟——TG100系统作为测试参考源，分别对CSAC的10MHz输出和1PPS相关指标进行了测试，并同其它铷钟进行了一个横向比较。
测试内容包括CSAC的10MHz的频率准确度、短期稳定性、相位噪声，以及1PPS信号的定时精度、锁定频率准确度、保持稳定性和24小时保持等关键指标。
此外，还对CSAC的锁定时间和功耗进行了测试。
测试设备：测试参考源：TG100-FTS同步时钟的10MHz输出以及1PPS秒脉冲；频率计数器：Agilent 53132A；相噪测试仪：Symmetricom TSC 5125A；万用表、直流电源设备。
待测设备：Symmetricom SA.45s芯片级原子钟。
测试连接：1.使用TG100同步时钟作为参考源（连续工作24小时以上）测试CSAC的1PPS和10MHz输出；2.使用屋顶天线，收星状况良好。
图表1 测试连接测试综述：CSAC 的各项指标测试良好； ☆锁定时间约为：60s ；☆开机功耗约为：110mW ，稳定运行时功耗约为：90mW ； ☆10MHz 输出的相噪、短稳、频率准确度和普通铷钟水平相当； ☆1PPS 锁定输出峰峰值实测67小时保持在20ns 以内； ☆1PPS 锁定67小时平均频率准确度为：2.32E-14； ☆1PPS 保持24小时相差为：4us ；☆1PPS 保持24小时平均频率准确度为：4.72E-11。
测试项目：一、开机锁定时间原子钟型号锁定时间CSAC原子钟约60sSA.3xm系列铷钟约5分钟X72系列铷钟约6分钟图表 2 开机锁定时间对比二、开机功耗原子钟型号开机功耗稳定运行时功耗CSAC原子钟110 mW 90m WSA.3xm系列14 W 5 WX72系列18 W（最大）10 W图表 3 功耗对比注明：测试的时候要求测试环境的温度在25℃左右三、10MHz方波输出1.频率准确度图表 4 频率准确度2.相位噪声图表 5 相位噪声CSAC锁定时候的10MHz频率准确度可以达到E-10量级CSAC的10MHz输出的相噪与普通铷钟SA.31m性能相当相位噪声（10MHz）SA.31m CSAC实测结果@1Hz<-65dBc/Hz <-64.54dBc/Hz@10Hz <-85dBc/Hz <-93.75dBc/Hz@100Hz<-112dBc/Hz <-120.67dBc/Hz@1KHz<-130dBc/Hz <-132.79dBc/Hz@10KHz <-140dBc/hz <-140.43dBc/Hz图表 6 相噪对比3.短期稳定性CSAC的短期稳定性与普通铷钟SA.31m的性能相当图表 7 阿伦方差10MHz输出短期稳定性SA.31m CSAC实测结果@1S ≤5E-11 5.31E-11@10S ≤2.5E-11 1.96E-11@100S ≤1E-11 7.90E-12图表 8 短稳对比四、1PPS相关指标1.1PPS定时精度（锁定到GPS）1PPS输出峰峰值实测67小时保持在20ns以内图表 9 锁定PPS精度1PPS定时精度测试数据采集从CSAC刚开始锁定到外部1PPS时进行记录。
rtc时钟测试方法
rtc时钟测试方法RTC时钟测试方法主要包括以下步骤：1. 准确性测试：测试时钟的准确性：比较测试时钟的走时与标准时间，检查误差是否在可接受范围内。
测试时钟在各种环境条件下的走时精度，如温度、湿度等。
测试时钟的同步功能：检查时钟是否能与标准时间进行准确同步，如通过NTP、PTP等协议进行同步。
测试时钟在断电重启后是否能自动恢复到准确的时间。
2. 稳定性测试：在长时间运行过程中，检查时钟的稳定性。
在各种工作负载下，测试时钟的性能和准确性。
检查时钟在电源波动或电源故障时是否能够保持稳定。
3. 功能测试：确认RTC模块的主要部件（晶振、RTC芯片、I2C总线、电池供电）的功能正常。
读取RTC芯片上的时间，确保RTC芯片正常工作，以及与处理器连接的I2C总线正常。
测试其他附加功能，如闹钟、定时器、报警等。
4. 兼容性测试：检查RTC时钟是否与其他系统或设备兼容。
测试在不同操作系统或硬件平台上的运行情况。
5. 可靠性测试：进行压力测试，模拟长时间、高负载的运行条件，以检测潜在的故障或问题。
进行故障注入测试，模拟各种故障情况，检查时钟的稳定性和可靠性。
6. 可维护性测试：检查时钟的校准和维护过程是否简单易行。
测试时钟的故障诊断和修复过程是否快速有效。
7. 安全性和加密性测试：检查时钟的数据传输和存储是否安全，是否使用了加密技术。
测试时钟是否符合相关安全标准和规定。
8. 环境适应性测试：在不同的温度、湿度、气压等环境下测试时钟的性能和稳定性。
测试时钟在极端条件下的表现，如高温、低温、高湿、干燥等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
高精度时钟芯片的测试方法介绍中国电子科技集团公司第五十八研究所武新郑解维坤摘要：高精度时钟芯片是一种能够提供精确计时的芯片，相对于普通的时钟芯片，它的晶体和温度补偿集成在芯片中，为提高计时精度提供了保障，它同时还具备日历闹钟功能、可编程方波输出功能等。
本文以DS3231芯片为例，以J750Ex测试机和相关仪表为测试环境，重点介绍以I2C总线协议为基础的内部寄存器功能和芯片各模块功能的测试。
通过测试机测试保存在寄存器中秒、分、时、星期、日期、月、年和闹钟设置等信息，以及电源控制功能，通过测试机对示波器和频率计的程控实现对老化修正和输出频率的测试，同时还会重点介绍该芯片时钟精度的测试方法和测试环境。
关键词：高精度时钟芯片；DS3231芯片；J750Ex测试机；I2C总线协议Introduction of testing method of the extremely accurate RTCWu Xin-zheng(China Electronic Technology Group Corporation, No.58 Research Institute , Jiangsu Wuxi214035, China)Abstract:The extremely accurate real time clock is a piece of chip which can maintain accurate timekeeping, compared with the ordinary RTC chip, its integrated temperature compensated crystal oscillator and crystal are located in the center of the chip, which provides an assurance for promoting the exacticy, it also has two programmable time-of-day alarms and a programmable square-wave output. This paper takes DS3231 for instance, the environment with J750Ex and related instruments, introduces inner register with I2C and the testing method of every module. The ATE tests seconds, minutes, hours, day, date, month, and year information, the function of power. By means of OSC and frequency meter, it can test the output wave and register for aging trim, at the same time, also introduced the testing method and environment of accuracy.Key words:Extremely accurate real time clock; DS3231; testing equipment of J750Ex; I2C-bus1 引言DS3231是一款高精度的时钟芯片，具有集成的温度补偿晶体振荡器和一个32.768KHz 的晶体，可为器件提供长期精确度；包含备用电源输入端，断开主电源后仍可保持精确的计时；寄存器内部能保存时间和闹钟设置等信息；提供两个可编程的日历闹钟和一个可编程方波输出，支持I2C总线接口。
DS3231的特性如下：●基本计时功能，提供秒、分、时、星期、日、月、年信息，并提供有效期到2100年的闰年补偿●两个日历闹钟功能●可编程方波输出●数字温度传感器输出：±3℃●老化修正寄存器功能●备用电池输入功能●时钟精度为：±2ppm（0℃～40℃）、±3.5ppm（-40℃～+85℃）●低功耗2 高精度时钟芯片的结构及原理介绍2.1 DS3231结构DS3231的引脚功能说明如下：32KHz是32KHz频率的输出；VCC用于主电源的DC 引脚；INT/SQW为低电平有效中断或方波输出；RST是低电平有效复位引脚；NC表示无连接；GND为地；VBA T为备用电源输入；SDA为串行数据输入；SCL为串行时钟输入。
下图是引脚配置图：DS3231可以分为8个模块，分别为晶体电容阵列、电源控制、I2C接口电路、控制逻辑驱动器、温度传感器、方波缓冲器和中断控制、报警和状态控制寄存器、时钟日历寄存器；这8个模块可以分为4个功能组，分别为：TCXO、电源控制、复位按钮、RTC。
其功能框图如下图所示：2.2 DS3231支持I2C总线协议DS3231支持双向I2C总线和数据传输协议。
I2C总线控制系统中，控制信号发送与接受的设备称为主设备，由主设备控制的设备为从设备。
主设备来控制产生串行时钟SCL，总线访问，以及来产生START和STOP的条件。
[1]DS3231在I2C总线上是作为从设备来工作的，同时DS3231还支持两种频率模式的工作，分别为标准模式（时钟频率100KHz）和快速模式（时钟频率400KHz）。
下面是总线条件：开始条件：当SCL处于高电平时，SDA由高电平变成低电平时构成一个开始条件；停止条件：当SCL处于高电平时，SDA由低电平变成高电平时构成一个停止条件；数据传输：产生在开始条件之后，如果时钟信号为高电平期间数据保持稳定，则此时数据线状态代表有效数据，数据必须在时钟信号为低电平期间改变。
应答：数据传输以8位序列进行，DS3231在第九个时钟周期时将SDA置位为低电平，即送出一个确认信号，表明数据已经被收到。
2.3 DS3231内部功能原理32KHz TXCO：TCXO包括温度传感器、振荡器、控制逻辑。
控制器读取芯片温度传感器的输出，使用查找表确定所需要的电容，加上老化修正，设置电容选择寄存器。
仅在温度值变化时，或者用户启动的温度转换完成时，才加载寄存器变化的新值；电源的控制：电源控制功能由温度补偿电压VPF和监视VCC电平的比较器电路提供，当VCC高于VPF时，由VCC供电，当VCC低于VPF但是高于VBA T时，仍由VCC供电，当VCC低于VPF和VBA T时，由VBAT供电；实时时钟功能：DS3231是以TCXO作为时钟源的，可以通过读取适当的寄存器字节获得时钟和日历信息，通过写入适当的寄存器值设定或者初始化时钟和日历信息，提供秒、分、时等信息，少于31天的月份，将自动调整月末日期，还包括闰年的修正，时钟工作在24小时或者带AM/PM 指示的12小时格式。
闹钟和报警：电路内部包含2个定时/日期闹钟，闹钟1可通过写入寄存器07h ～0Ah 设定，闹钟2可以通过0Bh ～0Dh 设定，通过控制寄存器的闹钟使能位和INTCH 位对闹钟进行编程，从而在闹钟匹配条件下触发INT/SQW 输出；老化修正：晶体的老化补偿寄存器提供一个8位码，并加到电容阵列寄存器中，在正常温度转换期间，如果与前一次转换结果相比发生了变化，应该在每次老化寄存器更改后启动温度转换；温度传感器：温度值采用10位编码表示，具有0.25℃的分辨率，访问地址11h 和12h 。
温度编码是2的补码格式，高8位位于地址11h ，低2位位于地址12h 的高半字节，上电复位后，寄存器的缺省值设定为0℃，控制器启动温度转换，新的温度读数存储在该寄存器中。
[2]3 DS3231芯片主要功能测试实现的介绍DS3231电路的测试板是根据其典型应用电路原理图进行设计的，其工作信息通过测试板与测试机进行交互，达到对内部寄存器访问、端口输出信息检测的目的。
下图所示是DS3231的典型应用原理图：根据以上原理图，测试板的原理示意图如下：SCL R1RCH CH DPS432KHz INT/SQW R2RR3RCH CH CH RST SDA R4RDPS1VBATDPS3U1DS323132kHz 1VCC 2INT/SQW 3RST 4N.C 5N.C 6N.C 7N.C 8N.C9N.C 10N.C 11N.C 12GND 13VBAT 14SDA 15SCL 16SCL VCCVBAT SDA DPS2INT/SQW RSTGNDVCC32KHz在测试板上的外围器件要求以及端口处理要求如下：VCC ：主电源的引脚，需要使用0.1uF 至1.0uF 电容进行去耦。
当在3.3V 电源电压条件下测试时用DPS2供电，DPS1断开；当在5.5V 电源电压条件下进行测试时用DPS1；32KHz ：此漏极开路输出引脚要求接上拉电阻，使能状态下，输出可工作在任意电源下。
在测试板上同时引到了测试机通道，上拉电阻选择1K ；INT/SQW：低电平有效中断或方波输出，该漏极开路输出引脚需要接上拉电阻，此管脚上拉接10KΩ电阻；VBAT：备用电源输入，需要使用0.1uF至1.0uF电容进行去耦，当此电源不用时，通过测试机内部继电器切断此电源；SDA：上拉电阻选择1KΩ电阻。
3.1基本计时功能以及备用电池供电计时功能的测试实现DS3231运行于12小时或者24小时模式，小时寄存器的第六位定义为12小时或者24小时的选择位，该位为高时，选择12小时模式，在12小时模式下，第五为为AM/PM指示位，逻辑高时为PM。
计时的功能是对内部的寄存器的时间信息进行测试，包括秒、分、时、星期、日期、月、年，对这种全面时间信息的测试，通常要选取一个覆盖信息全的时间，我们的测试实现是通过I2C向时间寄存器中写入数据2012年12月31日星期一23点59分59秒，在经过1s的时间后，读取内部寄存器的信息，应该为2013年01月01日星期二00点00分00秒，在J750Ex测试机上通过对比测试向量，判断功能的正确与否。
该电路的备用电源输入管脚VBAT，能够为器件提供备用电，当断掉主电源供电后由备用电池供电，电路的实时时钟功能不受影响，继续正常工作。
按照条件DPS2加电3.3V，DPS1断开，DPS3加电3V施加测试电源电压，向时间寄存器00h写入数据50h，按照DPS2断开，DPS1断开，DPS3加电3V的条件施加电源电压，供电等待1s，1s后按照最初的电压条件供电，读取内部寄存器地址00h的数据，若读取数据为51h，则在VCC断开的条件下，VBAT可以继续供电使芯片持续工作。
3.2日历闹钟功能的测试实现当RTC寄存器值与闹钟寄存器的设定值相匹配时，相应的闹钟标志位A1F或A2F置为逻辑1，如果相应的闹钟中断使能位A1IE或A2IE也置为逻辑1，并且INTCH位置为逻辑1，闹钟条件将会触发INT/SQW信号，RTC在时间和日期寄存器每秒更新时都会检测匹配情况。