第八章 时序逻辑电路

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。







本节需掌握
触发器特点? 基本RS触发器的功能(认识符号, 任意给定输入波形会画输出波形)
什么叫现态?次态
基本RS触发器的触发方式?(电平)






8.1.2 同步RS触发器
1.电路组成及逻辑符号
CP: 时钟脉冲 同步:触发器状态的改变与时钟脉冲同步。 图4-6 同步RS触发器CP输入控制。) (同步触发器的状态更新时刻:受 (a) 逻辑电路 (b)逻辑符号 触发器更新为何种状态:由触发输入信号决定。





以RS触发器为例分析RS触发器的状态转换图。
S 0 0 0 0 1 1 1 1
Qn Qn+1 R 模 拟 电 子 技 术 0 0 0由状态转换表还可以得到状态转换图。 1 1 0 0 0 1 1 0 1 0 1 0 箭头表示状 1 1 0 0 1 × 态转换的方 两个圆圈表 1 1 × 向





(1)有两个互补的输出端,有两个稳定的状态。
(2)输出与D相同
(3)状态改变的时刻取决于CP时钟脉冲的边沿
(可以是上跳沿,也可以是下跳沿)
(4)没有一次变化问题





术 特性表
8.1.5 T触发器和T’触发器
逻辑符号
T
1T
Q Q
CP >C 1
特性方程
T 0 0 1 1
Qn
0 1 0 1

Fra Baidu bibliotek





3. 时序图(以CP下降沿触发的JK触发器为例)
图4-20 JK触发器的时序图
在CP的下降沿更新状态,次态由CP下降沿到 来之前的J、K输入信号决定。

主从JK触发器的特点总结:





(1)有两个互补的输出端,有两个稳定的状态。 (2)有复位(Q=0)、置位(Q=1)、保持原状态、翻转四 种功能。 (3)J相当于置位输入端,K相当于复位输入端, (4)状态改变的时刻取决于CP时钟脉冲的边沿(可以是上 跳沿,也可以是下跳沿)
Q1 & A CP Q2 1J C1 =1 1D C1 A B CP CP A B

1K 1 (b)
(a)
解:
CP A B Q1 Q2







触发器的总结
1、触发器的分类
2、触发器逻辑功能的表示方法
3、触发方式
4、常见类型题






1、触发器的分类
按逻辑功能不同:RS触发器、D触发器、JK触发 器、T触发器和T′触发器等。 按触发方式不同:电平触发器、边沿触发器和主 从触发器等。 按电路结构不同:基本RS触发器,同步触发器、 维持阻塞触发器、主从触发器和边沿触发器等。
Q n 1
0 1 1 0
Q n 1 T Q n T Q n
模 拟 电 子 4. T′触发器


国际逻辑符号
1D C P
特性方程
Q Q
C1
Q
n 1
Q
n
时钟脉冲每作用一次,触发器翻转一次。

JK、D触发器练习题
Q Q ┌





例一 设主从JK触发器的初始状态为0,CP、J、K信号如图所 示,试画出触发器Q端的波形。
缺点:有空翻现象






4.同步触发器的空翻 同步触发器在一个CP脉冲作用后,出现两次或 两次以上翻转的现象称为空翻。 1 3
2
下面介绍几种能克服空翻的触发器。 图4-8 同步RS触发器的空翻现象


RS触发器练习题




例一 已知如图基本RS触发器R和S的输入波形,试画出输出Q 和端的波形(设初始状态为Q=0)。
(5)输入信号J、K之间没有约束。 缺点:存在一次变化问题。即主从JK触发器中的主触发器,在 CP=1期间其状态能且只能变化一次,这种变化可以是J、K
变化引起,也可以是干扰脉冲引起,因此其抗干扰能力尚需 进一步提高。






Q
Q
一次变化问题
G1 & G3 & Qm 从
& G2 & G4 Qm & G6 主 & G8 K CP 1 G9
(1)有两个互补的输出端,有两个稳定的状态。 (2)有复位(Q=0)、置位(Q=1)、保持原状态三种功能。 (3)R为复位输入端,S为置位输入端,可以是低电平有效, 也可以是高电平有效,取决于触发器的结构。 (4)由于反馈线的存在,无论是复位还是置位,有效信号只
需要作用很短的一段时间,即“一触即发”。






4. 常见类型题
Q1 & A CP Q2 1J C1 =1 1D C1 A B CP CP A B

1K 1 (b)
(a)
CP A B Q1 Q2

(3)输出端有组合门电路的触发器的输出波形的画法
V
O1






1
& &
Q
1J
CP CP
C1 V
O2
1
1K

CP Q Q V
01
V02






2、触发器逻辑功能的表示方法
逻辑符号
时序图 状态转换表
特性方程 状态转换图
逻辑符号模 状态转换表 时序图 特性方程 状态转换图



技 术 逻辑符号 “∧”表示边沿触发方式, “┐”表示主从触发方式, 非号“-”:表示低电平有效, 加小圆圈“ο”:表示低电平有 效触发或下降沿有效触发, 不加小圆圈“ο”:表示高电平 有效触发或上升沿有效触发 。






2. 状态转换表
J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1 Qn 0 1 0 1 0 1 0 1 Q n+1 0 1 0 0 1 1 1 0 功能
Q n 1 Q n
保持
Q n 1 0 Q n 1 1
置0
置1 翻转
Q n 1 Q n
主从JK触发器采用主从控制结构,从根本上解决了输入信号 直接控制的问题,具有 CP=1期间接收输入信号,CP下降 沿到来时触发翻转的特点。






6.要使边沿触发型JK触发器具有Qn+1= Q n的功能, 其输入信号必须满足 A.J=K=0 B.J=K=1 C.J=1,K=0 D.J=0,K=1
(3) 主从触发 有主、从两个触发器,在CP的高/低电平期间交替工作、封 锁, 只在CP的高电平期间(或低电平期间)接收信号RS/JK/D/T, 只在CP的↑或↓边沿总的输出状态更新。
(4) 边沿触发 只在CP的↑或↓边沿触发, 只在CP的↑或↓边沿接收信号RS/JK/D/T, 只在CP的↑或↓边沿状态更新,克服了空翻。






2.状态转换表
在CP=0期间,G3、G4被封锁,触发器状态不变。 在CP=1期间,由R和S端信号决定触发器的输出状态。
CP 0 1 1 1 1 1 1 1 1 R × 0 0 0 0 1 1 1 1 S × 0 0 1 1 0 0 1 1 Qn × 0 1 0 1 0 1 0 1 Qn+1 Qn 0 1 1 1 0 0 不用 不用 功能
示状态0和1
在箭头旁边用文字 图4-16 或符号表示实现转 换所必备的条件
RS触发器的状态转换图
逻辑符号模 状态转换表 时序图 特性方程 状态转换图





3. 触发方式 模 拟 电 子 技 术
(1) 基本RS触发器 直接电平触发(低电平有效/高电平有效),无CP (2) 同步触发 CP的(高/低)电平期间触发, 在整个电平期间接收信号RS/JK/D/T, 在整个电平期间状态相应更新,所以存在空翻。
CP J K =0
Q
G5 & G7 & J






Q G1 G3 Q G2 G4 Qm & G6 主 1 D CP & G8 1
8.1.4 D触发器
1.逻辑符号和电路结构
& & 从 1
& &
Qm G5 G7 & &






3. 状态转换表
4. 时序图
1 2 3 4 5
CP D
Q

边沿D触发器的特点总结:






3. 基本RS触发器的时序图(设初态为0) 通常用虚线或阴影表示触发器处于不定状态。
置1
置0
不定 置1
不允许






触发器的不定状态有两种含义: 一、Q= Q =1时, 触发器既不是0状态,也不是1状态;
二、R、S 同时从0回到1时, 触发器的新状态不能预先确定。






基本触发器的特点总结:






触发器是构成时序逻辑电路的基本单元电路。 授课思路:基本RS触发器---同步RS触发器---主从 RS触发器---主从JK触发器---边沿D触发器 符号---结构---状态表(真值表)---波形图 解题思路:画时序图






8.1.1 RS触发器(与非门构成)
1. 电路组成及逻辑符号 1状态:Q=1、 Q =0 0状态:Q=0、 Q =1






第 8 章 时序逻辑电路
第12周 星期五 第13周 星期四 星期五
第 8章 第 8章
第 8章 第 8章
第 1节 第 1节
第 2节 第 4节
第14周 星期四






8.1
触发器
8.1.1 RS触发器 8.1.2 同步RS触发器
8.1.3 主从JK触发器 8.1.4 D触发器 8.1.5 T触发器和T’触发器
S R
解:
S R Q Q






例二 已知基本RS触发器R和S的输入波形,试画出输出Q和端 的波形(设初始状态为Q=0)。
S R
解:
S R Q Q
模 拟 电 子 技 术 例三 设图所示电路的初始状态为Q=0,R、S端和CP端的输 入信号如图题所示,试画出该同步RS触发器相应的Q和端的 波形。
(4)两个或多个触发器组合的输出波形的画法
Q1 1J C1 1K 1 R Q0 1J C1 1K 1 R A CP A CP








CP A Q0 Q1




Q1


Q0

C1
C1

VO
&
1D
1D
A
CP
CP
A
CP A Q0 Q1 V
0






主要考点
画触发器的波形






测试题:选择题 1.基本RS触发器,当RD,SD都接高电平时, 该触发器具有( ) A.置“1”功能 B.保持功能 C.不定功能 D.置“0”功能 2. 由与非门构成的基本RS触发器,要使Qn+1=Qn, 则输入信号应为( ) A.SD=RD=1 B.SD=RD=0 C.SD=1,RD=0 D.SD=0,RD=1
Q ┌ Q ┌ Q ┌ Q ┌
Q
Q
1R C1 1S CP
1R C1 1S CP
1K C1 1J CP
逻辑符号模 状态转换表 时序图 特性方程 状态转换图





D 0 0 1 1
Qn 0 1 0 1
Qn+1 0 0 1 1
逻辑符号模 状态转换表 时序图 特性方程 状态转换图





逻辑符号模 状态转换表 时序图 特性方程 状态转换图
Q Q
CP S
1R C1 1S CP
解:
R
CP S R Q Q






Q Q
8.1.3 主从JK触发器
1.逻辑符号和电路结构
Q ┌ Q ┌
G1 & G3 & Qm 从
& G2 & G4 Qm & G6 主 & G8 K CP 1 G9
1K C1 1J CP
G5 & G7 & J
将主从RS触发器的两个互补的 输出端信号通过两根反馈线 分别引到输入端的G7、G8门, 这样,就构成了JK触发器
CP

J K
1K C1 1J CP
解:
CP J K Q
模 拟 电 子 技 术 例二 设边沿D触发器的初始状态为0,CP、D信号如图所示,试 画出触发器Q端的波形。
CP D
解:
CP D Q
模 拟 电 子 技 术 例三 电路如图所示,已知CP和A、B的波形,试画出Q1和Q2的波形。 设触发器的初始状态均为0。
Reset为置0端(或复位端) Set为置1端(或置位端) 图4-1 与非门组成的基本RS触发器 非号“-”:表示低电平有
(a) 逻辑电路 (b)逻辑符号
表示低电 平有效






2. 状态转换表(特性表)
现态:指触发器输入信号变化前的状态,用Qn表示;
次态:指触发器输入信号变化后的状态,用Qn+1表示。






测试题:选择题
4.由与非门构成的基本RS触发器,要使 Qn+1=1输入信号应为( ) A.SD=RD=0 B.SD=RD=1 C.SD=1,RD=0 D.SD=0,RD=1






5.触发器电路如题15图所示,当输入A=1时, 次态Qn+1等于( ) A.0 B.1 C.Qn D. Q n
Q
n 1
Q
n
保持
Q
Q
Q n 1 Q n 保持
G1 & & G2
Q n 1 1
置1
Q n 1 0 置 0
不允许
G3 &
&
G
R
CP
S






3. 工作波形(又称为时序图,设初态为0 )
置1
保持
置0
置1
图4-7 同步RS触发器的时序图






同步RS触发器的特点总结:
(1)有两个互补的输出端,有两个稳定的状态。 (2)有复位(Q=0)、置位(Q=1)、保持原状态三种功能。 (3)R为复位输入端,S为置位输入端,高电平有效 (4)状态改变的时刻取决于CP时钟脉冲
相关文档
最新文档