厦门大学数电实验九
本科数电实验教案
本科数电实验教案一、实验目的1. 理解并掌握数字电路的基本原理和实验技能。
2. 熟悉常用逻辑门电路及其功能。
3. 学会使用逻辑门电路进行简单的数字系统设计。
4. 培养动手能力和团队协作能力。
二、实验原理1. 逻辑门电路：与门、或门、非门、异或门等。
2. 逻辑函数及其表示方法：真值表、逻辑图、卡诺图等。
3. 数字电路的基本组成部分：触发器、计数器、译码器等。
4. 数字系统的设计与验证方法。
三、实验器材与仪器1. 数字电路实验箱。
2. 逻辑门电路模块。
3. 触发器、计数器、译码器等模块。
4. Multisim、Proteus等仿真软件。
四、实验内容与步骤1. 实验一：逻辑门电路的搭建与测试步骤：a. 根据真值表搭建与门、或门、非门、异或门电路。
b. 使用Multisim、Proteus等软件进行仿真，验证电路功能。
2. 实验二：数字电路的基本组成部分——触发器步骤：a. 搭建基本RS触发器、D触发器、JK触发器等。
b. 利用仿真软件验证触发器的工作原理。
c. 分析不同触发器之间的联系与区别。
3. 实验三：计数器的设计与仿真步骤：a. 搭建二进制计数器电路。
b. 利用仿真软件验证计数器的功能。
c. 分析计数器的工作原理，探讨计数器的应用场景。
4. 实验四：译码器的设计与仿真步骤：a. 搭建4-16译码器电路。
b. 利用仿真软件验证译码器的功能。
c. 分析译码器的工作原理，探讨译码器的应用场景。
5. 实验五：数字系统的设计与验证步骤：a. 结合所学知识，设计一个简单的数字系统（如计算器、频率发生器等）。
b. 搭建数字系统电路，利用仿真软件进行验证。
五、实验要求与评价1. 实验报告：要求对每个实验的原理、过程、结果进行详细描述，并对实验中遇到的问题进行分析和解答。
2. 实验操作：要求熟练操作实验设备，正确搭建电路，充分理解实验原理。
3. 实验态度：要求认真观察实验现象，积极参与讨论，主动请教老师和同学。
4. 实验成果：要求实验结果准确，能够对数字电路进行分析与设计。
厦大模电实验十
集成运算放大器构成的电压比较器一、实验目的1.掌握电压比较器的模型及工作原理；2.掌握电压比较器的应用二、实验原理图1.单限电压比较器2.施密特电压比较器三、实验仪器1.示波器1台2.函数信号发生器1台3.数字万用表1台4.多功能电路实验箱1台四、实验内容1.单限电压比较器：（1）V ip-p=15V，偏移0V，f=200Hz，V i接CH1，V o接CH2。
若CH2有方波，再打到X-Y 模式。
（2）E R=1.007V V i随E R变化情况：当E R减小时，V T减小。
定量画出V T=1V时，电压传输特性曲线。
（3）当V T =1V 时，令示波器工作在内扫描方式（V~t ），同时观察并画出V i 、V o 波形；根据电路工作原理，用示波器测量V i 的转换电平V T 值：V T =812.5mV 改变R W ，E R 减小时，V o 的正脉宽度tu +的变化情况：E R 减小时，tu +减小当E R =0时，此时信号正负对称，即在一个信号周期内输出方波的高电平总宽度等于低电平总宽度，故V o 为对称方波，2. 施密特电压比较器：（1） 按图2（a ）搭接电路，其中R 1=R 3=10k Ω，R 2为10k Ω电位器；（2） 用电压传输特性曲线测量方法观察2（a ）电路的电压传输特性；（3） R 2增加时，ΔV T 时增大画出ΔV T =4V ，E R =1V 时的传输特性曲线Vi/VVo/Vt/st/s画出E R=0V的传输特性曲线（5）令示波器工作在内扫描方式（V~t），同时观察并画出V i、V o波形；根据电路工作原理，用示波器测量得V i 的转换电平V T +=2。
000V 、V T -=--2.4375V ； 改变R W ，E R 减小时，V o 的正脉宽度tu +减小。
Vi/VVo/Vt/st/s。
厦大数电 实验九
实验九触发器的工作特性一、实验目的1. 掌握并验证基本RS触发器、维阻D触发器和主从触发器的逻辑功能；2. 掌握触发器之间的转换。
二、实验原理1、基本RS触发器：与非型直接RS触发器是最简单的触发器，其由两个与非门交叉耦合而成，电路如图1所示，其特性方程如下式，特性表如图1所示。
2、维阻D触发器：维阻D触发器的逻辑符号和功能如下：（1）低电平异步预置：D和Cp状态任意，Rd’=0，Sd’=1，Q=0；Rd’=1，Sd’=0，Q=1。
（2）上升沿边沿触发特性：当Cp上升沿来时，输出Q按输入D的状态而变化，即Q n+1=D n。
3.主从JK触发器：主从JK触发器的逻辑符号和功能如下：（1）低电平异步预置：J、K和Cp状态任意，Rd’=0，Sd’=1，Q=0；Rd’=1，Sd’=0，Q=1。
（2）下降沿电平触发特性：当Cp下降沿来时，输出Q按Cp=1期间的JK状态变化（Cp=1期间，JK变化时，主触发器有一次翻转问题），即：Q n+1=J（Q n）’+K’Q n。
4、触发器间的转换：（1）转换：根据已有触发器（D、JK）和适当的逻辑门获得待求触发器。
（2）步骤：①写出已有触发器和待求触发器状态方程。
②变换待求触发器方程，使之形式与已有触发器形式一样。
③根据逻辑函数相等原则，若变量相同，则：系数相等。
④画出转换电路。
三、实验仪器1、示波器 1台2、函数信号发生器 1台3、数字万用表 1台4、多功能电路实验箱 1台四、实验内容1、基本RS触发器：按1搭接电路，Rd’、Sd’分别接逻辑开关K1、K2，用L1显示1Q，用L2显示1Q’，按照表1验证基本RS 触发器功能。
2、维阻D触发器：SN74LS74是TTL型集成双D维阻触发器，管脚图如图：（1）连接电路，L1显示Q，L2显示Q’（2）验证Rd’和Sd’低电平异步预置功能：当Rd’=0，Sd’=1时，L1灯灭，L2灯亮；当Rd’=1，Sd’=0时，L1灯亮，L2灯灭。
数电实验答案及指导
实验一、常用电子仪器的使用一、实验目的1、学习电子技术实验中常用电子仪器的主要技术指标、性能和正确使用方法。
2、初步掌握用示波器观察正弦信号波形和读取波形参数的方法。
电路实验箱的结构、基本功能和使用方法。
二、实验原理在模拟电子电路实验中，要对各种电子仪器进行综合使用，可按照信号流向，以接线简捷，调节顺手，观察与读数方便等原则进行合理布局。
接线时应注意，为防止外界干扰，各仪器的公共接地端应连接在一起，称共地。
1．信号发生器信号发生器可以根据需要输出正弦波、方波、三角波三种信号波形。
输出信号电压频率可以通过频率分挡开关、频率粗调和细调旋钮进行调节。
输出信号电压幅度可由输出幅度调节旋钮进行连续调节。
操作要领：1）按下电源开关。
2）根据需要选定一个波形输出开关按下。
3）根据所需频率，选择频率范围（选定一个频率分挡开关按下）、分别调节频率粗调和细调旋钮，在频率显示屏上显示所需频率即可。
4）调节幅度调节旋钮，用交流毫伏表测出所需信号电压值。
注意：信号发生器的输出端不允许短路。
2．交流毫伏表交流毫伏表只能在其工作频率范围内，用来测量300伏以下正弦交流电压的有效值。
操作要领：1）为了防止过载损坏仪表，在开机前和测量前（即在输入端开路情况下）应先将量程开关置于较大量程处，待输入端接入电路开始测量时，再逐档减小量程到适当位置。
2）读数：当量程开关旋到左边首位数为“1”的任一挡位时，应读取0～10标度尺上的示数。
当量程开关旋到左边首位数为“3”的任一挡位时，应读取0～3标度尺上的示数。
3）仪表使用完后，先将量程开关置于较大量程位置后，才能拆线或关机。
3．双踪示波器示波器是用来观察和测量信号的波形及参数的设备。
双踪示波器可以同时对两个输入信号进行观测和比较。
操作要领：1）时基线位置的调节开机数秒钟后，适当调节垂直（↑↓）和水平（←→）位移旋钮，将时基线移至适当的位置。
2）清晰度的调节适当调节亮度和聚焦旋钮，使时基线越细越好（亮度不能太亮，一般能看清楚即可）。
数电实验报告实验
一、实验目的1. 理解和掌握数字电路的基本原理和设计方法。
2. 培养动手能力和实验技能。
3. 提高分析问题和解决问题的能力。
二、实验原理数字电路是一种以二进制为基础的电路，其基本元件是逻辑门和触发器。
本实验主要涉及以下几种逻辑门：与门、或门、非门、异或门、同或门、与非门、或非门等。
1. 与门（AND Gate）：当所有输入端都为高电平时，输出才为高电平。
2. 或门（OR Gate）：当至少一个输入端为高电平时，输出为高电平。
3. 非门（NOT Gate）：对输入信号取反。
4. 异或门（XOR Gate）：当输入端信号不同时，输出为高电平。
5. 同或门（NOR Gate）：当输入端信号相同时，输出为高电平。
6. 与非门（NAND Gate）：与门和非门的组合。
7. 或非门（NOR Gate）：或门和非门的组合。
三、实验器材1. 数字电路实验箱2. 逻辑门芯片3. 电源4. 连接线5. 测试仪器四、实验步骤1. 组成基本逻辑门电路：根据实验原理，搭建与门、或门、非门、异或门、同或门、与非门、或非门等基本逻辑门电路。
2. 测试电路功能：使用测试仪器对搭建的电路进行测试，验证电路是否满足基本逻辑功能。
3. 组成组合逻辑电路：根据实验要求，搭建组合逻辑电路，如全加器、半加器、译码器、编码器等。
4. 测试组合逻辑电路：使用测试仪器对搭建的组合逻辑电路进行测试，验证电路是否满足设计要求。
5. 组成时序逻辑电路：根据实验要求，搭建时序逻辑电路，如触发器、计数器、寄存器等。
6. 测试时序逻辑电路：使用测试仪器对搭建的时序逻辑电路进行测试，验证电路是否满足设计要求。
五、实验结果与分析1. 基本逻辑门电路测试结果：根据测试数据，搭建的与门、或门、非门、异或门、同或门、与非门、或非门等基本逻辑门电路均满足设计要求。
2. 组合逻辑电路测试结果：根据测试数据，搭建的全加器、半加器、译码器、编码器等组合逻辑电路均满足设计要求。
数字电子技术实验指导书(答案)课件
PPT学习交流
23
交叉口通行灯逻辑问题的实现
电路应有两个输出端，南北（SN）和东西（EW）， 输出高电平对应绿灯亮，输出低电平对应红灯亮。
用敏感组件的输出作为逻辑电路输入信号，对所给 的逻辑状态建立一个真值表，化简后得最简逻辑表达 式，用与非门实现该电路、并用波形仿真设计电路的 功能，分析其正确性之。
PPT学习交流
10
二 、 TTL、HC和HCT器件的电压传输特性
４.比较三条电压传输特性曲线的特点。
尽管只对三个芯片在输出无负载情况下进行了电压传输特性测 试，但是从图２.２、图２.３和图２.4所示的三条电压传输特性曲 线仍可以得出下列观点: （1）74LS芯片的最大输入低电平VＩＬ低于74HC芯片的最大输入 低电平VＩＬ，74LS芯片的最小输入高电平ＶＩＨ低于74HC芯片 的最小输出高电平ＶＩＨ。 （２）74LS芯片的最大输入低电平ＶＩＬ、最小输入高电平ＶＩＨ 与74HCT芯片的最大输入低电平ＶＩＬ、 最小输出高电平ＶＩＨ 相同。 （３）74LS芯片的最大输出低电平ＶＯＬ高于74HC芯片和74HCT芯 片的最大输出低电平ＶＯＬ。74LS芯片的最小输出高电平ＶＯＨ 低于74HC芯片和74HCT芯片的最小输出高电平ＶＯＨ。 （４）74HC芯片的最大输出低电平 ＶＯＬ、最小输出高电平 ＶＯ Ｈ与 74HCT芯片的最大输出低电平ＶＯＬ、最小输出高电平ＶＯ Ｈ相同。
• ２.将实验台上４.７ＫΩ电位器RTL的电压输出端连接到被测非门的输入端， RTL的输出端电压作为被测非门的输入电压。旋转电位器改变非门的输入电压 值。
厦门理工学院数字电路实验报告九
4、在进行实验以及解决问题的过程中，我学会了利用简单验证实验来检验自己的判断并确定元器件未知的部分。这在以后需要用到一个完全陌生的元器件时较大帮助。
(4)搭建软件所需环境；
(5)打开EWB(V5.12)软件并选取实验所需元器件或符号；
(6)分析电路的逻辑功能。
四、实验结果与数据处理
1、利用74LVC161计数器设计一个十进制计数器
(1)电路连接图及波形图
(2)电路逻辑功能分析
当第一位与第四位，及QA与QD均输出高电平时，此时的二进制示数为10。利用与非门判断二者均为高电平并将结果传给CLR’使CLR’置1，输出显示重置为0，计数器重新开始计数。此时可将与非门的输出结果取非视为进位标志。由此可得该电路为一个十进制计数器。
《数字电路》实验报告
实验序号：9实验项目名称：异步时序电路
学 号
1810716643
姓 名
郑润泽
专业、班
18计科1班
实验地点
精工1-418
指导教师
周明
实验时间
2019.12.05
一、实验目的及要求
1、利用74LVC161计数器设计十进制计数器及分析异步时序电路；
2、掌握模拟实验方法及结果分析的能力；
(3)搭建软件所需环境；
(4)打开EWB(V5.12)软件并选取实验所需元器件或符号；
(5)连接电路，适当改变部分元器件的参数；
(6)验证十进制计数器的功能并列出转换表；
2、利用反馈清零法设计10进制的计数器
数字电子技术实验报告
数字电子技术实验报告
一、实验目的：
1． 掌握TTL 逻辑门电路的主要参数意义
2． 掌握TTL 逻辑门电路主要参数以及测量方法
3． 通过与非门实现与门、或门、异或门。
二、实验设备;
1． 数字电路实验箱
2． 74LS00
3． 函数发生器、示波器
三、实验原理;
1． 实验室所用电路板中配备有与非门，可以通过各种逻辑运算，从而利用与非门实现
与门、或门、异或门等逻辑门电路。
2． Y=A ·B=1••B A ,从公式可以看出，可以将AB 与1接入与非门的两个输入端（输入1的端口悬空即可）。
3． B A B A Y •=+=，从公式可以看出可以将A 和1接入一个非门（2步骤中已经
实现非门），从而得到A ，同理可以得到B ，然后将A 和B 接入与非门的两个输入端，就可得到Y 。
4． Y=A B ⊗=))((B A B A ++=))((B A AB =))((B A AB 。
5． 取信号A 为方波，峰峰值是5V ，偏移量为2.5V ，频率为1000Hz ，B 取为逻辑开关。
四、实验结果图
2． 或门
B
A
& 1 &
3．
当B=0时，Y=A B ⊗=A 当B=1时，Y=A B ⊗=A
B 1 & A & 1
&
A
1
B
1
& B & & A &
&。
数字电子技术第9章数字电路课程设计与综合实训
9.2.3
1. 电路扩展训练（1 试将图9.2.2所示设计电路中， 由两个三3输入与非门 74LS10N电路构成的编码电路，改用一个3线—8线译码器
74LS138和一个三3输入与非门74LS10N构成。
依3线—8线译码器74LS138输出逻辑函数表达式、 七段
数码显示器译码/驱动电路 CD4511的逻辑功能表和表9.2.1。
第9章 数字电路课程设计与综合实训
图9.2.2 三路竟赛抢答器原理图
第9章 数字电路课程设计与综合实训
3）
当主持人按下清零按钮后， 四D触发器U1的CLR=0，
U1被清零， Q1＝Q2＝Q3＝0、 Q1=Q2=Q3=1， 显示器U9显示
0字符， 所D触发器
振荡电路及分频后形成各种时钟脉冲的电路。 设计时钟电
路时， 应根据系统的要求首先确定主时钟的频率， 并注意
与其他控制信号结合产生系统所需的各种时钟信号。
第9章 数字电路课程设计与综合实训 脉冲产生电路应按系统设计的要求提供合适的脉冲信 号。 电源电路应为整个系统的正常工作提供所需的直流电 平。 在数字电路系统中， TTL电路对电源电压要求比较严 格， 电压值必须在一定范围内。 CMOS电路对电源电压的 要求相对比较宽松， 设计电源时， 必须注意电源的负载能
C=D=0 则有三路竞赛抢答器原理图（2）， 如图9.2.4所示。
过程中产生的状态信息反馈到控制电路。 控制电路和信号
处理电路是整个数字系统的核心。 设计控制电路和信号处
理电路是整个数字系统设计最重要的内容， 应该特别注意
不同信号之间的逻辑性与时序性。
第9章 数字电路课程设计与综合实训 在数字系统中， 各种逻辑时钟电路、 脉冲产生电路、 电源电路是数字系统正常工作的保证， 整个数字系统都在 它们的控制之下按一定的规律工作。 时钟电路包括主时钟
数电实验报告(DOC)
数电实验报告目录一、实验：一位乘法器 (3)二、实验：步长可控的加减法器 (8)三、实验：步长可控的乘除法电路 (13)四、实验：倍数可控的信号放大器 (19)五、实验：倍数可控的信号放大器 (23)实验一一位乘法器1.设计任务要求设计并实现一个可以完成一位乘法运算的电路，输入的两个数都由键控输入，输入和输出结果都显示在数码管上。
2.设计方案及论证(１)任务分析：这次实验的任务是设计一个一位乘法器，我们的思路是通过输入与输出的真值表来确定电路各输入与各输出的逻辑关系，然后来设计电路。
我们要输入的是两个2位2进制数，而输出是一个四位2进制的数（0000-1001），所以我们可以得到输入与输出的真值表如表1-1。
A1 A0 B1 B0 S1 S2 S3 S4 00000000 00010000 00100000 00110000 01000000 01010001 01100010 01110011 10000000 10010010 10100100 10110110 11000000 11010011 11100110 11111001表1-1. 乘法器真值表(２)方案比较一开始我们的方案是这样的，利用真值表和卡诺图可以求得：然后利用这个逻辑表达式，我们就可以画出逻辑电路图及仿真图如下图1-1所示。
仿真：图1-1. 实验一原设计方案我们可以看到，这个方案由许多门电路组成，非常复杂，而且存在延时以及竞争冒险等现象，可行性不高，所以我们决定采用接下来我们将要介绍的方案。
(３)系统结构设计系统的结构非常简单，如下图1-2所示。
其中逻辑构建模块由与门74LS08H 和加法器74283H构成，结果显示模块由译码器74LS47H和数码管构成。
图1-2. 一位乘法器的系统结构(4)具体电路设计电路图如图 1-3所示。
图1-3. 乘法器电路结构两个一位十进制数的2进制表达数经74LS08（与门）的与运算后，到达74283（加法器）的8个输入端口，构成两个4位2进制数。
厦门大学电工电路实验报告 (2)
成绩：
评阅签名：厦门大学电工电路实验报告
实验项目：
实验台号：
专业：
年级：
班级：
学生学号：
学生姓名：
实验时间：年月日节
一、仿真实验数据
1、搭出测试电路图；
RC 一阶电路充放电过程
微分电路
积分电路
XSC1
F
XSC2
XSC2
0.1µF
2、记录仿真数据；
RC一阶电路的充放电过程
微分电路
积分电路
二、真实实验数据
1、画出实验电路；
2、记录原始真实实验数据；
三、实验数据分析
1、按指导书中实验报告的要求用图表或曲线对实验数据处理；
2、用相应定理或公式对实验结果做出判断。
四、回答问题
1、回答指导书中要求回答的问题；
2、实验过程的注意事项。
五、实验小结
1、自己的体会，包括成功或失败的实验经验；
1．遇到故障或出现问题的处理方法。
2．针对该实验的具体建议，例如实验的参数如何设置更合理、实验内容的难易程度是否合适等。
数电实验报告
数电实验报告实验名称，基本逻辑门的实验。
实验目的，通过实验掌握基本逻辑门的工作原理和应用，加深对数字电路的理解。
实验仪器，示波器、数字电路实验箱、示波器探头、数字电路实验板、数字万用表等。
实验原理，本实验主要涉及与非门（NOT）、与门（AND）、或门（OR）和异或门（XOR）的实验。
与非门的输入与输出之间的关系是当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。
与门的输入与输出之间的关系是当所有输入均为高电平时，输出为高电平；只要有一个输入为低电平时，输出为低电平。
或门的输入与输出之间的关系是当所有输入均为低电平时，输出为低电平；只要有一个输入为高电平时，输出为高电平。
异或门的输入与输出之间的关系是当输入相同时，输出为低电平；当输入不同时，输出为高电平。
实验步骤：1. 将与非门、与门、或门和异或门的引脚分别与数字电路实验板上的相应引脚相连。
2. 将数字电路实验板的电源接通，调节电源电压为5V。
3. 分别将与非门、与门、或门和异或门的输入端接通高电平和低电平信号，观察输出端的信号变化。
4. 使用示波器观察与非门、与门、或门和异或门输入输出波形，分析其工作原理。
实验结果与分析：通过本次实验，我们成功观察到了与非门、与门、或门和异或门的输入输出关系，并使用示波器观察了它们的输入输出波形。
实验结果表明，与非门的输出与输入相反，与门的输出与所有输入有关，或门的输出与任一输入有关，异或门的输出与输入的不同与否有关。
这些实验结果与我们之前学习的逻辑门的工作原理相吻合。
实验总结：通过本次实验，我们对与非门、与门、或门和异或门有了更深入的了解，加深了对数字电路的理解。
同时，通过实际操作，我们更加直观地感受到了逻辑门的工作原理。
在今后的学习和工作中，这些知识和经验都将为我们打下坚实的基础。
实验存在问题及改进措施：在实验过程中，我们发现有时输入信号的稳定性不够，导致输出波形出现波动。
为了提高实验的准确性，我们可以进一步优化实验仪器的使用方法，确保输入信号的稳定性，以获得更加准确的实验结果。
厦门大学模电实验基础题目（期末学生版）
厦门大学模电实验基础题目（期末学生版）（１）：在直流稳压电源的使用过程中，设置ＣＨ１通道电压输出为８Ｖ，但是从ＣＨ１输出端无法测到８Ｖ电压，在测量仪器设置错无误的前提下，可能的出错原因是什么？答：可能性最大的原因是：输出使能按键“ＯｕｔＰｕｔ＂没有按下。
（2）某同学在按如下步骤设置并获得1KHZ ，峰-峰值为5V 的正弦信号，请判断该同学的设置过程是否有误，如有，请指出之。
(a) 按下正弦信号按键，选择正弦波形；(b) 设置频率为1000kHZ ；(c) 设置幅度为5Vrms ；(d) 输出信号；答：以上设置过程中，存在如下问题：(1),波形选择前应该先选定输出通道是CH1还是CH2，并确认当前的设置参数观察界面对应选定的通道；（2）频率选择为1KHz ，或者1000HZ （通常不这样设置），而非1000KHZ,幅度为5Vp-p ，而非5Vrms ；(3)，设置完波形、频率、幅度后，应该检查是否有其余未用到的参数设置键，是否有非当前不需要的设置值残留，比如说偏移量等；(4) 输出信号前应该按下对应的通道使能键，使设置好的信号能够从正确的端口输出；(5)输出信号时，没有确认输出端口是否为其选择的通道对应的端口；(3) 某同学设置一输出信号为正弦信号，但示波器上观察发现输出波形是三角波，请问可能的原因是什么？答：可能的原因是，设置信号的通道和输出通道不一致，设置CH1、或CH2通道的输出信号为正弦波形，但是输出的是另一个残留三角波设置的通道。
（4）某同学设置信号发生器输出正弦信号的峰峰值为4v ，但从四位半测得值为1.4V 左右，请问该值正确么，为什么？如果不正确，请说明可能的原因。
答：正确，信号发生器输出信号的幅度以峰峰值计量，四位半测量得到的是有效值，他们之间存在如下关系：-=V V 有效值峰峰值（5）对于一个峰峰值为4V ，直流偏移为+1V ，频率为2KHz 的正弦信号，请分析用四位半DC 档、AC 档、AC+TrueRMS 档分别测量的测量值会是多少？答：DC 档测量的直流偏移值为+1.0V ，AC 档测量交流有效值为1.4V 左右，AC+TrueRMS 档真测量真有效值（交流平均值）为1.7V 左右。
数电综合实验报告(3篇)
第1篇一、实验目的1. 巩固和加深对数字电路基本原理和电路分析方法的理解。
2. 掌握数字电路仿真工具的使用，提高设计能力和问题解决能力。
3. 通过综合实验，培养团队合作精神和实践操作能力。
二、实验内容本次实验主要分为以下几个部分：1. 组合逻辑电路设计：设计一个4位二进制加法器，并使用仿真软件进行验证。
2. 时序逻辑电路设计：设计一个4位计数器，并使用仿真软件进行验证。
3. 数字电路综合应用：设计一个数字时钟，包括秒、分、时显示，并使用仿真软件进行验证。
三、实验步骤1. 组合逻辑电路设计：（1）根据题目要求，设计一个4位二进制加法器。
（2）使用Verilog HDL语言编写代码，实现4位二进制加法器。
（3）使用ModelSim软件对加法器进行仿真，验证其功能。
2. 时序逻辑电路设计：（1）根据题目要求，设计一个4位计数器。
（2）使用Verilog HDL语言编写代码，实现4位计数器。
（3）使用ModelSim软件对计数器进行仿真，验证其功能。
3. 数字电路综合应用：（1）根据题目要求，设计一个数字时钟，包括秒、分、时显示。
（2）使用Verilog HDL语言编写代码，实现数字时钟功能。
（3）使用ModelSim软件对数字时钟进行仿真，验证其功能。
四、实验结果与分析1. 组合逻辑电路设计：通过仿真验证，所设计的4位二进制加法器能够正确实现4位二进制加法运算。
2. 时序逻辑电路设计：通过仿真验证，所设计的4位计数器能够正确实现4位计数功能。
3. 数字电路综合应用：通过仿真验证，所设计的数字时钟能够正确实现秒、分、时显示功能。
五、实验心得1. 通过本次实验，加深了对数字电路基本原理和电路分析方法的理解。
2. 掌握了数字电路仿真工具的使用，提高了设计能力和问题解决能力。
3. 培养了团队合作精神和实践操作能力。
六、实验改进建议1. 在设计组合逻辑电路时，可以考虑使用更优的电路结构，以降低功耗。
2. 在设计时序逻辑电路时，可以尝试使用不同的时序电路结构，以实现更复杂的逻辑功能。
数电实验之计数器
计数器一实验目的1、掌握中规模集成计数器的逻辑功能及使用方法。
2、学习运用集成电路芯片计数器构成N位十进制计数器的方法。
二实验原理计数器是一个用以实现计数功能的时序器件，它不仅可以用来记忆脉冲的个数，还常用于数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多，按构成计数器中的各个触发器输出状态更新是否受同一个CP脉冲控制来分，有同步和异步计数器，根据计数制的不同，分为二进制、十进制和任意进制计数器。
根据计数的增减趋势分，又分为加法、减法和可逆计数器。
另外，还有可预置数和可编程功能的计数器等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器芯片。
如：异步十进制计数器74LS90，4位二进制同步计数器74LS93，CD4520，4位十进制计数器74LS160、74LS162；4位二进制可预置同步计数器CD40161、74LS161、74LS163；4位二进制可预置同步加/减计数器CD4510、CD4516、74LS191、74LS193；BCD码十进制同步加/减计数器74LS190、74LS192、CD40192等。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列就能正确使用这些器件。
例如74LS192同步十进制可逆计数器，具有双时钟输入十进制可逆计数功能；异步并行置数功能；保持功能和异步清零功能。
74192功能见表表19.1*表中符号和引脚符号的对应关系：CR = CLR—清零端；LD= LOAD—置数端（装载端）CP U = UP—加计数脉冲输入端CP D = DOWN—减计数脉冲输入端CO——非同步进位输出端（低电平有效）BO——非同步借位输出端（低电平有效）D3 D2 D1 D0 = D C B A—计数器数据输入端Q D Q C Q B Q A—计数器数据输出端根据功能表我们可以设计一个特殊的12进制的计数器，且无0数。
如图19.1所示：当计数器计到13时，通过与非门产生一个复位信号，使第二片74LS192（时十位）直接置成0000，而第一片74LS192计时的个位直接置成0001；从而实现了1——12的计数。
厦门大学电子技术实验
厦门大学电子技术实验电子技术实验实验报告实系验名称：实验一电压源与电压测量仪器别：班号：实验者姓名：学号：实验日期：年月日实验报告完成日期：年月日指导教师意见：1一、实验目的1. 掌握直流稳压电源的功能、技术指标和使用方法。
2. 掌握任意波函数信号发生器的功能、技术指标和使用方法。
3. 掌握四位半数字万用表功能、技术指标和使用方法。
4. 学会正确使用电压表测量直流、交流电压。
二、实验原理〔一〕GPD-33903型直流稳压电源1. 直流稳压电源的主要特点〔1〕具有三路完全独立的浮地输出〔CH1、CH2、FIXED〕。
固定电源可选择输出电压值2.5V、3.3V和5V，适合常用芯片所需固定电源。
〔2〕两路〔主路CH1键、从路CH2键〕可调式直流稳压电源，两路均可工作在稳压稳流工作方式，稳压值为0~32V连续可调，稳流值为0~3.2A连续可调。
〔3〕两路可调式直流稳压电源可设置为组合〔跟踪〕工作方式。
①串联组合方式〔面板SER/INDEP键〕：通过调节主路CH1电压、电流，从路CH2电压、电流自动跟随主路CH1变化，输出电压最大可达两路电压的额定值之和〔连线端接CH1+和CH2—〕。
②并联组合方式〔面板PARA/INDEP键〕：通过调节主路CH1电压，从路CH2电压自动跟随主路CH1变化，两路电流可单独调节，输出电流可达两路电流的设定值之和。
〔4〕四组常用电压存储功能〔面板MEMORYI-4键〕：将CH1、 CH2常用的电压、电流或串联、并联组合的电压、电流通过调节至所需设定值后，通过长按数字键〔1-4〕，那么可将该组电压、电流值存储下来，当需要调用时，只需按对应的数字键即可得至原来所设定的存储电压、电流值。
〔5〕锁定功能：为防止电源使用过程中，误调整电压或电流值，该仪器还设置锁定功能〔面板LOCK键〕，当按下按键时，电压、电流调节旋钮不起作用，假设要解除该功能，那么艮按该键即可。
〔6〕输出保护功能：当调节完成电压、电流后，需通过按面板OUTPUT键才能将所调电压、电流从输出孔输出。
数电实验九 时序逻辑电路设计
实验九 时序逻辑电路设计一、 实验目的1. 掌握时序电路设计方法。
2. 能够应用时序电路解决实际问题。
二、 实验设备1. 数字电路实验箱2. 数字信号函数发生器3. 74LS90、74LS00三、实验原理：本次实验主要用到一下两款芯片：74LS00， 74LS90，具体原理如下：74LS90: 74LS90是一块二-五-十进制异步计数器，外形为双列直插，它由四个主从JK 触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端)1(0R 、)2(0R 和置“9”端)1(9S 、)2(9S 。
其中)1(0R 、)2(0R 为两个异步清零端，)1(9S 、)2(9S 为两个异步置9端，CP1、CP2为两个时钟输入端，Q0~Q3为计数输出端，当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，而Q0接CP2 ，即二进制的输出与五进制的输入相连，则Q3Q2Q1Q0输出为十进制（8421BCD 码）；时钟从CP2引入，而Q3接CP1 ，即五进制的输出与二进制的输入相连，则Q0Q1Q2Q3输出为十进制（5421BCD 码）。
74LS90的功能表：四、实验内容：1.设计实验电路实现数码管0-1-2-3-4-0-3-0-3-4循环显示。
五、实验步骤：1.用74LS90实现十进制计数器，采用5421BCD码制，真值表如下2.画出卡诺图得到输出与输入的关系B=由此上可得A=B =+=C=D=03.电路连接如图3Hz方波。
厦大数电实验十
实验十Moore型同步时序逻辑电路的分析与设计一、实验目的1. 掌握同步时序逻辑电路的分析、设计方法；2. 掌握时序逻辑电路的测试方法。
二、实验原理1. Moore型同步时序逻辑电路的分析方法：时序逻辑电路的分析，按照电路图，选择芯片，根据芯片管脚，在逻辑图上标明管脚号；大街电路后，根据电路要求输入时钟信号，要求出电路的状态转换图或时序图，从中分析出电路的功能。
2. Moore型同步时序逻辑电路的设计方法：（1 ）分析题意，求出状态转换图。
（2）状态化简：确定等价状态，电路中的等价状态可合并为一个状态。
（3）重新确定电路状态数N,求出触发器数你n,触发器数按下列公式求：2n-1<N<2n （N为状态数，n为触发器数）。
（4）触发器类型（D JK）。
（5 ）状态编码，列出状态转换表，求状态方程、驱动方程。
（6）画出时序电路图。
（7）时序状态检验，当”<2中寸，应进行空转检验，以免电路进入无效状态而不能自启动。
（8 ）功能仿真、时序仿真。
三、实验仪器（1）示波器 1 台（2）多功能电路实验箱 1 台四、实验内容1.模5 （421,码）加法计数器功能检验：按图4搭接电路，Cp接单脉冲P+, Q3Q2Q分别接逻辑指示灯L3L2L1 , Rd'接逻辑开关K12, Sd1' Sd2'、Sd3'分别接逻辑开关K1、K2、K3;接通电源后，利用Rd'使计数器复位后，加单脉冲，观察计数器工作情况，写出时序表，各无效状态利用Sd1' Sd2'、Sd3'置数后，加单脉冲观察其次态，画出完整状态转换图；逻辑电路图如下:模5 （421,码）加法计数器时序表:2.模5 （421码）加法计数器时序观测图：将Cp接TTL言号（f=10kHz），用双踪示波器观察并记录Cp Q3 Q2、Q1波形。
示波器得到如下波形：3. 设计模10 ( 8421BCD 加法计数器。
厦门大学电子技术实验九集成运算放大器组成地RC文氏电桥振荡器
合用标准文案实验报告实验名称：实验九集成运算放大器构成的RC文氏电桥振荡器系别：班号：实验组别：实验者姓名：学号：实验日期：实验报告完成日期：指导教师建议：目录二、实验原理 (3)三、实验仪器 (5)四、实验内容及数据 (5)1、电路解析及参数计算 (5)2、振荡器参数测试 (7)3、振幅平衡条件的考据 (8)4、观察自动稳幅电路作用 (9)五、误差解析 (10)六、实验总结 (11)一、实验目的1.掌握生自激振的振幅平衡条件和相位平衡条件；2.认识文氏振器的工作原理及起振的条件和幅原理。
二、实验原理1.生自激振的条件：当放大器引入正反，路可能生自激振，因此，一般振器都由放大器和正反网成。
其框如 1 所示。
振器生自激振必足两个基本条件：（1）振幅平衡条件：反信号的振幅等于入信号的振幅，即VF = Vi或|AF| = 1（2）相位平衡条件：反信号与入信号同相位，其相位差：A F2n（n = 0、1、2⋯⋯）2.RC串-并网的特点：RC 串-并网如 2(a)所示，其系数：R2F（）VF( )1jwR 2c21+ =1R2R1 c21 VOR1j ( wc2R1(1R2))jwc1 jwR2c2c1wc1R2当 R1= R2= R ， C1= C2= C 时，则上式为：F ( )13 j (wRc 1)wRc若令上式虚部为零 ,即获得谐振频率1 fo 为： f o =2 RC当 f = fo 时，传输系数最大，相移为0，即： F max =1/3 ， F 0传输系数 F 的幅频特点相频特点如图 2(b)(c)所示。
因此可知， RC 串—并联网络拥有选频特点。
对频率 f o 而言，为了满足政府平衡条件| AF | = 1 ，要求放大器 | A | = 3 。
为满足相位平衡条件： AF2n ，要求放大器为同相放大。
3. 自动稳幅：由运算放大器构成的 RC 文氏电桥振荡器原理图如图 3 所示，负反响系数为：F (-)=V F ( )R 1 VoR 1 R F在深度负反响情况下：1R RRA F1FFR1F( )R11因此，改变 R 也许 R1 就可以改变放大器的电压增益。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验九触发器的工作特性
一、实验目的
1、掌握并验证基本RS触发器、维阻D触发器和主从JK触发器的逻辑功能；
2、掌握触发器之间的转换。
二、实验原理
1、基本RS触发器：
与非型直接RS触发器是最简单的触发器，其由两个与非门交叉耦合而成，电路如图1所示，其特性方程如下式，特性表如图1所示。
2、维阻D触发器：
维阻D触发器的逻辑符号和功能如下：
（1）低电平异步预置：
D和Cp状态任意，Rd’=0，Sd’=1，Q=0；Rd’=1，Sd’=0，Q=1。
（2）上升沿边沿触发特性：
当Cp上升沿来时，输出Q按输入D的状态而变化，即Qn+1=Dn
3、主从JK触发器：
主从JK触发器的逻辑符号和功能如下：
（1）低电平异步预置：
J、K和Cp状态任意，Rd’=0，Sd’=1，Q=0；Rd’=1，Sd’=0，Q=1。
（2）下降沿电平触发特性：
当Cp下降沿来时，输出Q按Cp=1期间的JK状态变化（Cp=1期间，JK变化时，主触发器有一次翻转问题），即：Qn+1=JQ’n+K’Qn。
4、触发器间的转换：
（1）转换：根据已有触发器（D、JK）和适当的逻辑门获得待求触发器。
（2）步骤：
①写出已有触发器和待求触发器状态方程。
②变换待求触发器方程，使之形式与已有触发器形式一样。
③根据逻辑函数相等原则，若变量相同，则：系数相等。
④画出转换电路。
三、实验仪器及器件
1、示波器1台
2、函数信号发生器1台
3、数字万用表1台
4、多功能电路实验箱1台
四、实验内容
1、基本RS触发器：
按1搭接电路，Rd’、Sd’分别接逻辑开关K1、K2，用L1显示1Q，用L2显示1Q’，按照表1验证基本RS触发器功能。
2、维阻D触发器：
SN74LS74是TTL型集成双D维阻触发器，管脚图如图：
（1）连接电路，L1显示Q，L2显示Q’
（2）验证Rd’和Sd’低电平异步预置功能：
当Rd’=0，Sd’=1时，L1灯灭，L2灯亮；
当Rd’=1，Sd’=0时，L1灯亮，L2灯灭。
（D和Cp任意）
（3）验证上升沿触发特性和逻辑功能表
3、主从JK触发器：
SN7476是TTL型集成双JK主从触发器，管脚图如图：
（1）连接电路，L1显示Q，L2显示Q’
（2）验证Rd’和Sd’低电平异步预置功能
（3）验证下降沿触发特性和逻辑功能表
（2）验证Cp=1期间，当JK变化时主触发器的“一次翻转”问题。
4、触发器之间的转换：
（1）D触发器转换为T’触发器：
把维阻D触发器1D和1Q’连接
①按动单脉冲按钮，每输入一个Cp上升沿T’触发器翻转一次
②用信号发生器TTL信号作Cp，用双线示波器观察二分频工作波形Cp和Q 实验结果：与理论一致
（2）D触发器转换为JK触发器：
如图搭接电路，验证功能
（3）JK触发器转换为T触发器：
将JK触发器的1J和1K连接
①令1J=1K=0时，按动单脉冲按钮，输出状态不变；
②令1J=1K=1时，每按一次单脉冲按钮，输出状态翻转一次。
（4）JK触发器转换为D触发器：
如图搭接电路，验证功能
五、实验结果
1、基本RS触发器：实验结果完全符合RS触发器的特性表
2、维阻D触发器：实验结果完全符合D触发器功能表
3、主从JK触发器：实验结果完全符合J、K触发器功能表，当Cp=1期间，Qn+1的状态由Cp=1之前下降沿到来前的JK输入决定。
4、触发器之间的转换：
（1）实验结果完全符合T’触发器的特性
（2）转换后的JK触发器与SN7476JK触发器一致，但是，转换后的JK触发器变为上升沿有效（3）实验结果完全符合T触发器的特性
（4）转换后的D触发器与SN74LS74触发器一致，但是，转换后的D触发器，D=0时，下降沿有效，当D=1时，上升沿有效。
六、实验小结
1、基本RS触发器逻辑功能：当R端无效(0)，S端有效时(1)，则Q=1,Q非=0,触发器置1。
当R 端有效(1)、S端无效时(0)，则Q=0,Q非=1,触发器置0。
.当RS端均无效时(0)，触发器状态保持不变。
.当RS端均有效时(1)，触发器状态不确定。
2、基本D触发器逻辑功能：当R端无效(0)，S端有效时(1)，则Q=0，触发器置0。
当R端有效(1)、S端无效时(0)，则Q=1,触发器置1。
RS端均有效时(1)，D=0,Cp上升沿时，Q=0；D=1，Cp上升沿时，Q=1。
3、基本JK触发器逻辑功能：当R端无效(0)，S端有效时(1)，则Q=0，触发器置0。
当R 端有效(1)、S端无效时(0)，则Q=1,触发器置1。
RS端均有效时(1)，J=1，K=0时，Cp下降沿时，Qn 1=1；J=0，K=1时，Cp下降沿时，Qn 1=0；J=K=0时，Cp下降沿时，Qn 1=Qn；J=K=1时，Cp 下降沿时，Qn 1=-Qn。
通过实验，让我更好的掌握了数电的知识，验证基本RS触发器、维阻D触发器和主从JK 触发器的逻辑功能，对触发器的之间转换也有了更好的掌握。