基于十进制计数芯片74LS90的设计课程设计
二-五-十进制异步加法计数器74LS90
2. 二-五-十进制异步加法计数器74LS90 ★ 从计数器命名可知：74LS90可以实现二进制、五进制加法计数功能，如果按照“低位片循环一周，向高位片进一位”的级联扩展方式，将二进制加法计数单元和五进制加法计数单元联系起来，就可以实现十进制加法计数器，此时，整个计数器组成了异步时序逻辑电路的结构，因此，74LS90被称为二-五-十进制异步加法计数器。
与74LS197的使用类似，74LS90通过级联组成十进制异步加法计数器时，也存在两种方式，下文中将详细介绍。
74LS90的芯片封装图和功能示意图如图8.3.16所示。
图8.3.17 二-五-十进制异步加法计数器74LS90 （a ）芯片封装图 （b ）功能示意图★ 分析图8.3.17，将得到的74LS90的管脚信息总结如下：74LS90的逻辑功能端包括2个下降沿有效的输入时钟信号端 和 、4个高有效的输入控制端 ，以及4个输出状态端 。
表8.3.10为74LS90的功能表，完整地表达了74LS90的逻辑功能。
表8.3.10 二-五-十进制异步加法计数器74LS90的功能表★ 分析表8.3.10，将得到的74LS90的逻辑功能完整总结如下：◆ 异步置9、高有效，为置数控制端。
0123 Q Q Q Q 、、、10 CLK CLK B 0A 0B 99A R R S S 、、、B 9A 9 S S 、74LS90没有提供输入数据端，当时， ，即输出状态被直接置为9。
◆ 异步清零、高有效， 为清零控制端。
◆ 计数器在不置数、不清零的前提下，时钟脉冲的下降沿工作，完成计数功能，有以下四种情况。
▲ 时钟信号从输入，则完成二进制加法计数，对应输出状态为； ▲ 时钟信号从输入，完成五进制加法计数，对应输出状态排列为 ，工作循环为000到100的递增循环， 为最高位； ▲ 时钟信号从 输入，且将二进制计数器的输出状态 作为五进制计数器的时钟信号，接入，则组成了“二进制单元先运行，五进制单元后运行”的级联结构，由此实现十进制加法计数功能，其输出状态排列为； ▲ 时钟信号从 输入，且将五进制计数器的输出最高位状态作为二进制计数器的时钟信号，接入，则组成了“五进制单元先运行，二进制单元后运行”的级联结构，由此实现的十进制加法计数器的输出状态排列为。
基于74ls90的除法计数器的设计和探讨
2.1 除2、除5和除10计数器 因为74ls90包含有两个独立的（复位功能除外）计数器，一个
除2（触发器）和一个除5计数器。这两个计数器可以单独使用，也 可级联成一个除10计数器。
对用作除2计数器的情况，输入计数信号加到输入端INA（14 脚），输出取自输出端QA(12脚)，如图2所示。
利用74ls90设计除2、除3…直至除10的计数器电路设计方案， 供行业同仁借鉴和探讨。
2 基于74ls90的多种除法计数器的设计与研究
74LS90是二-五-十进制异步加法计数器，具有双时钟输入，并 具有清零和置数等功能，其引脚排列如图1所示。其管脚R 、 0（1） R0（2）是计数器置零端，同时为高电平时有效；R9（1）、R9（2）为置 9端，同时为高电平有效；QA、QB、QC、QD为数据输出端；INA、 INB为脉冲输入端。下面分别为除2~除10计数器的设计介绍。
这样输出端QC、QB分别接到复位零输入端R0(1)、R （ 0(2) 脚2、 3），在脚8QC端是非对称的除6输出。如图5所示。
图7 除8计数器原理图 2.7 除9计数器
因为9的BCD代码是1001，因此输出端QA、QD必须分别接到复 位零输入端R0(1)、R0(2)（脚2和3上），在输出端QD上得到非对称的 除9输出，如图7所示。
• 24 •
本文利用74ls90设计了除2、除3…、直至除10计数器的设计方 案，通过了解这9个除法计算器的工作原理，读者可以举一反三， 利用两个或两个以上的74ls90设计出除11包括除11以上的除法计数 器方案，也就不是太困难。
图6 除7计数器原理图 2.6 除8计数器
这只需要把输出端QD（脚11）接到复位0输入端R0(1)、R 即 0(2) 可，从输出端QC上得到非对称的除8输出，如图7所示。
实验7_74ls90任意进制计数器共16页PPT
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗曼·罗兰
▪
28、知之者不如好之者，好之者不如乐之者。——孔子
▪
29、勇猛、大胆和坚定的决心能够抵得上器的精良。——达·芬奇
▪
30、意志是一个强壮的盲人，倚靠在明眼的跛子肩上。——叔本华
谢谢！
16
实验7_74ls90任意进制计数器
46、法律有权打破平静。——马·格林 47、在一千磅法律里，没有一盎司仁 爱。— —英国
48、法律一多，公正就少。——托·富 勒 49、犯罪总是以惩罚相补偿；只有处 罚才能 使犯罪 得到偿 还。— —达雷 尔
50、弱者比强者更能得到法律的保护 。—— 威·厄尔
▪
基于十进制计数芯片74LS90的设计课程设计
基于十进制计数芯片74LS90的设计课程设计.目录1 设计框图与方案选择................................................11.1 设计思路 (1)1.2 方案的选择与论证 (1)2 单元电路的分析与设计 (3)2.1 脉冲电路设计 (3)2.2显示电路设计 (4)2.2.1 计数器的设计 (4)2.2.2 显示单元电路 (5)2.2.3 控制电路.............................................. 6 3 总体电路设计...................................................... 7 4 系统调试与仿真.................................................... 8 5 实物制作与调试................................................... 10 结束语............................................................. 11 参考文献.. (12)..1 设计框图与方案选择1.1 设计思路首先，本次电子秒表的设计任务要求计数精度可达百分之一秒，因此基准脉冲应该获得频率为100HZ的脉冲信号。
要求可显示时间99.99秒，因此每一位都为十进制位。
控制部分可用三个控制键分别进行启动、暂停、清零功能。
分别实现以上模块功能，即可设计出符合要求的电子秒表。
显示部分译码器计数电路启动暂停多谐振荡清零电路电路原理方框图图11.2 方案的选择与论证方案一基于十进制计数芯片74LS90的设计..题目要求达到可计数99.99秒，则需要四个数码管;要求计数分辨率为0.01秒，那么我们需要相应频率的信号发生器。
可采用集成电路555定时器与电阻和电容组成的多谐振荡器。
74LS90的详细说明功能表
实验十七电子秒表一、实验目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习电子秒表的调试方法。
二、实验原理图17－1为电子秒表的电原理图。
按功能分成四个单元电路进行分析。
1、基本RS触发器图17－1中单元I为用集成与非门构成的基本RS触发器。
属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。
按动按钮开关K2（接地），则门1输出Q＝1；门2输出Q＝0，K2复位后Q、Q状态保持不变。
再按动按钮开关K1,则Q由0变为1，门5开启, 为计数器启动作好准备。
Q 由1变0，送出负脉冲，启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
2、单稳态触发器图17－1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图17－2为各点波形图。
单稳态触发器的输入触发负脉冲信号vi 由基本RS触发器Q端提供，输出负脉冲vO通过非门加到计数器的清除端R。
静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROff。
定时元件RC 取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP 和CP。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
图17－1 电子秒表原理图3、时钟发生器图17－1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。
，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器调节电位器 RWQ＝1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP。
2图17－2单稳态触发器波形图图17－3 74LS90引脚排列4、计数及译码显示二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图17－1中单元Ⅳ所示。
其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD取得周期为0.1S的矩形脉冲，作为计数器②的时钟输入。
实验七：数码管显示控制电路设计
实验七：数码管显示控制电路设计一、实验目的：1.能自动循环显示数字0、1、2、3、4、0、3、0、3、42.计数显示能由快到慢、再由慢到快循环变化二、实验设备：数字电路试验箱、数字双踪示波器、74LS00、74LS90 1.74LS90引脚定义;2.74LS00引脚定义：三、实验原理：1.数码显示控制电路原理框图数码管显示7段译码电路组合逻辑译码十进制计数器脉冲发生器四、实验内容与步骤1、74LS90是二—五—十进制异步计数器。
首先，确定实现十进制的方式：将时钟从CP2引入，Q3接CP1，即将五进制输出与二进制的输入相连，则Q0Q3Q2Q1输出为十进制5421BCD码。
2、根据设计要求，需要74LS90的是个输出状态分别对应数码管显示的0、1、2、3、4、0、3、0、3、4，则真值表如表一。
十进制计数器输出数码显示电路输入Q0Q3Q2Q1D3D2D1D00 0 0 0 0 0 0 00 0 0 1 0 0 0 10 0 1 0 0 0 1 00 0 1 1 0 0 1 10 1 0 0 0 1 0 01 0 0 0 0 0 0 11 0 0 1 0 0 1 11 0 1 0 0 0 0 01 0 1 1 0 0 1 01 1 0 0 0 1 0 03.实验电路图：五、实验结果经测试，实验电路能抽实现自动循环显示数字0、1、2、3、4、0、3、0、3、4六、心得体会：1. 通过这次实验，我对74LS00、74LS90有了一定的了解，并会用它来实现一些功能。
2.在这次实验过程中，我遇到了一些问题，但后来通过慢慢分析还是顺利的完成了实验，我学到了很多。
3.这次实验用的是试验箱而没有用仿真图，我觉得用仿真要稳定一些。
因为试验箱问题不太好分析。
4.实验由于一开始不知道试验箱有一个接口是松动的，浪费了很多时间，所以实验过程一定得严谨认真。
74ls90电子秒表说明书
第１章绪论１.１选题的目的随着电子技术的发展，电子技术在各个领域的运用也越来越广泛。
人们对它的认识也逐渐加深。
作为一个学习电子专业的大学生，我们不但要有扎实的基础知识、课本知识，还应该有较强的动手能力。
现实也要求我们既精通电子技术理论，更要掌握电子电路设计、实验研究和调试技术。
１.2 设计的要求1.2.1设计题目和设计指标设计题目：电子秒表。
设计指标：1. 计数范围000~999。
2. 具有启动、暂停、停止功能。
1.2.2 设计功能电子秒表是重要的记时工具,广泛运用于各行各业中。
它可广泛应用于对运动物体的速度、加速度的测量实验,还可用来验证牛顿第二定律、机械能守恒等物理实验,同时也适用于对时间测量精度要求较高的场合.测定短时间间隔的仪表。
作为一种测量工具，电子秒表相对其它一般的记时工具具有便捷、准确、可比性高等优点，不仅可以提高精确度，而且可以大大减轻操作人员的负担，降低错误率。
第２章方案设计2.1电路的方框图电路的方框图主要由脉冲产生电路、控制及分频电路、计数电路、译码驱动电路及显示电路等单元电路的综合电路组成。
如图2—1所示。
图2-1 电子秒表电路方框图2.2 方案介绍脉冲产生电路由NE555构成的多谐振荡器，是一种能产生矩形波的自激振荡器，也称矩形波发生器。
多谐振荡器没有稳态，只有两个暂稳态。
在工作时电路在这两个稳态之间自动的交替变换，由此产生矩形脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。
并且555定时器的比较器灵敏度高，输出驱动电流大，功能灵活且电路结构简单计算简单。
因此在本电路中采用NE555定时器构成的多谐振荡器作为振荡源。
控制及分频电路（1）启动，停止的功能利用基本RS触发器控制秒表的启动与停止。
（2）暂停的功能用一个开关控制振荡器的输出端与分频电路的输入端的开合。
合则继续，开则暂停。
计数电路74LS90 是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法. 将12脚与1脚相连组成十进制计数器。
74LS90计数器
实验十一74LS90计数器
一、实验目的：
1. 掌握74LS90的功能原理。
2. 能够利用74LS90完成相关计数器电路设计。
二、实验原理：
74LS90计数器是一种中规模二-五-十进制异步计数器，
管脚图如图所示。
R01、R02是计数器置0端，同时为1有效；R91和
R92为置9端，同时为1时有效；若用A输入，QA输出，
为二进制计数器；如B为输入，QB-QD可输出五进制计数
器；将QA与B相连，A做为输入端，QA-QD输出十进制计
数器；若QD与A输入端相连，B为输入端，电路为二-五
混合进制计数器。
74LS90的功能表：
三、实验内容：
1. 利用74LS90接成十进制计数器。
将QA与B相连，A做为输入端，QA-QD输出十进制计数器，电路图如下：
2. 试利用74LS90接成五进制计数器。
如B为输入，QB-QD可输出五进制计数器，电路图如下：
3. 试利用74LS90接成60进制计数器。
单块74LS191芯片最大计数十进制。
要接成60进制计数器，先要做一个大于或等于60进制的计数器。
在这里先把两片74LS191接成一个100进制的计数器，在当计数器在59时对十位清零即可设计成60进制计数器。
电路图如下：
四、实验分析：
1、通过本实验的学习，我进一步掌握了74LS90的功能原理。
基本能够利用74LS90完成简单计数器电路设计。
2、实验过程中最关键的是熟悉74LS90的功能，再根据其功能设计相关计数器，就可以做到得心应手。
十进制加法计数器课程设计
实验十九 计数、译码、显示电路一、实验目的1、掌握中规模集成计数器74LS90的逻辑功能。
2、学习使用74LS48、BCD译码器和共阴极七段显示器。
3、熟悉用示波器测试计数器输出波形的方法。
二、 实验原理计数、译码、显示电路是由计数器、译码器和显示器三部分电路组成的，下面分别加以介绍。
1、计数器：计数器是一种中规模集成电路，其种类有很多。
如果按各触发器翻转的次序分类，计数器可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按计数器进位规律可分为二进制计数器、十进制计数器、可编程N进制计数器等多种产品。
常用计数器均有典型产品，不须自己设计，只要合理选用即可。
本实验选用74LS90二—五进制计数器，其功能如下表所示。
6263（1） R 0(1)和R 0(2)为直接复位端，R 9(1)和R 9(2)为直接置位端，可以预置数字“9”（Q D = Q A = 1，Q B = Q C = 0）。
（2） A 为二分频计数器的输入，Q A 的输出频率为CP A 的1/2。
B 为五进制计数器的输入，把Q A 输出作为五进制计数器B 的输入，即构成8421BCD 码十进制计数器。
2、 译码器：这里所说的译码器是将二进制数译成十进制数的器件。
我们选用的74LS48是BCD 码七段译码器兼驱动器。
其外引线排列图和功能表如下所示。
1234567891011121314GNDVCC 74LS48B1615CLTBI/RBORBIDAgabcdef十进制数 或功能输 入LT RBI D C B A 0123H H H H H X X X L L L L L L L H L L H L L L H H BI/RBO H H H H 输 出a b c d e f g H H H H H H L L H H L L L L H H L H H L H H H H H L L H 字 型注4567H H H H X X X X L H L L L H L H L H H L L H H H H H H H L H H L L H H H L H H L H H L L H H H H H H H H L L L L H H H X X X H L L L H L L H H L H L H H H H H H H H H H H H H L L H H L L L H H L H L L H H L L H 891011H X H L H H H H H H X X X H H L L H H L H H H H L H H H L H L L L H H H L L H L H H L L L H H H H L L L L L L L 12131415H X H H H H H 1BI RBI LTX H LX XL X X X X X X X XL L L L L L HL L L L L L L L L L L L L L H H H H H H H2 34（1） 要求输出数字0～15时，“灭灯输入”（BI ）必须开路或保持高电平。
74LS90的详细说明功能表
实验十七电子秒表一、实验目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习电子秒表的调试方法。
二、实验原理图17－1为电子秒表的电原理图。
按功能分成四个单元电路进行分析。
1、基本RS触发器图17－1中单元I为用集成与非门构成的基本RS触发器。
属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。
按动按钮开关K2（接地），则门1输出Q＝1；门2输出Q＝0，K2复位后Q、Q状态保持不变。
再按动按钮开关K1,则Q由0变为1，门5开启, 为计数器启动作好准备。
Q 由1变0，送出负脉冲，启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
2、单稳态触发器图17－1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图17－2为各点波形图。
单稳态触发器的输入触发负脉冲信号vi 由基本RS触发器Q端提供，输出负脉冲vO通过非门加到计数器的清除端R。
静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROff。
定时元件RC 取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP 和CP。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
图17－1 电子秒表原理图3、时钟发生器图17－1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。
，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器调节电位器 RWQ＝1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP。
2图17－2单稳态触发器波形图图17－3 74LS90引脚排列4、计数及译码显示二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图17－1中单元Ⅳ所示。
其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD取得周期为的矩形脉冲，作为计数器②的时钟输入。
电子线路课设报告病人呼叫大夫的电路设计、加法电路的设计、用74ls90实现十进制计数器的设计与制作
目录1 引言 (3)2 Multisim9简介 (4)2.1 Multisim特点 (4)2.2 Multisim9简介 (4)3 电路设计 (5)3.1病人呼叫大夫的电路设计 (5)3.1.1设计任务 (5)3.1.2实验原理及思路分路 (5)3.1.374ls148编码器 (5)3.1.4电路图及仿真结果 (6)3.2加法电路的设计 (6)3.2.1设计任务 (7)3.2.2实验原理及框图 (7)3.2.3电路图及仿真结果 (7)3.3用74ls90实现十进制计数器的设计与制作 (8)3.3.1设计任务 (8)3.3.2 74ls逻辑功能 (9)3.3.3电路仿真 (9)3.4数码管显示控制电路的设计 (11)3.4.1设计任务 (11)3.4.2实验原理及设计分析 (11)3.4.3电路图及仿真结果 (13)3.5灯控电路的设计 (14)3.5.1设计任务 (14)3.5.2电路分析及原理框图 (15)3.5.3电路仿真 (15)3.6 直流稳压源的电路设计 (17)3.6.1设计任务 (17)3.6.2实验原理及思路分析 (18)3.6.3电路仿真 (18)4 总结和体会 (20)致谢 (21)参考文献 (22)1 引言1.1引言随着时代的发展，计算机技术在电子电路设计中发挥着越来越大的作用。
传统的电子线路设计开发，通常需要制作一块试验板或在面包板上来进行模拟实验，以测试是否达到设计指标要求；并且需要反复试验、调试，才能设计出符合要求的电路。
这样做，既费时又费力，同时也提高了设计成本；另外，因受工作场所、仪器设备等因素的限制，许多试验（例如理想化、破坏性的实验）不能进行。
随着计算机硬件与软件的发展，解决以上问题的计算机仿真技术应运而生。
利用计算机仿真软件，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出版印刷板的整个过程在计算机软件上自动处理完成。
十进制计数器74LS90中文资料
十进制计数器74LS90中文资料
74LS90功能：十进制计数器（÷2 和÷5）
原理说明：本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。
有选通的零复位和置9 输入。
为了利用本计数器的最大计数长度（十进制），可将B 输入同QA 输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。
LS90 可以获得对称的十分频计数，办法是将QD 输出接到A 输入端，并把输入计数脉冲加到B 输入端，在QA 输出端处产生对称的十分频方波。
H=高电平 L=低电平×=不定
注1：对于BCD（十进）计数，输出QA 连到输入B 计数注2：对于5-2 进制计数，输出QD 连到输入A 计数
图1 74LS90引脚图
图2 74LS90逻辑图。
集成计数器74LS90测试及分频
集成计数器74LS90的测试与分频一、实验目的1、掌握二—十进制（BCD码）异步计数器的工作原理和设计方法2、掌握中规模集成二—五—十进制（BCD码）异步计数器74LS90的功能及应用3、熟悉任意进制计数器的设计与实现二、实验器材双踪示波器、函数信号发生器、三路直流稳压电源、万用表、74LS90三、实验原理异步集成计数器74LS9074LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。
其引脚排列图和功能表如下所示：异步计数器7490功能描述：1、以CP0(CPA)为计数脉冲，Q0(QA)为输出，得到一位二进制计数器。
2、以CP1(CPB)为计数脉冲，Q3Q2Q1(QDQCQB)为输出，得到5进制计数器，计数状态为（Q3Q2Q1）：000、001、010、011、100，Q3为CP1的5分频输出。
3、R0(1)R0(2)为11时QDQCQBQA输出为0000；R9(1)R9(2)为11时QDQCQBQA输出为1001。
4、8421BCD码十进制计数器接法，输出高位到低位的顺序为QDQCQBQA，QD为最高位。
5、5421BCD码十进制计数器接法，输出高位到低位的顺序为QAQDQCQB，QA为最高位。
异步计数器7490内部逻辑图：集成电路74LS00为四组2输入端与非门（正逻辑）其引脚排列图和功能表如下所示：四、实验内容1、使用74LS90实现8421BCD码十进制计数器(十分频器)，使用示波器测量波形2、在8421BCD码十进制计数器设计六进制计数器（六分频器），有置零法和置九法两种方案3、十进制以上以上计数器：用两片74LS90构成一个BCD码的37进制计数器和100进制计数器五、实验步骤1、8421BCD码十进制计数器电路图观察多路信号时，以周期最长的一路信号作为最小周期，该实验中以QD为基准，为了便于观察绘制波形，示波器屏幕小格与CP调整成2:1的关系。
十进制计数器74LS90
TL F 6381DM74LS90 DM74LS93Decade and Binary CountersJune 1989DM74LS90 DM74LS93Decade and Binary CountersGeneral DescriptionEach of these monolithic counters contains four master-slave flip-flops and additional gating to provide a divide-by-two counter and a three-stage binary counter for which the count cycle length is divide-by-five for the ’LS90and divide-by-eight for the ’LS93All of these counters have a gated zero reset and the LS90also has gated set-to-nine inputs for use in BCD nine’s com-plement applicationsTo use their maximum count length (decade or four bit bina-ry) the B input is connected to the Q A output The inputcount pulses are applied to input A and the outputs are as described in the appropriate truth table A symmetrical di-vide-by-ten count can be obtained from the ’LS90counters by connecting the Q D output to the A input and applying the input count to the B input which gives a divide-by-ten square wave at output Q AFeaturesY Typical power dissipation 45mW YCount frequency 42MHzConnection Diagrams (Dual-In-Line Packages)TL F 6381–1Order Number DM74LS90M or DM74LS90N See NS Package Number M14A or N14ATL F 6381–2Order Number DM74LS93M or DM74LS93N See NS Package Number M14A or N14AC 1995National Semiconductor Corporation RRD-B30M105 Printed in U S AAbsolute Maximum Ratings(Note)If Military Aerospace specified devices are required please contact the National Semiconductor Sales Office Distributors for availability and specifications Supply Voltage7V Input Voltage(Reset)7V Input Voltage(A or B)5 5V Operating Free Air Temperature RangeDM74LS0 C to a70 C Storage Temperature Range b65 C to a150 C Note The‘‘Absolute Maximum Ratings’’are those values beyond which the safety of the device cannot be guaran-teed The device should not be operated at these limits The parametric values defined in the‘‘Electrical Characteristics’’table are not guaranteed at the absolute maximum ratings The‘‘Recommended Operating Conditions’’table will define the conditions for actual device operationRecommended Operating ConditionsSymbol ParameterDM74LS90Units Min Nom MaxV CC Supply Voltage4 7555 25V V IH High Level Input Voltage2V V IL Low Level Input Voltage0 8V I OH High Level Output Current b0 4mA I OL Low Level Output Current8mA f CLK Clock Frequency(Note1)A to Q A032MHzB to Q B016f CLK Clock Frequency(Note2)A to Q A020MHzB to Q B010t W Pulse Width(Note1)A15B30nsReset15t W Pulse Width(Note2)A25B50nsReset25t REL Reset Release Time(Note1)25ns t REL Reset Release Time(Note2)35ns T A Free Air Operating Temperature070 C Note1 C L e15pF R L e2k X T A e25 C and V CC e5VNote2 C L e50pF R L e2k X T A e25 C and V CC e5V’LS90Electrical Characteristicsover recommended operating free air temperature range(unless otherwise noted)Symbol Parameter Conditions MinTypMax Units (Note1)V I Input Clamp Voltage V CC e Min I I e b18mA b1 5V V OH High Level Output V CC e Min I OH e Max2 73 4VVoltage V IL e Max V IH e MinV OL Low Level Output V CC e Min I OL e MaxVoltage V IL e Max V IH e Min0 350 5V(Note4)I OL e4mA V CC e Min0 250 4I I Input Current Max V CC e Max V I e7V Reset0 1Input Voltage VCC e Max A0 2mAV I e5 5V B0 42’LS90Electrical Characteristicsover recommended operating free air temperature range(unless otherwise noted)(Continued)Symbol Parameter Conditions MinTypMax Units (Note1)I IH High Level Input V CC e Max V I e2 7V Reset20Current A40m AB80I IL Low Level Input V CC e Max V I e0 4V Reset b0 4Current A b2 4mAB b3 2I OS Short Circuit V CC e Max(Note2)b20b100mA Output CurrentI CC Supply Current V CC e Max(Note3)915mA Note1 All typicals are at V CC e5V T A e25 CNote2 Not more than one output should be shorted at a time and the duration should not exceed one secondNote3 I CC is measured with all outputs open both RO inputs grounded following momentary connection to4 5V and all other inputs groundedNote4 Q A outputs are tested at I OL e Max plus the limit value of I IL for the B input This permits driving the B input while maintaining full fan-out capability ’LS90Switching Characteristicsat V CC e5V and T A e25 C(See Section1for Test Waveforms and Output Load)From(Input)R L e2k XSymbol Parameter To(Output)C L e15pF C L e50pF UnitsMin Max Min Maxf MAX Maximum Clock A to Q A3220MHz Frequency B to QB1610t PLH Propagation Delay TimeA to Q A1620nsLow to High Level Outputt PHL Propagation Delay TimeA to Q A1824nsHigh to Low Level Outputt PLH Propagation Delay TimeA to Q D4852nsLow to High Level Outputt PHL Propagation Delay TimeA to Q D5060nsHigh to Low Level Outputt PLH Propagation Delay TimeB to Q B1623nsLow to High Level Outputt PHL Propagation Delay TimeB to Q B2130nsHigh to Low Level Outputt PLH Propagation Delay TimeB to Q C3237nsLow to High Level Outputt PHL Propagation Delay TimeB to Q C3544nsHigh to Low Level Outputt PLH Propagation Delay TimeB to Q D3236nsLow to High Level Outputt PHL Propagation Delay TimeB to Q D3544nsHigh to Low Level Outputt PLH Propagation Delay Time SET-9to3035ns Low to High Level Output Q A Q Dt PHL Propagation Delay Time SET-9to4048ns High to Low Level Output Q B Q Ct PHL Propagation Delay Time SET-0to4052ns High to Low Level Output Any Q3Recommended Operating ConditionsSymbol ParameterDM74LS93Units Min Nom MaxV CC Supply Voltage4 7555 25V V IH High Level Input Voltage2V V IL Low Level Input Voltage0 8V I OH High Level Output Current b0 4mA I OL Low Level Output Current8mA f CLK Clock Frequency(Note1)A to Q A032B to Q B016MHz f CLK Clock Frequency(Note2)A to Q A020B to Q B010t W Pulse Width(Note1)A15B30nsReset15t W Pulse Width(Note2)A25B50nsReset25t REL Reset Release Time(Note1)25ns t REL Reset Release Time(Note2)35ns T A Free Air Operating Temperature070 C Note1 C L e15pF R L e2k X T A e25 C and V CC e5VNote2 C L e50pF R L e2k X T A e25 C and V CC e5V’LS93Electrical Characteristicsover recommended operating free air temperature range(unless otherwise noted)Symbol Parameter Conditions MinTypMax Units (Note1)V I Input Clamp Voltage V CC e Min I I e b18mA b1 5V V OH High Level Output V CC e Min I OH e Max2 73 4VVoltage V IL e Max V IH e MinV OL Low Level Output V CC e Min I OL e MaxVoltage V IL e Max V IH e Min0 350 5V(Note4)I OL e4mA V CC e Min0 250 4I I Input Current Max V CC e Max V I e7V Reset0 1Input Voltage VCC e Max A0 2mAV I e5 5V B0 4I IH High Level Input V CC e Max Reset20Current V I e2 7V A40m AB804’LS93Electrical Characteristicsover recommended operating free air temperature range(unless otherwise noted)(Continued)Symbol Parameter Conditions MinTypMax Units (Note1)I IL Low Level Input V CC e Max V I e0 4V Reset b0 4Current A b2 4mAB b1 6I OS Short Circuit V CC e Max(Note2)b20b100mA Output CurrentI CC Supply Current V CC e Max(Note3)915mA Note1 All typicals are at V CC e5V T A e25 CNote2 Not more than one output should be shorted at a time and the duration should not exceed one secondNote3 I CC is measured with all outputs open both RO inputs grounded following momentary connection to4 5V and all other inputs groundedNote4 Q A outputs are tested at I OL e max plus the limit value of I IL for the B input This permits driving the B input while maintaining full fan-out capability ’LS93Switching Characteristicsat V CC e5V and T A e25 C(See Section1for Test Waveforms and Output Load)From(Input)R L e2k XSymbol Parameter To(Output)C L e15pF C L e50pF UnitsMin Max Min Maxf MAX Maximum Clock A to Q A3220MHz Frequency B to QB1610t PLH Propagation Delay TimeA to Q A1620nsLow to High Level Outputt PHL Propagation Delay TimeA to Q A1824nsHigh to Low Level Outputt PLH Propagation Delay TimeA to Q D7085nsLow to High Level Outputt PHL Propagation Delay TimeA to Q D7090nsHigh to Low Level Outputt PLH Propagation Delay TimeB to Q B1623nsLow to High Level Outputt PHL Propagation Delay TimeB to Q B2130nsHigh to Low Level Outputt PLH Propagation Delay TimeB to Q C3237nsLow to High Level Outputt PHL Propagation Delay TimeB to Q C3544nsHigh to Low Level Outputt PLH Propagation Delay TimeB to Q D5160nsLow to High Level Outputt PHL Propagation Delay TimeB to Q D5170nsHigh to Low Level Outputt PHL Propagation Delay Time SET-0to4052ns High to Low Level Output Any Q5Function TablesLS90BCD Count Sequence(See Note A)CountOutputQ D Q C Q B Q A 0L L L L 1L L L H 2L L H L 3L L H H 4L H L L 5L H L H 6L H H L 7L H H H 8H L L L 9H L L HLS90Bi-Quinary(5-2)(See Note B)CountOutputQ A Q D Q C Q B 0L L L L 1L L L H 2L L H L 3L L H H 4L H L L 5H L L L 6H L L H 7H L H L 8H L H H 9H H L LLS93Count Sequence(See Note C)CountOutputQ D Q C Q B Q A0L L L L1L L L H2L L H L3L L H H4L H L L5L H L H6L H H L7L H H H8H L L L9H L L H10H L H L11H L H H12H H L L13H H L H14H H H L15H H H HNote A Output Q A is connected to input B for BCD count Note B Output Q D is connected to input A for bi-quinary count Note C Output Q A is connected to input BNote D H e High Level L e Low Level X e Don’t CareLS90Reset Count Truth TableReset Inputs OutputR0(1)R0(2)R9(1)R9(2)Q D Q C Q B Q AH H L X L L L L H H X L L L L L X X H H H L L H X L X L COUNTL X L X COUNTL X X L COUNTX L L X COUNTLS93Reset Count Truth TableReset Inputs OutputR0(1)R0(2)Q D Q C Q B Q AH H L L L LL X COUNTX L COUNT6Logic DiagramsLS90TL F 6381–3LS93TL F 6381–4The J and K inputs shown without connection are for reference only and are functionally at a high level78Physical Dimensions inches(millimeters)14-Lead Small Outline Molded Package(M)Order Number DM74LS90M or DM74LS93MNS Package Number M14A9D M 74L S 90 D M 74L S 93D e c a d e a n d B i n a r y C o u n t e r sPhysical Dimensions inches (millimeters)(Continued)14-Lead Molded Dual-In-Line Package (N)Order Number DM74LS90N or DM74LS93NNS Package Number N14ALIFE SUPPORT POLICYNATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION As used herein 1 Life support devices or systems are devices or 2 A critical component is any component of a life systems which (a)are intended for surgical implant support device or system whose failure to perform can into the body or (b)support or sustain life and whose be reasonably expected to cause the failure of the life failure to perform when properly used in accordance support device or system or to affect its safety or with instructions for use provided in the labeling can effectivenessbe reasonably expected to result in a significant injury to the userNational Semiconductor National Semiconductor National Semiconductor National Semiconductor CorporationEuropeHong Kong LtdJapan Ltd1111West Bardin RoadFax (a 49)0-180-530858613th Floor Straight Block Tel 81-043-299-2309。
实验五 74LS90计数器及其应用
实验五 74LS90计数器及其应用吴宇 2009302301 9294一、 实验目的（1） 熟悉常用中规模计数器的逻辑功能。
（2） 掌握二进制计数器和十进制计数器的工作原理和使用方法 （3） 熟练掌握利用74LS90计数器设计其他进制计数器的方法二、 实验设备数字电路实验箱，数字万用表，74LS90，函数信号发生器，74LS47及数码管三、 实验原理计数是一种最简单的基本运算，计数器在数字系统中主要是对脉冲信号个数进行计数，以实现测量、计数和控制功能，同时兼有分频的功能。
计数器按计数进制分有二进制计数器，十进制计数器和任意进制计数器；按技术单元中触发器所接受计数脉冲和翻转顺序分有异步计数器、同步计数器；按计数供能分忧加法计数器，减法计数器，可逆计数器等。
1. 异步清零二——五——十进制异步计数器 74LS90 74LS90是一块二五十进制异步计数器，外形为双列直插。
计数脉冲由单次脉冲源提供，如果从1CP 端输入，从0Q 端输出，则是二进制计数器；如果从2CP 端输入，从321Q Q Q 输出，则是异步五进制加法计数器。
四、 实验内容(1).用74LS90实现十进制，并用数码管显示用BCD8421码实现十进制，时钟信号从1CP 端输入，0Q 端为最低位输出信号 ，并作为进位信号输入2CP 端，321Q Q Q 输出，由高到低排列。
十进制仿真实现图：(2).用74LS90实现六进制，并用数码管显示复位法：原理：先将74LS90连成十进制，然后连出进位信号至复位端进位。
即当输出为0110时，输出复位信号。
可以把21Q Q 练到0102R R 得到复位信号，仿真如图：六进制仿真实现图：六进制置数法：即输出012349：(3).用74LS90实现数字024*******循环，并用数码管显示分析：将024*******写成二进制代码如下：由上表可发现此脉冲序列信号和5421码有些类似，即把5421码最高位放到最低位即为此脉Q Q Q Q依次输入到数码管即可。
数电实验九 时序逻辑电路设计
实验九 时序逻辑电路设计一、 实验目的1. 掌握时序电路设计方法。
2. 能够应用时序电路解决实际问题。
二、 实验设备1. 数字电路实验箱2. 数字信号函数发生器3. 74LS90、74LS00三、实验原理：本次实验主要用到一下两款芯片：74LS00， 74LS90，具体原理如下：74LS90: 74LS90是一块二-五-十进制异步计数器，外形为双列直插，它由四个主从JK 触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端)1(0R 、)2(0R 和置“9”端)1(9S 、)2(9S 。
其中)1(0R 、)2(0R 为两个异步清零端，)1(9S 、)2(9S 为两个异步置9端，CP1、CP2为两个时钟输入端，Q0~Q3为计数输出端，当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，而Q0接CP2 ，即二进制的输出与五进制的输入相连，则Q3Q2Q1Q0输出为十进制（8421BCD 码）；时钟从CP2引入，而Q3接CP1 ，即五进制的输出与二进制的输入相连，则Q0Q1Q2Q3输出为十进制（5421BCD 码）。
74LS90的功能表：四、实验内容：1.设计实验电路实现数码管0-1-2-3-4-0-3-0-3-4循环显示。
五、实验步骤：1.用74LS90实现十进制计数器，采用5421BCD码制，真值表如下2.画出卡诺图得到输出与输入的关系B=由此上可得A=B =+=C=D=03.电路连接如图3Hz方波。
实验774ls90任意进制计数器
(2)用复位法或级联法实现8421码模15计数器，计数过程用发 光二极管显示，实验结果用状态表表示。
五 常见问题
1.芯片使用前不进行功能好坏的检测。 2.电源连接不正确，接地点接到-5V上或接到模拟电子实验箱 的电源上，非常危险，上电后芯片可能烧毁。 3.逻辑开关电平前的发光二极管不亮，检查进入数字实验箱的 电源连接线断。 4.实验箱电源连接正确，电路自查确定无误后，电路验证还是 不正确的情况下进行下面的排错检查：
扩展连接方法:两芯片均连接成十进制，时钟脉冲从个位CP0 进， 个位的Q3与十位芯片的CP0相连即可。
b.把M进制所对应的十位，个位芯片上输出为1的端相与 后反馈到四个清零端，作为个位和十位的计数满整体清零信 号。
用74LS90实现6进制计数，逻辑电路图如下：
用两片74LS90实现100进制计数，逻辑电路图如下：
四 实验步骤
1.74LS90功能测试。 (1)验证74LS90的清“0”、置“9”功能。 (2)按功能表将74LS90接成二进制计数器，画出逻辑图。 (3)按功能表将74LS90接成五进制计数器，画出逻辑图。 (4)按功能表将74LS90接成二-五-十进制计数器（即8421码十
进制计数器），画出逻辑图并列出状态表。 2.根据与非门的逻辑功能，检测芯片的好坏。 3.用74LS90实现任意模（M）计数器
实验七 任意进制计数器
一 实验目的
1.了解中规模集成电路的逻辑功能和各控制端的作用。 2.熟悉集成计数器74LS90的级联扩展。 3.掌握用集成计数器74LS90实现任意进制计数的方法。
二 预习要求
1.查找手册，熟悉74LS90的管脚排列及逻辑功能。 2.掌握用反馈归零法设计任意进制计数器的方法。 3.思考题： （1）欲构成二进制计数器，计数脉冲接至哪一个CP端？ （2）欲构成五进制计数器，计数脉冲接至哪一个CP端？ （3）欲构成二-五-十进制（8421码十进制）计数器，CP0、 CP1如何连接？