实验一、(仿真)组合逻辑电路的设计与测试--振宇

实验一、组合逻辑电路的设计与测试

一、实验目的

1、学会查阅数字芯片数据手册，掌握集成芯片的逻辑功能，了解芯片主要参数。

2、熟悉常用仪器如函数发生器，台式数字万用表及数字示波器的使用方法，熟悉电压、电流等参数测量。

3、掌握组合逻辑电路的设计与测试方法。

4、认识竞争冒险现象，加深对竞争冒险现象产生的理解，学会消除竞争冒险。

二、实验仪器

直流稳压电源 、面包板及插线、数字示波器、台式数字万用表、函数信号发生器及相关芯片：74LS00、74LS20、74LS86、74LS04、 74LS02 、74LS08、发光二极管和少量阻容器件。三、数字电路实验步骤

1、查阅与实验相关芯片资料，从.21icsearch.下载芯片数据手册。

2、列表，列出相关标准参数。

3、测试方案设定，画出电路原理图，并用multisim10软件进行功能仿真测试。

如何设计电路实现题设要求的逻辑功能，选择哪款芯片?考虑仪器、供电电源等各种误差，如何能测量准确?

4、在实验室面包板上搭建系统、调试电路，测试逻辑功能，测量数据，绘制波形，并进行误差分析。

5、按要求完成实验报告 四、实验任务

1、查阅实验过程中所用芯片技术手册，给出相关技术指标和逻辑功能真值表，画出芯片物理与逻辑引脚图。

2、验证74LS00的逻辑功能，自行设计电路测试 V OL 、V OH 、 I CCL 、I CCH 等参数。 低电平输出电源电流I CCL 和高电平输出电源电流I CCH 说明：

芯片处于不同的工作状态，电源提供的电流是不同的。以与非门为例，I CCL 是指所有输入端悬空，输出端空载时，芯片输出低电平时电源提供器件的电流。I CCH 是指输出端空载，每个门各有一个以上的输入端接地，其余输入端悬空，芯片输出高电平时电源提供给器件的电流。通常I CCL ＞I CCH ，它们的大小标志着器件静态功耗的大小。器件的最大功耗为P CCL ＝V CC I CCL 。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。

引脚图：

7400芯片物理与逻辑引脚图：

7486芯片物理与逻辑引脚图：

7404芯片物理与逻辑引脚图：

7402芯片物理与逻辑引脚图：

验证74LS00的逻辑功能

（1）电路图：

U3A

7400N

A

B

Y

VCC

5V

R3

10kΩ

R4

10kΩ

S1

1

XSC1

A B

Ext Trig

+

+

_

_+_

仿真结果：

（

V OL 、V

OH

、I

CCL

、I

CCH

测量值

V OL （V）V

OH

（V）I

CCL

（mA）I

CCH

（mA）

理论值0.2 3.4 12 4

测量值

表1.1

3、用所提供的芯片设计1位半加器、1位全加器和1位数值比较器电路。按设计逻辑图搭建电路测试电路逻辑功能。

1位半加、全加器和数值比较器电路设计

（1）1位半加器

电路图：

U1A

7486N

A

B

5V

R1

10kΩ

R2

10kΩ

S2

1

U4B

7400N

U2A

7404N

AB 仿真结果：

（2）1位全加器

电路图：

U1A

7486N

A

B

AB

U4B

7486N

C

S

U5A

7402N

U6A

7404N

Co 5V

R1

10kΩ

R2

10kΩ

R3

10kΩ

S1

U7A

7400N

U7B

7400N

U6B

7404N

U6C

7404N

仿真结果：

（3）数值比较器

电路图：

1位数值比较器

U1A

7404N

U1B

7404N

U3A

7402N

A

B

Fa>b

Fa=b

Fa

1位数值比较器

5V

R1

10kΩ

R2

10kΩ

S2

1

U4A

7400N

U4B

7400N

U1C

7404N

U1D

7404N

仿真结果：

.

.

. . .

4、自行设计组合逻辑电路观察竞争冒险现象，并用输出并联电容法消除错误脉冲。值得注意的是因为每级门电路的传输延迟时间是ns 级，时间非常短，示波器中不好观察，所以设计电路时可适当多增加几级传输延迟，譬如7级。同时用示波器观察时选择好触发档位，用us 级的时间档观察尖峰窄脉冲。