简易 位数字密码锁控制电路设计实验报告

目录

一、前言 (2)

二、课设任务 (2)

三、方案设计、原理分析 (2)

四、译码电路设计 (8)

五、报警信号产生器 (10)

六、调试及结果 (12)

七、体会 (13)

一、前言

本次课程设计的基本任务是着重提高学生在EDA知识学习与应用方面的实践技能。学生通过电路设计安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法。

EDA技术是电子信息类专业的一门新兴学科，是现代电子产品设计的核心，其任务是掌握在系统可编程逻辑器件及其应用设计技术，为电子产品开发研制打下坚实基础。

本课程设计对学生有如下要求：根据设计任务和指标，初步电路；通过调查研究，设计计算，确定电路方案；选择元器件，在计算机上连好线路，独立进行试验，并通过调试、仿真、改进方案；分析实验结果，写出设计总结报告：学会自己分析，找出解决问题方法；对设计中遇到的问题，能独立思考、查阅资料，寻找答案。

二、课设任务

1、14位数字密码分成高7位（DH6…DH0）和低7位（DL6…DL0），

用数字逻辑开关预置，输出信号out为1表示开锁，否则关闭。

2、14位数字密码分时操作，先预置高7位，然后再置入低7位。

3、要求电路工作可靠，保密性强，开锁出错立即报警。

4、利用MAX plus2 软件进行设计、编译，并在FPGA芯片上实现。

5、简易14位数字密码锁模块的框图如下：

三、方案设计、原理分析

首先我是一班的三号，所以我的密码时0100010 0000011。我所做的设计是先把高七位输入锁存，然后在输入低七位，

最后判断密码是否正确，密码正确就开锁，密码错误就报警。数字密码锁控制电路的组成部分：YMQ模块，

1、IC9A的设计

设计要求14位数字密码分时操作，先预置高七位0100010，而后置低七位0000011，首先可以使用寄存器将高七位存起来，而后与低七位一起进行译码，如果密码正确，输出OUT2为1，否则为0.

2、数字密码锁控制电路原理图：

输入密码正确时波形图

输入错误密码时波形图

数字密码锁控制电路的VHDL语言编程原理分析：

当CLR为0时，寄存器与D触发器被清零，此时在A……G输入高七位密码0100010，用CLK给一个脉冲，由于此时输出端Q为0，经过一个非门为1，与CLK一起经过一个与门，送入寄存器CLK 端，产生上升沿；而经过非门的CLR为1，送入寄存器中，将高七位通过寄存器送入译码器的高七位中。然后在A……G输入低七位密码0000011，则输出端Y为1。

当译码器输出Y为1的时候，输出端OUT2即为1，输出发光管全亮，标志密码输入正确，后面的两个D触发器的输入为1，当用CLK2送入脉冲时，两个D触发器的Q端输出都为1，其中一个输出Q经过三态门，三态门开启，则OUT2B为1，开锁。另一个输出1经过非门变为0，声报警不能进行，0与分频后的脉冲信号相与送入光报警，光报警不能进行工作。

当译码器输出Y为0的时候，输出端OUT2B为0，输出发光管不亮，标志密码输入错误，此时后面的两个D触发器的输入为0，当用CLK2送入脉冲时，两个D触发器的Q端输出都为0，其中一个

输出Q经过三态门，三态门不能开启，则OUT1为0，不能开锁；另一个输出Q经过非门变为1，声报警接蜂鸣器，蜂鸣器发声，1与分频后的脉冲信号相与送入光报警，光报警的发光二极管产生闪烁报警。由于人眼有反应时间，所以频率要经过分频成很小的频率，才能使人眼可以分辨。若频率比较高，则人眼只能看到灯一直在亮，不能显示灯光在闪。所以我们要把频率分成小频率，由于试验箱上最小是4hz的，而我的程序是八分频，即分为了，2s闪一下，达到灯光闪烁的效果。

四、译码电路设计

译码电路VHDL语言设计

LIBRARY IEEE;

USE YMQ IS

PORT (D: IN STD_LOGIC_VECTOR(6 DOWNTO 0);

CLK:IN STD_LOGIC;

CLR:IN STD_LOGIC;

OUT1: OUT STD_LOGIC);

END YMQ;

ARCHITECTURE ART OF YMQ IS

SIGNAL S:STD_LOGIC_VECTOR(13 DOWNTO 0);

BEGIN

S(6 DOWNTO 0)<=D;

PROCESS(CLK)

BEGIN

IF(CLK’EVENT AND CLK=’1’)THEN

IF(CLR=’1’)THEN

S(13 DOWNTO 7)<=D;

END IF;

END IF;

END PROCESS;

OUT1<=’1’ WHEN(S(13 DOWNTO 0)=”0”)ELSE’0’;

END ART;

波形图为：

首先设定CLR为1，

五、报警信号产生器

声光控控制电路的分析：

当密码输入错误时，Y的输出为0，无论CLK2是否为1，GBJ 由于分频器输出端的脉冲控制，GBJ开始闪烁；SBJ为1处于高电平，控制蜂鸣器发声。

分频器的VHDL语言设计

LIBRARY IEEE;

USE DIV IS

PORT(RESET,CLK_INPUT:IN STD_LOGIC;

CLK_8:OUT STD_LOGIC);

END DIV;

ARCHITECTURE ART OF DIV IS

SIGNAL COUNT: STD_LOGIC_VECTOR(2 DOWNTO 0);