数字逻辑设计实验报告-实验13教材
数字逻辑实验报告
肇庆学院计算机学院软件学院数字逻辑实验报告专业班级学号学生姓名指导教师连晋平完成时间目录实验一基本门电路实验 (1)1．1预习内容 (1)1．2目的要求 (1)1．3实验仪器及材料 (1)1．4实验内容 (1)1．5实验体会及问题解答 (3)实验二组合逻辑电路实验 (3)2．1预习内容 (3)2．2目的要求 (4)2．3实验仪器及材料 (4)2．4实验内容 (4)2．5实验体会及问题解答 (5)实验三基本RS触发器和D触发器 (5)3．1预习内容 (5)3．2目的要求 (5)3．3实验仪器及材料 (5)3．4实验内容 (6)3．5实验体会及问题解答 (6)实验四计数器及其应用 (7)4．1预习内容 (7)4．2目的要求 (7)4．3实验仪器及材料 (7)4．4实验内容 (7)4．5实验体会及问题解答 (9)实验一基本门电路实验1．1预习内容1．复习门电路工作原理及相应逻辑表达式2．熟悉所用集成电路的引线位置及各引线用途1．2目的要求1．熟悉门电路逻辑功能2．熟悉数字电路教学实验系统板1．3实验仪器及材料1．数字电路教学实验系统板2．器件74LS00 二输入端四与非门 1 片74LS32 二输入端四或门 1 片74LS86 二输入端四异或门 1 片3．导线若干1．4实验内容实验前按数字电路教学实验系统板使用说明先检查实验系统板电源是否正常。
然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。
线接好后经实验指导教师检查无误方可通电实验。
1．测试或门电路的逻辑功能（１）．选用二输入端四或门74LS32一只，插入面包板，按图1.1接线，输入端接D1、D2(电平开关输入插口)，输出端接电平显示发光二极管L1。
（２）．将电平开关按表1.1置位，分别测出电压及逻辑状态。
（3）．将表中结果和“或门”的真值表对比，判断是否实现了“或”逻辑功能。
2.异或门逻辑功能测试 （1）．选二输入四异或门电路74LS86一只，插入面包板，按图1.2接线，输入端接D1、D2(电平开关输入插口)，输出端接 电平显示发光二极管L1。
数字逻辑专题实验-实验报告
数字逻辑电路专题实验报告——多功能数字钟设计目录一．实验目的 (3)二．设计项目实现的目标 (3)三．系统设计方案 (3)1. 系统功能模块示意图： (3)2. 功能模块说明： (3)总控电路 (3)四．测试结果及分析 (8)五．项目总结 (10)六．结束语 (10)七．参考书 (11)一．实验目的1．学会综合运用组合逻辑、时序逻辑设计数字系统电路的方法2．学会使用EDA软件（Quartus）设计调试电路的方法3．掌握FPGA（可编程逻辑器件）技术的层次化电路设计二．设计项目实现的目标设计一个数字式电子时钟。
能够显示时、分、秒，其中小时采用24时计时法，能够整点报时，报时时，按照12时计时法报时，闹钟响的次数与时间相同，电子钟与秒表的显示均由LED七段数码管显示。
系统可以手动调节时间。
三．系统设计方案1. 系统功能模块示意图：可将系统电路划分为三个模块：控制电路模块、计时模块及报时模块。
而计时模块又分为计秒模块、计分模块及计小时模块。
2. 功能模块说明：总控电路模块功能：（1）60进制BCD码计数器counter60电路原理图如下所示：clk为时钟信号输入，en和enout分别为计数使能输入和进位使能输出，用于各计时模块间的级联q0~7为计数值的BCD码输出。
说明：设计该计数器应输出两路BCD码，一路表示十位，模为6；另一路表示个位，模为10。
使用的元器件为74161四位二进制计数器及若干逻辑门，两个74161采用同步方式级联。
（2）24进制BCD码计数器counter24电路原理图如下所示：（3）校时模块adjuster电路原理图如下所示：d2_4e2线-4译码器电路：adjuster校时电路：S_CE、M_CE、H_CE分别连接秒分时计数的使能端，CLK输出连接其各计数器时钟信号输入端；EN为时钟的使能输入端，CLK1Hz为控制整个时钟的时钟信号输入，S_ENOUT、M_ENOUT连接各计数器的进位使能，SET为加一修改输入，MODE为模式切换模式输入：（1）MODE无输入,COUNTER的QA和QB为00，译码后SEL为1，74157选择器选择B1、B2、B3、B4，输出CLK、S_CE、M_CE、H_CE分别为CLK1Hz时钟信号、EN、S_ENOUT、M_ENOUT，使电路进入正常计时过程；（2）MODE输入一个脉冲，计数器加1，译码后输出SEL，S_EN，M_EN，H_EN分别为0，1，0，0，74157选择器选择A1、A2、A3、A4，输出CLK、S_CE、M_CE、H_CE 分别为SET、S_CE、M_CE、H_CE，此时输入SET脉冲即完成对秒的加1修改；（3）分钟修改与小时修改，只需分别给MODE两个脉冲和三个脉冲即可切换到所需模式下，道理与（2）中所述相同，故不再赘述。
数字逻辑电路实验报告
数字逻辑电路实验报告指导老师:班级:学号:姓名：时间：第一次试验一、实验名称：组合逻辑电路设计1二、试验目的：掌握组合逻辑电路的功能测试。
1、验证半加器和全加器的逻辑功能。
2、、学会二进制数的运算规律。
3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。
当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。
S为差，Co和低位来的借位，1）输入/（输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为：Co的最简表达式为：2（3）逻辑电路图如下所示：、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421为奇偶检测输出信号。
当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。
当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。
该电路的框图如图所示：的输出F2=1，其他情况输出观察表如下：（输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式（2）的卡诺如下：函数F1 F2函数的卡诺图如下：的最简表达式为：化简后函数F2 的最简表达式为：F1）逻辑电路图如下所示；（3课后思考题五、化简包含无关条件的逻辑函数时应注意什么？1、答：当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中，并不影响函数的实际逻辑功能。
数字逻辑实验报告
数字逻辑实验报告数逻实验—病床呼叫系统设计报告一、实验名称：病床呼叫系统二、实验目的：认识客观世界，获取科学知识不外乎两种途径：直接和间接。
数字逻辑、计算机组成理论课的学习是我们获得了理论知识，间接的拥有了数字电路的设计能力。
改造客观世界还需要实现能力，这来源于实验课的学习。
理论知识在实验课中活化，使我们拥有了数字电路的设计能力，同时完成了认识、改造客观世界所需要的设计与实现综合能力的培养，这正是实验课的重要意义。
数字逻辑实验是一门独立课程、有独立学分的实践性教学环节，同“数字逻辑”理论讲授课程有密不可分的关系，起着相辅相成的作用，也是在“数字逻辑”课的基础上，进一步深化的实践环节。
其主要目的是通过指导学生循序渐进地独立完成数字逻辑电路的设计任务，加深学生对理论知识的理解，提高学生的动手能力，独立分析、解决问题能力，协调能力和创造性思维能力。
提高学生在数字逻辑电路应用方面的实践技能，树立严谨的科学作风，培养学生综合运用理论知识解决实际问题的能力，学生通过电路的设计、安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法，本课程设计培养、启发学生的创造性思维，进一步理解数字逻辑电路的概念，掌握小型数字逻辑系统的设计方法，掌握小型数字逻辑系统的组装和调试技术，掌握查阅有关资料的技能。
数字逻辑实验的大实验基本任务是设计一个小型数字逻辑系统。
课程设计目的是一方面使我们能够进一步理解课程内容，基本掌握数字逻辑系统设计和调试的方法，增加数字逻辑电路设计方面的应用知识，培养我们的实际动手能力以及分析、解决问题的能力。
另一方面也可使我们更好地巩固和加深对基础知识的理解，学会设计中小型数字系统的方法，独立完成调试过程，增强我们理论联系实际的能力，提高电路分析和设计能力。
通过实践引导我们在理论指导下有所创新，为专业课的学习和日后工程实践奠定基础。
通过设计，一方面可以加深我们的理论知识，另一方面也可以提高我们考虑问题的全面性，将理论知识上升到一个实践的阶段。
数字逻辑课程设计实验报告
recbit:接收位，初始为0，在固定高电平段接收到1，在发送有效数据态时为发送位电平
recwrong:接受错误标志。初始为0，为1时表示接受错。
checkcode:校验位。初始为0，传输后为接收到的校验位。
fengming：标志是否成功发送的蜂鸣，接受正确时接clk1000,错误接clk500
053 126254,传输完成后接收校验位为0，接受错标志为0，发送端蜂鸣为clk1000，接收端蜂鸣为clk1000。
2.发送位置成133，即“01 011 011”，先清零clr，再置数set,然后开始start,观察到发送校验码为1，当发送指示灯经过一段固定高电平态后开始发送有效数据，发送数码管和接收数码管依次经过133 266 155 332 265 153
326 255133,传输完成后接收校验位为1，接受错标志为0，发送端蜂鸣为clk1000，接收端蜂鸣为clk1000。
3.发送位置成133，即“01 011 011”，先清零clr，再置数set,然后开始start,观察到发送校验码为1，当发送指示灯处在固定高电平态的过程中将发送位给一个低电平干扰，观察到接收端没有接收，蜂鸣和接收数码管皆无变化。
七．实验方案的改进意见
根据实验测试的结果，本次实验设计的结果能够正确完成传输任务，能正确显示校验码和报错功能以及蜂鸣，以及具有一定的报错功能，比较好的完成了实验任务，但仍存在一些不足：
1.由于是用VHDL语言编写，有些语句的使用会直接增加实现电路的逻辑门的数量，这时我们所不希望的，所以在优化程序方面，应尽量做到心中有原理图有电路，这样对程序进行优化后可以减少需要的逻辑门的数量。
2.程序模块图
整体模块设计图如下:
数字逻辑实验报告
数字逻辑实验报告肇庆学院计算机学院软件学院数字逻辑实验报告专业班级学号学生姓名指导教师连晋平完成时间目录实验一基本门电路实验 (1)1．1预习内容 (1)1．2目的要求 (1)1．3实验仪器及材料 (1)1．4实验内容 (1)1．5实验体会及问题解答 (3)实验二组合逻辑电路实验 (3)2．1预习内容 (3)2．2目的要求 (4)2．3实验仪器及材料 (4)2．4实验内容 (4)2．5实验体会及问题解答 (5)实验三基本RS触发器和D触发器 (5) 3．1预习内容 (5)3．2目的要求 (5)3．3实验仪器及材料 (5)3．4实验内容 (6)3．5实验体会及问题解答 (6)实验四计数器及其应用 (7)4．1预习内容 (7)4．2目的要求 (7)4．3实验仪器及材料 (7)4．4实验内容 (7)4．5实验体会及问题解答 (9)实验一基本门电路实验1．1预习内容1．复习门电路工作原理及相应逻辑表达式2．熟悉所用集成电路的引线位置及各引线用途1．2目的要求1．熟悉门电路逻辑功能2．熟悉数字电路教学实验系统板1．3实验仪器及材料1．数字电路教学实验系统板2．器件74LS00 二输入端四与非门 1 片74LS32 二输入端四或门 1 片74LS86 二输入端四异或门 1 片3．导线若干1．4实验内容实验前按数字电路教学实验系统板使用说明先检查实验系统板电源是否正常。
然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。
线接好后经实验指导教师检查无误方可通电实验。
1．测试或门电路的逻辑功能（１）．选用二输入端四或门74LS32一只，插入面包板，按图1.1接线，输入端接D1、D2(电平开关输入插口)，输出端接电平显示发光二极管L1。
（２）．将电平开关按表1.1置位，分别测出电压及逻辑状态。
（3）．将表中结果和“或门”的真值表对比，判断是否实现了“或”逻辑功能。
2.异或门逻辑功能测试（1）．选二输入四异或门电路74LS86一只，插入面包板，按图1.2接线，输入端接D1、D2(电平开关输入插口)，输出端接电平显示发光二极管L1。
数字逻辑实验报告百度文库
竭诚为您提供优质文档/双击可除数字逻辑实验报告百度文库篇一：数字逻辑实验报告哈尔滨师范大学数字逻辑实验报告姓名：学号：年级：班级：专业：学期：计算机科学与信息工程学院实验报告学生姓名：学号：指导教师：实验1基本门电路的功能和特性及组合逻辑电路实验【实验名称】基本门电路的功能和特性及组合逻辑电路实验【实验学时】4学时【实验目的】掌握常用集成门电路的逻辑功能与特性掌握各种门电路的逻辑符号了解集成电路的外引线排列及其使用方法学习组合逻辑电路的设计及测试方法【实验内容】部分TTL门电路逻辑功能验证组合逻辑设计之全加器或全减器【实验设备】数字逻辑实验箱双踪示波器（记录波形时，应注意输入、输出波形的时间相位关系，在座标中上下对齐。
）集成电路：7400、7404、7432、7486【实验步骤】1)在实验箱上插入相应的门电路，并把输入端接实验箱的逻辑开关，输出端接发光二极管，接好电源正负极，即可进行逻辑特性验证实验。
将其逻辑特性制成表格。
2)用7400连接的电路如图1.1所示，其中m端输入hZ 级的连续脉冲，n端输入KhZ级的连续脉冲，x和Y接逻辑开关，在xY的四种输入组合下，用示波器观测A、b及F点的波形，并记录下来，写出F=f（m、n、x、Y）的逻辑表达式。
3）实验电路如图1.2所示，在x端加入KhZ级的数字信号，逻辑开关Ab为00、01、10、11四种组合下，用示波器观察输入输出波形，解释Ab对信号的控制作用。
4)用7486和7400搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来。
思考题：第二题用7486和7400设计一个可控制的半加/半减电路，控制端x=0时，为半加器，x=1时为半减器。
搭出电路并验证其运算是否正确。
【实验原理】1）组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能。
步骤：（1）由给定的组合逻辑电路写函数式；（2）对函数式进行化简或变换；（3）根据最简式列真值表；（4）确认逻辑功能。
《数字逻辑》(数字电子技术基础)【五版】实验报告
数字万用表、双踪示波器。
2、器件
74LS138 74LS151 74LS20 三、实验原理 译码的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功 能的逻辑电路称为译码器。译码器在数字系统中有广泛的应用，不仅用于代码的转换，终 端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同 种类的译码器。下图表示二进制译码器的一般原理图： 3-8 线译码器 8 选 1 数据选择器 四输入端二与非门 2片 1片 1片
；ＩON＝
；ＰON =
。
(6) 空载截止功耗ＰOFF： 如图 1-9 所示，将芯片所有输入端接地，从 +5V 电源输出处用万用表测出电流ＩOFF， 就可以按下式求出空载截止功耗ＰOFF：
ＰOFF =ＶCC ·ＩOFF
ＶCC＝
(7) 扇出系数ＮO
要求：在下面空白区域写出数据选择器的逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换， 画出逻辑电路图，并记录实验数据。
S1
S0
-8-
五、实验数据处理与分析、并总结组合逻辑电路的设计方法。 实验数据处理与分析、并总结组合逻辑电路的设计方法。 路的设计方法
组合逻辑电路的设计流程如图 2-1 所示。 先根据实际的逻辑问题进行逻辑抽象，定义逻 辑状态的含义，再按照要求给出事件的因果关
系列出真值表。然后用代数法或卡诺图化简，求出最简的逻辑表达式。并按照给定的逻辑 门电路实现简化后的逻辑表达式，画出逻辑电路图。最后验证逻辑功能。 四、实验内容及步骤 1、设计一个半加器，其输入为Ａ、Ｂ 为两个加数，输出为半加和Ｓ 及进位Ｃ。 根据要求用小规模集成器件与非门设计出最简的逻辑电路。 并用 TTL 与非门组成上面 的逻辑电路。输入接逻辑开关，输出接逻辑电平显示端口，验证其逻辑功能。
数字逻辑课程设计实验报告
sending:发送状态标志，初始为0，开始发送后为1，发送完毕后置0
sendbit:发送位，在固定高电平段为1，在发送有效数据态时为发送位电平
fengming：标志是否成功发送的蜂鸣
clk1000：频率为1000HZ的时钟
b.接收模块流程图:
接受模块的设计基本和发送端基本相同。用计数器1对外接CP进行16分频产生时钟cp2，clear可以实现寄存器清零操作。接收到高电平后计数器2开始计数，大于0110后接收到的字节依次移位存入寄存器中。收到最后一位校验码后对接收到的数据作偶校验后根据校验结果显示“接受错”和蜂鸣。
d.传输的过程中，接收端的校验指示灯熄灭。当接收端接收0个数据后（1位校验码和8位数据位），接收端根据相应的校验方式来判断所接收的数据是否正确。接收端的校验指示灯亮，表示传输的数据正确；校验指示灯熄灭，表示传输的数据不正确。
三．实验环境介绍
1.软件平台介绍
本次实验采用ISP（在系统编程）技术。在系统编程技术（In-System Programmabile）技术是Lattice公司率先提出的一种先进的编程技术，是指对器件、电路板或整个逻辑系统的电子功能课随时进行修改或重构，这种修改或重构可以在产品设计、制造过程中的每个环节，甚至在交付用户之后进行。采用了isp技术之后，硬件设计就可以变得像软件那样灵活而且易于修改。这不仅扩展了器件的用途，缩短了系统的调试周期，也给目标设备的现场升级和维护工作带来了极大的方便。
本次实验主要用到可编程的ispLSI1032E芯片。
四．实验设计方案
1．设计方案Biblioteka 明红外线传输系统包括发送方和接受方两端，都可以单独进行初始化清零处理。在发送端可以设置准备发送的8bits的数据信息，连同一个奇偶校验位一起发送。接收端接受到8bits的数据信息和一位奇偶校验信息后，显示收到的数据信息和校验信息，并根据偶校验判定接收到的信息是否出错。实验时若无红外发送接收元件则可以用一根导线连接两端暂时代替。
数字逻辑实验报告百度文库
竭诚为您提供优质文档/双击可除数字逻辑实验报告百度文库篇一：数字逻辑实验报告哈尔滨师范大学数字逻辑实验报告姓名：学号：年级：班级：专业：学期：计算机科学与信息工程学院实验报告学生姓名：学号：指导教师：实验1基本门电路的功能和特性及组合逻辑电路实验【实验名称】基本门电路的功能和特性及组合逻辑电路实验【实验学时】4学时【实验目的】掌握常用集成门电路的逻辑功能与特性掌握各种门电路的逻辑符号了解集成电路的外引线排列及其使用方法学习组合逻辑电路的设计及测试方法【实验内容】部分TTL门电路逻辑功能验证组合逻辑设计之全加器或全减器【实验设备】数字逻辑实验箱双踪示波器（记录波形时，应注意输入、输出波形的时间相位关系，在座标中上下对齐。
）集成电路：7400、7404、7432、7486【实验步骤】1)在实验箱上插入相应的门电路，并把输入端接实验箱的逻辑开关，输出端接发光二极管，接好电源正负极，即可进行逻辑特性验证实验。
将其逻辑特性制成表格。
2)用7400连接的电路如图1.1所示，其中m端输入hZ 级的连续脉冲，n端输入KhZ级的连续脉冲，x和Y接逻辑开关，在xY的四种输入组合下，用示波器观测A、b及F点的波形，并记录下来，写出F=f（m、n、x、Y）的逻辑表达式。
3）实验电路如图1.2所示，在x端加入KhZ级的数字信号，逻辑开关Ab为00、01、10、11四种组合下，用示波器观察输入输出波形，解释Ab对信号的控制作用。
4)用7486和7400搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来。
思考题：第二题用7486和7400设计一个可控制的半加/半减电路，控制端x=0时，为半加器，x=1时为半减器。
搭出电路并验证其运算是否正确。
【实验原理】1）组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能。
步骤：（1）由给定的组合逻辑电路写函数式；（2）对函数式进行化简或变换；（3）根据最简式列真值表；（4）确认逻辑功能。
逻辑数字电路实验报告
一、实验目的1. 理解并掌握基本逻辑门电路（与门、或门、非门、异或门）的功能和特性。
2. 学会使用基本逻辑门电路搭建组合逻辑电路。
3. 熟悉逻辑分析仪的使用方法，观察和分析逻辑电路的输出波形。
4. 培养动手实践能力和逻辑思维能力。
二、实验原理逻辑数字电路是数字电路的基础，它由基本逻辑门电路组成，可以完成各种逻辑运算。
本实验主要涉及以下基本逻辑门电路：1. 与门（AND gate）：当所有输入端都为高电平时，输出才为高电平，否则输出为低电平。
2. 或门（OR gate）：当至少一个输入端为高电平时，输出就为高电平，否则输出为低电平。
3. 非门（NOT gate）：将输入信号取反，即输入高电平时输出低电平，输入低电平时输出高电平。
4. 异或门（XOR gate）：当输入信号不同时，输出为高电平，否则输出为低电平。
三、实验器材1. 逻辑分析仪2. 74LS00（四路2-3-3-2输入与或非门）3. 74LS20（四路2-输入与非门）4. 74LS86（四路2-输入异或门）5. 连接线6. 电源四、实验步骤1. 搭建与门电路：- 使用74LS00搭建一个2输入与门电路。
- 通过逻辑分析仪观察输入和输出波形，验证与门电路的功能。
2. 搭建或门电路：- 使用74LS00搭建一个2输入或门电路。
- 通过逻辑分析仪观察输入和输出波形，验证或门电路的功能。
3. 搭建非门电路：- 使用74LS20搭建一个非门电路。
- 通过逻辑分析仪观察输入和输出波形，验证非门电路的功能。
4. 搭建异或门电路：- 使用74LS86搭建一个2输入异或门电路。
- 通过逻辑分析仪观察输入和输出波形，验证异或门电路的功能。
5. 搭建组合逻辑电路：- 使用上述基本逻辑门电路搭建一个组合逻辑电路，例如二进制加法器。
- 通过逻辑分析仪观察输入和输出波形，验证组合逻辑电路的功能。
五、实验结果与分析1. 与门电路：- 输入端都为高电平时，输出为高电平；输入端有一个或多个为低电平时，输出为低电平。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告实验一器件认知及基本逻辑门逻辑功能测试一、实验目的1. 认知逻辑器件的外形和引脚的排列。
2．掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。
3．熟悉TTL中、小规模集成电路的使用方法。
4. 对逻辑器件的逻辑功能进行测试和验证。
5. 掌握"Dais数字电路实验系统”仪器的使用方法。
二、实验所用器件和设备1．二输入四与非门74LS00 1片2．二输入四或非门74LS28 1片3. 二输入四异或门74LS86 1片4．Dais数字电路实验系统1台5．万用表1个三、实验内容1．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
2. 测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。
3．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
四、实验提示．1. 将被测器件插人实验台上的集成块插座中。
2．将器件的引脚7与“地(GND)”连接，将器件的14引脚与+5V连接。
3．用实验台的电平开关输出作为被测器件的输入。
拨动开关，则改变器件的输入电平为“0”或为“1”。
4. 将被测器件的输出引脚与实验台上的电平指示灯（即发光二极管）连接。
指示灯亮表示输出电平为“1”，指示灯灭表示输出电平为“0”。
五、实验报告要求1．画出三个实验的接线图。
2．用真值表表示出实验结果。
实验二用全与非门构成全加器一、实验目的1. 掌握全加器的逻辑功能和真值表。
2．掌握用全与非门构成全加器的方法。
二、实验所用器件和设备1. 二输入四与非门74LS00 2片2．三输入三与非门74LS10 1片3．六反相器74LS04 1片4. Dais数字电路实验系统1台三.实验内容1．画出全加器的电路图。
2．全与非门构成全加器，并搭出电路。
四．实验提示二输入四与非门74LS00 中的任一个与非门二输入端连在一起时，此与非门即可当成非门使用。
五．实验报告要求1．用真值表形式说明全加器的功能。
数字逻辑实验报告
武汉理工大学2017年月日实验一：一位全加器实验目的：1. 掌握组合逻辑电路的设计方法；2. 熟悉Vivado2014 集成开发环境和Verilog 编程语言；3. 掌握1 位全加器电路的设计与实现。
试验工具：1.Basys3 FPGA 开发板2.Vivado2014 集成开发环境和Verilog 编程语言。
实验原理：Ci+A+B={Co，S} 全加器真表全加器逻辑表达式S=A○+B○+CiCo=A.B+ (A○+B).Ci 全加器电路图实验步骤：(一)新建工程：1、打开 Vivado 2014.2 开发工具，可通过桌面快捷方式或开始菜单中 Xilinx DesignTools->Vivado 2014.2 下的 Vivado 2014.2 打开软件；2、单击上述界面中 Create New Project 图标，弹出新建工程向导。
3、输入工程名称、选择工程存储路径，并勾选Create project subdirectory选项，为工程在指定存储路径下建立独立的文件夹。
设置完成后，点击Next。
注意：工程名称和存储路径中不能出现中文和空格，建议工程名称以字母、数字、下划线来组成4、选择RTL Project一项，并勾选Do not specify sources at this time，为了跳过在新建工程的过程中添加设计源文件。
5、根据使用的FPGA开发平台，选择对应的FPGA目标器件。
（在本手册中，以Xilinx大学计划开发板Digilent Basys3 为例，FPGA 采用Artix-7 XC7A35T-1CPG236-C 的器件，即Family 和Subfamily 均为Artix-7，封装形式（Package）为CPG236，速度等级（Speed grade）为-1，温度等级（Temp Grade）为C）。
点击Next。
6、确认相关信息与设计所用的的FPGA 器件信息是否一致，一致请点击Finish，不一致，请返回上一步修改。
数字逻辑实验报告完整版
华中科技大学计算机学院数字逻辑实验报告实验一组合逻辑电路的设计实验二同步时许逻辑电路设计实验三：异步时序逻辑电路设计姓名：学号：班级：指导老师：完成时间：实验一组合逻辑电路的设计一、实验目的1掌握组合逻辑电路的功能测试.2验证半加器和全加器的逻辑功能。
3学会二进制的运算规律。
二、实验器材74LS00 二输入四与非门、74LS04 六门反向器、74LS10 三输入三与非门、74LS86 二输入四异或门、74LS73 负沿触发JK触发器、74LS74 双D触发器。
三、实验内容内容A 一位全加全减器的实现。
电路做加法还是做减法由S控制。
当s=0时做加法运算，s=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，F1和F2为合数和向上位的进位。
当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，F1和F2为差数和向上位的借位。
内容B 舍入与检测电路的设计。
用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。
当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示：四、实验步骤内容A 一位全加全减器的实现。
由要求可得如下真值表：F1的卡诺图为： F2的卡诺图为：化简得F1=A○+B○+C, F2=.由F1和F2表达式画出电路图如下：根据电路图，连接电路。
接线后拨动开关，结果如图：内容B 舍入与检测电路的设计。
由题意，列出真值表如图：化简卡诺图得F1=, F2=A ○+B ○+C ○+D.由此画出电路图如下：按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。
每输出一个代码后观察显示灯，并记录结果如下表：接开关接灯五、试验体会1、化简包含无关变量的逻辑函数时，，由于是否包含无关项以及对无关项是令其值为1为0并不影响函数的实际逻辑功能，因此在化简时，利用这种任意性可以使逻辑函数得到更好的化简，从而使设计的电路得到更简2、多输出函数的组合逻辑电路，因为各函数之间往往存在相互联系，具有某些共同部分，因此应当将它们当做一个整体来考虑，而不应该将其截然分开。
数字逻辑实验报告 【个人完成版】
由：
可以设计电路图如下：
P1
P2
Y
P3Y
思考：如何设计一个2位数值比较器电路？
设计一个二位数值比较器
真值表：
A0
B0
A1
B1
L
G
M
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
0
1
0
1
0
0
1
0
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
0
1
1
1
0
0
1
1
掌握了上述的分析方法和设计方法，即可对一般电路进行分析、设计，从而可以正确地使用被分析的电路以及设计出能满足逻辑功能和技术指标要求的电路。
3）全加器/全减器相对半加器/半减器而言，考虑了进位/借位的情况，因此，输入端分别有三个，An（被加数/被减数），Bn（加数/减数）和Cn-1（低一位的进位/借位）。
1
0
0
1
1
1
1
4）按电路图搭好电路，依次调节三个输入端，观察输出端和借位端，记录下来：
输入序列
输出
借位
000
灭
灭
001
亮
灭
010
亮
灭
011
灭
亮
100
亮
灭
数字逻辑实验报告
《数字逻辑实验报告》学号：139074131姓名：吴桂春班级：计134班指导老师：申元霞日期：2018.6.10实验一名称： 3-8译码设计一、实验任务设计一个3-8译码器。
二、实验原理1、列出真值表、写出逻辑函数三、实验原理图：三八译码器由三个输入端编码，输出有八个输出端。
用与门以及非门通过“导线”连接而成。
四、实验步骤：1)打开软件max+plus2，建立新目标文件开始画图。
并保存原图，设置工程指向。
2)选择芯片类型本实验选择EPF10K10LC84-3芯片3)编译配置4)时序仿真：由仿真结果可以看出，本实验仿真成功。
五、实验结果六、实验分析1、结合本次实验，简述原理图输入法设计组合电路的步骤。
设计输入原理图→电路的编译与适配→电路仿真与时序分析→管脚的重新分配与定位→器件的下载编程与硬件实现2、时序仿真波形中，输出波形与输入波形是否同步变化？如何解释输出波形中存在的毛刺？不完全同步变化，存在延迟。
3、连线时，线条不能连接到器件内部，否则会出现编译错误。
同时，添加激励脉冲时a，b，c分别为2倍的关系。
加错激励信号结果也将不正确。
b5E2RGbCAP实验二名称：全加全减器设计一、实验任务设计并实现一个一位全加全减器。
二、实验原理图1.列出真值表、写出逻辑函数。
a，b，c为三个输入端，分别输入0或者1，m为控制端当m=1是全减器，m=0时是全加器，输出端s表示结果，y代表进位或借位。
p1EanqFDPw三、实验步骤：1）打开软件max+plus2，建立新目标文件开始画图。
并保存原图，设置工程指向。
2）选择芯片类型本实验选择EPF10K10LC84-3芯片3）编译配置4）时序仿真：由仿真结果可以看出，全加全减器仿真成功。
实验三名称：七段显示译码器一、实验任务设计并实现一个七段显示译码器。
二、实验原理图1. 列出真值表、写出逻辑函数8421BCD输入代码数字A3A2A1A0a b c d e f g 000000000010 000110011111 001000100102 001100001103 010********* 010*********011011000006011100011117 100000000008 1001000010092、数字显示是由0—9共有十个数字所以有四个输入端，输出端分别编码为a—g，每一个字母代表一个笔画。
数字逻辑实验报告
数字逻辑实验报告——自动售货机系统的设计实现软件82王震081821771．目的与任务（1）进一步掌握QUARTUS II软件的使用方法；（2）会设计小型数字电路系统；（3）掌握应用QUARTUS II软件设计电路的流程；（4）掌握自动售货机的原理和设计方法；2．问题描述设计一个简易的自动售货机，它能够完成钱数处理、找零、显示、退币等功能。
（1）用2个键表示3种面值的钱，再用2个键表示3种物品，其单价分别为5元与3元。
（2）数码管1显示存入售货机的余额，数码管2显示所购商品的信息（单价），数码管3用来显示退币的金额，以元为单位，考虑到实际情况，设定所输入的钱数不超过9元。
（3）买东西时，先输入钱，用数码管1显示输入的总钱数，再按商品选择键（A,B），此时数码管2显示所选商品单价，数码管3显示所找的钱数，（4）当按下商品选择键后，表示已经决定购买此商品。
如果总金额大于或等于商品的价格，则显示退币钱数，同时系统的余额清零，并亮起红灯，同时启动蜂鸣器来表示购买成功。
如果总金额小于商品的价格，即余额不足时，将余额全部退回，余额清零，红灯不亮，表示购买失败。
3．系统设计分析我们用实验板上方的数码管来显示购买过程中的信息，数码管1显示存入售货机的余额，数码管2显示所购商品的信息（单价），数码管3用来显示退币的金额，以元为单位。
用实验板下方的4个脉冲输出按钮来分别模拟一元、五元钱币输入，和A,B两种商品的选择。
Input本系统有两对输入，它们都为脉冲信号，第一对脉冲5Y,1Y分别代表输入面值为五元和一元的钱币，另一对脉冲5SL,3SL分别代表购买价钱为五元和三元的商品。
开始时先输入投币脉冲信号，通过转换逻辑将此信号转换成5Y和1Y的二进制代码(0101,0001)，加载到脉冲发生器上，脉冲发生器被输入信号触发后，发出相应个数的脉冲信号（5和1），进行译码显示，显示在数码管1上。
比如，按下五元的投币按钮，再按下一元按钮两次，脉冲发生器发生五个连续的脉冲，然后再脉冲接收器进行累计计数，计数值即为总金额。
数字逻辑课程设计报告
数字逻辑课程设计报告一、课程目标知识目标：1. 让学生掌握数字逻辑电路的基本概念，包括逻辑门、逻辑函数、逻辑代数等；2. 培养学生运用逻辑门设计简单组合逻辑电路的能力；3. 使学生了解数字电路的时序元件，如触发器、计数器等，并掌握其工作原理。
技能目标：1. 培养学生运用所学知识分析、设计及验证数字逻辑电路的能力；2. 培养学生使用相关软件（如Multisim、Proteus等）进行数字电路仿真实验；3. 提高学生的逻辑思维和问题解决能力。
情感态度价值观目标：1. 激发学生对数字逻辑电路的兴趣，培养其主动探究、积极思考的学习态度；2. 培养学生的团队协作精神，使其在合作中共同进步，相互学习；3. 引导学生关注数字逻辑电路在实际应用中的价值，如计算机、通信等领域。
分析课程性质、学生特点和教学要求：本课程为电子信息类学科的基础课程，旨在让学生掌握数字逻辑电路的基本知识和技能。
学生处于高中阶段，具有一定的物理和数学基础，但逻辑电路知识尚浅。
因此，教学要求以实用性为导向，注重培养学生的实际操作能力和逻辑思维能力。
课程目标分解为具体学习成果：1. 学生能够正确描述常见逻辑门的功能和特点，并运用逻辑门设计简单的组合逻辑电路；2. 学生能够运用时序元件设计基本的数字电路，如触发器、计数器等；3. 学生能够在团队协作中完成数字电路的设计、仿真和验证，提高解决问题的能力；4. 学生能够认识到数字逻辑电路在实际应用中的重要性，培养其学习兴趣和价值观。
二、教学内容根据课程目标，教学内容主要包括以下几部分：1. 数字逻辑电路基本概念- 逻辑门原理与分类（教材第1章）- 逻辑函数及其表示方法（教材第2章）- 逻辑代数基本运算与化简（教材第3章）2. 组合逻辑电路设计- 组合逻辑电路分析方法（教材第4章）- 常见组合逻辑电路设计（教材第5章）- 组合逻辑电路的仿真与验证（教材第6章）3. 时序逻辑电路设计- 触发器原理与分类（教材第7章）- 计数器设计与应用（教材第8章）- 时序逻辑电路的仿真与验证（教材第9章）4. 数字电路实践操作- 实验一：逻辑门功能验证（教材附录A）- 实验二：组合逻辑电路设计与仿真（教材附录B）- 实验三：时序逻辑电路设计与仿真（教材附录C）教学大纲安排与进度：第1-2周：数字逻辑电路基本概念（第1-3章）第3-4周：组合逻辑电路设计（第4-6章）第5-6周：时序逻辑电路设计（第7-9章）第7-8周：数字电路实践操作（附录A、B、C）三、教学方法针对本课程的教学目标和内容，选择以下多样化的教学方法，以激发学生学习兴趣和主动性：1. 讲授法：- 用于讲解数字逻辑电路的基本概念、原理和性质，如逻辑门、逻辑函数、逻辑代数等；- 结合多媒体演示，使抽象的理论知识形象化，便于学生理解。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
浙江大学城市学院实验报告
课程名称 数字逻辑设计实验
实验项目名称 实验十二 数据选择器应用 学生姓名 专业班级 学号
实验成绩 指导老师（签名 ） 日期
注意：
● 务请保存好各自的源代码，已备后用。
● 完成本实验后,将实验项目文件和实验报告，压缩为rar 文件，上传ftp 。
如没有个人
文件夹，请按学号_姓名格式建立。
ftp://wujzupload:123456@10.66.28.222:2007/upload
● 文件名为：学号_日期_实验XX ，如30801001_20100305_实验0
1
一. 实验目的和要求
1. 掌握数据选择器的逻辑功能和使用方法。
2. 学习用数据选择器构成组合逻辑电路的方法。
二. 实验内容、原理及实验结果与分析 1、用74LS151实现逻辑函数
要求实现BC A AC C B A Y ++=，自己写出设计过程，画出接线图，并验证其逻辑功能。
计算得到m0=m7=0，m2=m4=m5=m6=1，m1=m3=D
(1) 设计原理图
(2) 仿真，模拟验证，若组合成总线显示时，需要注意高低位
(3)组合输出信号
(4)配置管脚
(5)下载到FPGA
(6) 74LS151的输入端接逻辑电平输出（拨位开关），输出端Z 接逻辑电
平显示（发光二极管）。
逐项测试电路的逻辑功能，记录测试结果。
2、用74LS151实现逻辑函数
要求实现逻辑函数C B CD A B A F ++=，自己写出设计过程，画出接线图，并验证其逻辑功能。
芯片插法，电源、地线接法与实验内容1相同，这里只需要自己实现逻辑函数，然后连线实现其功能。
(1) 设计原理图
(2) 仿真，模拟验证，若组合成总线显示时，需要注意高低位
(3)组合输出信号
(4)配置管脚
(5)下载到FPGA
(6)74LS151的I0—I7接逻辑电平输出（拨位开关），输出端Z和Z非接
逻辑电平显示（发光二极管）。
逐项测试电路的逻辑功能，记录测试
结果。
F=M0*0+M1*0+M2*1+M3*D+M4*1+M5*1+M6*1+M7*0
3、用74LS153实现逻辑函数
用74LS153实现逻辑函数ABC
A
BC
+
=，，自己写出设计
+
Y+
C
A
AB
B
C
过程，画出接线图，并验证其逻辑功能。
芯片插法，电源、地线接法与实验内容1相同，这里只需要自己实现逻辑函数，然后连线实现其功能。
(1)设计原理图
用4选1数据选择器74LS153实现函数
F=A'BC+AB'C+ABC'+ABC
函数F有三个输入变量A、B、C，而数据选择器有两个地址端A1、A0少于函数
输入变量个数，在设计时可选A接A1，B接A0，则有
F = D0(A1'A0')+ D1(A1'A0)+ D2(A1A0')+ D3(A1A0) = A'BC+AB'C+ABC'+ABC
=0(A'B')+C(A'B)+C(AB')+1(AB)
所以有D0＝0，D1＝D2＝C，D3＝1
所以
(2)仿真，模拟验证，若组合成总线显示时，需要注意高低位
(3)组合输出信号
(4)配置管脚
(5)下载到FPGA
(6)74LS151的I0—I7接逻辑电平输出（拨位开关），输出端Z和Z非接
逻辑电平显示（发光二极管）。
逐项测试电路的逻辑功能，记录测试
结果。
4、用74LS153实现逻辑函数
要求实现AC
F+
=，自己写出设计过程，画出接线图，并验证其
A
+
A
B
B
逻辑功能。
(1)设计原理图
用4选1数据选择器74LS153实现函数
F+
+
=函数F有三个输入变量A、B、C，而数据选择器有两个地址
A
AC
B
A
B
端A1、A0少于函数输入变量个数，在设计时可选A接A1，B接A0，则有
F = D0(A1'A0')+ D1(A1'A0)+ D2(A1A0')+ D3(A1A0) 得到
M1=1，m2=1，m3=C，m0=0得到
(2)仿真，模拟验证，若组合成总线显示时，需要注意高低位
(3)组合输出信号
(4)配置管脚
(5)下载到FPGA
(6)74LS153的输入端接逻辑电平输出（拨位开关），输出端Z接逻辑电
平显示（发光二极管）。
逐项测试电路的逻辑功能，记录测试结果。
五、实验预习要求
1.复习数据选择器的工作原理。
2.用数据选择器对实验内容中的各函数式进行预设计。
3.思考：能否用数据选择器实现全加器功能。
答：有很多啊，比如可以用四选一的74LS153数据选择器实现全加器的功能
等等
六、实验报告要求
1、用数据选择器对实验内容进行设计、写出设计全过程、画出接线图、进
行逻辑功能测试。
2、写出一篇有关编码器，译码器，数据选择器实验的收获与体会。
编码器，译码器都很麻烦
数据选择器简单。