2集成门电路习题解答
第2章 逻辑门电路-习题答案
第2章逻辑门电路2.1 题图2.1(a)画出了几种两输入端的门电路，试对应题图2.1(b)中的A、B波形画出各门的输出F1～F6的波形。
题图2.1解:2.2 求题图2.2所示电路的输出逻辑函数F1、F2。
题图2.2解:2.3 题图2.3中的电路均为TTL门电路，试写出各电路输出Y1～Y8状态。
题图2.3解: Y1=0, Y2=0, Y3=Hi-Z, Y4=0, Y5=0, Y6=0, Y7=0, Y8=0.2.4 题图2.4中各门电路为CMOS电路，试求各电路输出端Y1、Y2和Y的值。
题图2.4解: Y1=1, Y2=0, Y3=0.2.5 6个门电路及A、B波形如题图2.5所示，试写出F1～F6的逻辑函数，并对应A、B波形画出F1～F6的波形。
题图2.5解：2.6 电路及输入波形分别如题图2.6(a)和2.6(b)所示，试对应A、B、C、x1、x2、x3波形画出F端波形。
题图2.6解：2.7 TTL与非门的扇出系数N是多少？它由拉电流负载个数决定还是由灌电流负载决定？解: N≤8 N由灌电流负载个数决定.2.8 题图2.8表示三态门用于总线传输的示意图，图中三个三态门的输出接到数据传输总线，D1D2、D3D4、…、D m D n为三态门的输入端，EN1、EN2、EN n分别为各三态门的片选输入端。
试问：EN信号应如何控制，以便输入数据D1D2、D3D4、…、D m D n顺序地通过数据总线传输（画出EN1～EN n 的对应波形）。
题图2.8解：用下表表示数据传输情况2.9 某工厂生产的双互补对称反相器（4007）引出端如题图2.9所示，试分别连接成：（1）反相器；（2）三输入与非门；（3）三输入或非门。
题图2.9解： (1) 反向器(2)与非门 (3)或非门2.10 按下列函数画出NMOS 电路图。
123()()()F AB CD E H G F A B CD AB CD F A B=+++=+++=⊕解：(1)(2) (3)2.11 将两个OC门如题图2.11连接，试写出各种组合下的输出电压u o及逻辑表达式。
习题2-1在题图2-1所示二极管门电路中
习题二【习题2-1】在题图2-1所示二极管门电路中，设二极管导通压降V D =+0.7V ，内阻r D <10Ω。
设输入信号的V IH = +5V ，V IL = 0V ，则它的输出信号V OH 和V OL 各等于几伏？题图2-1【习题2-2】 题图2-2所示电路中，D 1、D 2为硅二极管，导通压降为0.7V 。
（１）B 端接地，A 接5V 时，V O 等于多少伏？（２）B 端接10V ，A 接5V 时，V O 等于多少伏？（３）B 端悬空，A 接5V ，测B 和V O 端电压，各应等于多少伏？（４）A 接10k 电阻，B 悬空，测B 和V O 端电压，各应为多少伏？图2-2【习题2-3】上题电路中，若在A 、B 端加如题图2-3所示波形，试画出V O 端对应的波形，并标明相应的电平值。
题图2-3【习题2-4】L 0，L 1，L 2，L 3的逻辑表达式。
0 1 2 3 v O v 2vA V =+10V V O AB 5V 5V 0V 0V题图2-4 二极管逻辑电路【习题2-5】三极管T 接成的典型反相器电路如图2-13所示。
试从PN 结的偏置、三极管各电极电压、电流的大小（或关系）来描述三极管T 放大、截止和饱和【习题2-6】判断如题图2-6(a) 、(b) 、(c)所示电路的工作状态。
其中(1) R C =1k ，R B =50k ，β=100；（2）R C =1k ，R B =750k ，β=100。
(a) (b) (c)题图2-6【习题2-7】 判断题图2-7所示电路中MOS 管的工作状态。
其中 R D =10k ，R G =10k 。
设MOS 管子的开启电压V TN =︱-V TP ︴=2V 。
(a) (b) (c)题图2-7【习题2-8】TTL3000系列芯片的部分输入级电路如题图2-8(a) 、(b)所示。
（１）分别说明图(a) 、(b)中二极管D 1、D 2的作用。
（２）电路的输入短路电流I IS 各为多少？（３）若已知电路的V OFF =0.8V ，求电路相应的关门电阻R OFF 值。
数电习题解答_杨志忠_第三章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第三章 集成逻辑门电路练习题P112【题3.1】在图P3.1所示的电路中，发光二极管正常发光的电流范围是8mA ≤I D ≤12mA ，正向压降为2V ，TTL 与非门输出高电平U OH =3V ，输出高电平电流I OH =-300uA ，输出低电平U OL =0.3V ，输出低电平电流I OL =20mA 。
分别求出图P3.1（a ）和（b ）中电阻RL1和RL2的取值范围。
解题思路：选择限流电阻R 的原则是既保证发光二极管正常工作又要保证门的输出电流不超载。
解：（a ）、电路采用输出低电平驱动发光管；此时流过发光管的电流1CC D OL D L V V V I R −−=；根据发光管的工作条件：8mA ≤I D ≤12mA （最大电流小于门的最大输出电流I OL =20mA ），所以可以得到：1225337.5L R Ω≤≤Ω，门电路输出高电平时发光管熄灭电流为零。
（b ）、电路采用输出高电平驱动发光管；此时流过发光管的电流2CC D D OH L V V I I R −=+；根据发光管的工作条件：8mA ≤I D ≤12mA ，所以可以得到：2256.4389.6L R Ω≤≤Ω，同时门电路输出低电平时，门的最大灌入电流要小于I OL =20mA ，由此得到2 4.723520CC OL L OL V V V R I mA−≥==Ω，所以综上所述限流电阻应该为：2256.4389.6L R Ω≤≤Ω。
【3.2】、在图P3.2（a ）~（g ）所示的TTL 门电路中，已知开门电阻R ON =3K Ω，关门电阻R OFF =0.8K 。
试判断哪些门电路能正常工作？哪些门电路不能正常工作？并且写出能正常工作电路的输出逻辑函数表达式。
解题思路：了解各类门电路的逻辑功能，明白TTL 门的开门电阻R ON ≥3K Ω时相当于在输入端得到高电平“1”，关门电阻R OFF ≤0.8K Ω时相当于在输入端得到低电平“0”。
半导体集成电路+习题答案
第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2 所示。
提示：先求截锥体的高度up BL epi m c jc epi T x x T T -----=然后利用公式： b a a b WL T r c -∙=/ln 1ρ ， 212∙∙=--BL C E BL S C W L R r ba ab WL Tr c -∙=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下：答： 解题思路⑪由0I 、α求有效发射区周长Eeff L ；⑫由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔；③由A D 先画出基区扩散孔的三边；④由B E D -画出基区引线孔；⑤由A D 画出基区扩散孔的另一边；⑥由A D 先画出外延岛的三边；⑦由C B D -画出集电极接触孔；⑧由A D 画出外延岛的另一边；⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V O L 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V O L 4.0≤的条件。
（CS C O L r I V V 00ES += 及己知V V C 05.00ES =）第3章 集成电路中的无源元件复 习 思 考 题3.3 设计一个4k Ω的基区扩散电阻及其版图。
数字电路习题-第二章
第二章 逻辑门电路集成逻辑门电路是组成各种数字电路的基本单元。
通过本章的学习，要求读者了解集成逻辑门的基本结构，理解各种集成逻辑门电路的工作原理，掌握集成逻辑门的外部特性及主要参数，掌握不同逻辑门之间的接口电路，以便于正确使用逻辑门电路。
第一节 基本知识、重点与难点一、基本知识（一） TTL 与非门 1．结构特点TTL 与非门电路结构，由输入极、中间极和输出级三部分组成。
输入级采用多发射极晶体管，实现对输入信号的与的逻辑功能。
输出级采用推拉式输出结构（也称图腾柱结构），具有较强的负载能力。
2．TTL 与非门的电路特性及主要参数 （1）电压传输特性与非门电压传输特性是指TTL 与非门输出电压U O 与输入电压U I 之间的关系曲线，即U O=f （U I ）。
（2）输入特性当输入端为低电平U IL 时，与非门对信号源呈现灌电流负载，1ILbe1CC IL R U U U I −−−=称为输入低电平电流，通常I IL ＝-1～1.4mA 。
当输入端为高电平U IH 时，与非门对信号源呈现拉电流负载，通常I IH ≤50μA 称为输入高电平电流。
（3）输入负载特性实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况。
若U i ≤U OFF ，则电阻的接入相当于该输入端输入低电平，此时的电阻称为关门电阻，记为R OFF 。
若U i ≥U ON ，则电阻的接入相当于该输入端输入高电平，此时的电阻称为开门电阻，记为R ON 。
通常R OFF ≤0.7K Ω，R ON ≥2K Ω。
（4）输出特性反映与非门带载能力的一个重要参数--扇出系数N O 是指在灌电流（输出低电平）状态下驱动同类门的个数IL OLmax O /I I N =其中OLmax I 为最大允许灌电流，I IL 是一个负载门灌入本级的电流（≈1.4mA ）。
N O 越大，说明门的负载能力越强。
（5）传输延迟时间传输延迟时间表明与非门开关速度的重要参数。
门电路组合控制电路设计习题解答
任务6.1互补接入门电路组合控制电路设计习题解答一、测试（一）判断题1、逻辑函数的标准与-或式又称为最小项表达式，它是唯一的。
答案：T解题：逻辑函数的标准与-或式又称为最小项表达式，它是唯一的。
2、当所表示的数据是十进制时，可以无须加标注意。
答案：T解题：当所表示的数据是十进制时，可以无须加标注意。
3、逻辑函数的真值表具有唯一性。
答案：T解题：逻辑函数的真值表具有唯一性。
4、代数法化简逻辑函数的优点是简单方便，对逻辑函数中的变量个数有限制。
答案：F解题：卡诺图化简变量个数有限制5、二进制数的权值是10的幂。
答案：F解题：二进制数的权值是2的幂.6、二进制数转化为十进制数的方法是各位加权系数之和。
答案：T解题：二进制数转化为十进制数的方法是各位加权系数之和。
7、卡诺图化简逻辑函数的本质是合并相邻最小项。
（√）答案：T解题：卡诺图化简逻辑函数的本质是合并相邻最小项。
2个最小项可以减少1个变量因子；4个最小项可以减少2个变量因子；依次类推。
8、逻辑函数的图形化简法是将逻辑函数用卡诺图来表示，利用卡诺图来化简逻辑函数。
答案：T解题：逻辑函数的图形化简法是将逻辑函数用卡诺图来表示，利用卡诺图来化简逻辑函数。
9、如果两个最小项中只有一个变量为互反变量，其余变量均相同，则这样的两个最并把它们称为相邻最小项，简称相邻项。
答案：T解题：如果两个最小项中只有一个变量为互反变量，其余变量均相同，则这样的两个最并把它们称为相邻最小项，简称相邻项。
10、数字电路根据逻辑功能的不同可分为组合逻辑电路和组合电路两大类。
答案：F解题：数字电路根据逻辑功能的不同可分为组合逻辑电路和时序逻辑电路。
（二）选择题1、二进制数的权值为（）。
A、10的幂B、8的幂C、2的幂D、16的幂解题：二进制数的权值是2的幂。
2、（1001 0110 0011 0111）8421BCD对应的十进制数为（）。
A、8321 B8975 C、7976 D、9637答案：D解题：0111对应7；0011对应3；0101对应5；1001对应9.3、n个变量最小项的个数共有（C）。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1)电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL.开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值.（2）输入特性：描述与非门对信号源的负载效应.根据输入端电平的高低，与非门呈现出不同的负载效应,当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA.当输入端为高电平U IH时，与非门对信号源呈现拉电流负载,输入高电平电流I IH通常小于50μA。
(3)输入负载特性:实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时,相应的输入端相当于输入高电平.2．其它类型的TTL门电路（1）集电极开路与非门（OC门)多个TTL与非门输出端不能直接并联使用，实现线与功能.而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外,还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制.3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路.当CMOS反相器处于稳态时，无论输出高电平还是低电平,两管中总有一管导通,一管截止，电源仅向反相器提供nA级电流，功耗非常小.CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
集成电子技术习题及解析-第二篇第4章
因为D触发器的特性方程为： ,而 触发器的特性方程为 所以 ，所以电路为：
题2.4.14由负边沿JK触发器组成的电路及CP、A的波形如图题2.4.14所示，试画出QA和QB的波形。设QA的初始状态为0。
图题2.4.14
② 依次设定初始状态，代入状态方程，求得次态，初态一般设为从0000开始；
③ 由求得的状态，画出状态转换图（把所有的状态都画上）；
④ 根据状态转换图，可以画出波形图（时序图）；
⑤得出电路的功能结论（计数器的模、进制数、能否自启动或其它结论）；
分析时序电路还可以用其它的方法，本题不一一列出。
题2.4.22三相步进马达对电脉冲的要求如图题2.4.22所示，要求正转时，三相绕组Y0、Y1、Y2按A、B、C的信号顺序通电，反转时，Y0、Y1、Y2绕组按A、C、B的信号顺序通电(分别如图中的状态转换图所示)。同时，三相绕组在任何时候都不允许同时通电或断电。试用JK触发器设计一个控制步进马达正反转的三相脉冲分配电路。
(a) 是一个同步计数器，各触发器激励方程
触发器激励方程代入各自的特性方程求得状态方程：
依次设定初态，计算出次态如下：
初态设定从 开始，→001→010→011→100→001
→010， →000， →000
有状态转换图为：
111→000←110所以电路的模是M＝4，采用余1码进行计数
↓ 四分频后，最高位的输出频率为
图题2.4.19
解：解该题时，注意全加器是一个合逻辑电路，而移位寄存器和触发器是一个时序电路，要注意时序关系。其波形如图：
题2.4.20(1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?
半导体集成电路考试题目与参考答案
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
2集成门电路习题解答
Y
（4）实现逻辑函数 Y = C（A + B）
PDF 文件使用 "pdfFactory Pro" 试用版本创建
集成门电路习题解答
20
连接图
等效图
当 C=0 时，Y=1；当 C=1 时， Y = A + B （5）一个非门控制两个传输门分时传送
X2 14 VDD 6 13 7 VSS 8 C Y1 Y2 4 3 1 5 VSS X1 2 VDD 10 VDD 11 VDD 12
电路为 OC 输出的同或门. 13．解：Y1 高电平， Y2 高阻态， Y3 低电平， Y4 高电平， Y5 低电平， Y6 低电平 14． 解：Y，N 15． 解：Y，N 17．解： Y = S 1 S 0 D0 + S 1 S 0 D1 + S 1 S 0 D2 + S 1 S 0 D 3 18． 解： R =
PDF 文件使用 "pdfFactory Pro" 试用版本创建
集成门电路习题解答
22
（2）VNL=V IL（max） （74HCT）- VOL（max） （74ALS）= 0.8-0.5=0.3V VNH=VOH（min） （74 ALS）- VIH（min） （74 HCT）=4.8-2=2.8V 22． 答：最大的可能是前一种光传感器的带载能力不够，即光传感器不能提供电路输 入端所需的电流，所以输出信号一接到电路输入端就会被拉低.建议：在光传感器的输出端 和后级电路之间加一级驱动(射随器或三极管)。 23．解：电路图为
习
题
2．解： Z = C + D ⋅ AB = C + D + AB 3． 解：（1）3 个反相器
PDF 文件使用 "pdfFactory Pro" 试用版本创建
第1章数字电路和集成逻辑门电路习题解答
第1章数字电路和集成逻辑门电路习题解答思维题和习题1-1填空题1)三极管截止条件为UBE ≤0V三极管饱和导通条件为IB≥IBS三极管饱和导通的IBS为IBS ≥ (VCC-UCES)/β RC2)当栅极电路输出为高电平时的负载是拉电流负载，当输出为低电平时的负载是填充电流负载3)当晶体管用作电子开关时，其工作状态必须是饱和或关断4)74LTL电路的电源电压值和输出电压的高低电平值分别约为5V、2.7V和0.5V74TTL电路的电源电压值和输出电压的高低电平值分别约为5V、2.4V和0.4V5)OC门被称为开集电极门。
多个OC门输出可以并联实现线路和功能CMOS门电路的输入电流始终为零7)不能暂停CMOS门电路的空闲输入。
与门应连接到高电平，或门应连接到低电平。
1-2选择题1) abc常用于以下电路中的总线应用A。
TSL门电路、0C门电路、漏极开路门电路、互补金属氧化物半导体与非门(2)TTL与非门有n个同类门电路，低电平输入电流为1.5毫安，高电平输入电流为10毫安，最大填充电流为15毫安，最大拉电流为400毫安。
选择正确答案n和最多b。
a . n = 5b . n = 10c . n = 20d . n = 403)与TTL数字集成电路相比，CMOS数字集成电路的突出优势是ACD A。
当三极管用作开关时，为了提高开关速度，da .降低饱和深度b .增加饱和深度c .采用有源漏极电路d .采用反饱和三极管5)进行TTL与非门空闲输入处理，可以使用ABDa。
连接到电源b，连接到电源c，连接到地d，通过电阻3kω并联连接到有用输入6)。
光盘可以在以下电路中实现“线和”功能当A与非门b三态输出门c打开集电极门d打开漏极门7)三态门输出高阻抗状态时，ABD是正确的a .使用电压表测量指针不动b .相当于暂停c .电压不是高或低d .测量电阻指针不动8)已知正向电压降UD = 1.7V，参考工作电流ID = 10mA，TTL门的输出高和低电平分别为UOH = 3.6V，UOL = 0.3V，允许充电电流和牵引电流分别为IOL = 15mA，IOH = 4mA那么电阻r应该选择d。
数电期末复习题 (2)
分析：使用三态门可以构成传送数据总线。题图 2-7 中所示电路均为单向总 线结构，即分时传送数据，每次只能传送其中一个信号。当 n 个三态门中的某一 个片选信号 EN 为 1 时，其输入端的数据经与非逻辑后传送到总线上；反之，当 所有 EN 均为 0 时，不传送信号，总线与各三态门呈断开状态（高阻态）。
解（5）：电路结构错误，CMOS 门电路输入端不允许悬空。 解（6）：电路结构错误，CMOS 门电路输入端不允许悬空。
解（7）： F7 = 1⋅ 0 = 1
2-6 TTL 门电路如题图 2-5 所示。 （1）写出电路输出Y1～Y3的逻辑表达式。 （2）已知输入A，B的波形如题图 2-5（d）所示，画出Y1～Y3的波形。
可认为无输入电流，输入端接电阻 R 时，没有电流流过，同时，CMOS 电路的
输入端不允许悬空。 解 （ 1 ）： G1 门 和 G2 门 均 为 TTL 门 时 ， 对 于 G2 门 ， 其 中 一 个 输 入 接 电 阻
20kΩ > Rion = 3.2kΩ ，接地负载上等效电平为逻辑高电平，与G1门的输出无关。 因此，电路输出 F 的逻辑表达式为
为逻辑低电平，因此
Y4 = A⋅ B ⋅ 0 ⋅ 0 = 1 若要实现Y4 = A⋅ B ，可改电路如题解 图 2-8（c）所示。
GND
1 A
1 B
& ≥1
A B
Y3
& Y2
100Ω
（a）
A B
（b） &
Y4
10kΩ （c）
题解 图2-8 解（2）：当电路中所示均为 CMOS 门电路时： 图（a）：可以正常工作。 图（b）：可以正常工作。 图（c）：不能正常工作。因为 CMOS 门电路输入端不能处于悬空状态。若
2集成门电路习题解答
0
A
Y
B EN
［P2.14］由三态门构成的总线传输电路如图 P2.14 所示，图中 n 个三态门的输出接到
数据传输总线，D0、D1、…、Dn-1 为数据输入端，CS0 、CS1 、…、CS n−1 为片选信号输入 端。试问：（1）片选信号应满足怎样的时序关系，以便数据 D0、D1、…、Dn-1 通过总线进 行正常传输？（2）如果片选信号出现两个或两个以上有效，可能发生什么情况？（3）如 果所有的信号均无效，总线处在什么状态？
6 C
14 VDD
13 7
X2
X1
3
VSS 8 Y1 Y2
2
VDD
1 10
5
VSS 4
VDD 11 VDD 12
VSS 9
［P2.4］ 已知电路如图 P2.4 所示，写出 F1、F2、F3 和 F 与输入之间的逻辑表达式。
图 P2.4
解： F1 = AB ， F2 = CD ， F3 = AB + CD ， F = AB + CD ［P2.5］ 分析如图 P2.5 所示电路的逻辑功能，指出是什么门。
2 集成门电路习题解答
4
（a） 解：（1）
图 P2.1
（b）
（2）
Y = A+B
Y = A⋅B ［P2.2］ 分析如图 P2.2（a）、（b）所示电路的逻辑功能，写出电路输出函数 S 的逻辑
表达式。
B A
（a）
B
图 P2.2
B （b）
PDF 文件使用 "pdfFactory Pro" 试用版本创建
（1）当输入 A、B、C、D 取何值时，VD 有可能发光？ （2）为使 T 管饱和，T 的β值应为多少？
第二章门电路习题全解
只是10k电阻上和20k电阻上各自的电流值不同）。
题2-16 若将图2-71中的门电路改为CMOS与非门，试说 明当为题2-15给出的五种状态时测得 的各等于多少?
解：因为CMOS门在输入工作电压（0~VDD）时， 输入端电流为0，所以万用表的等效内阻（20K ）
压降为0，则给出的五种状态时测得的I2 均为0V。
低电平,每个门只消耗一倍的 I IL ,与后面每个门的输入端个数无关）
考虑同时满足两种情况:TTL与非门能驱动同类门个数 N=5
题2-13 如上题，其他条件相同，在图2-70所示的由74系列 TTL或非门组成的电路中，或非门每个输入端的输入电流
为 I IL ≤－1.6mA I IH ≤ 40A 计算门 GM 能驱动
2）当CMOS输出 VOL 0.05V 时,需计算接口电路三极管是否截止，输出 C
是否为高电平：显然 CMOS输出 VOL 0.05V 时，接口电路三极管截止。
5 3.2 (3100 6 20)103
4.3K
RL (min)
VCC VOL IOL(max) 3 I Il
5 0.4 8 3 0.4
0.7K
题2-19 计算图2-74所示电路中接口电路输出端的高、低电平，并说明
接口电路参数的选择是否合理.三极管的电流放大系数 40 ,饱和导 通压降 VCE(sat) 0.1V .CMOS或非门的电源电压VDD =5V，空载输出的
的电阻到地相当于接低电平。
题2-6 为什么说TTL反相器的输入端在以下4种接法下都属于逻辑1？ (1)输入端悬空。 (2)输入端接高于2V的电源。 (3)输入端接同类门的输出高电压3.6V。
(4)输入端接10k 的电阻到地。
解：(1) 如果输入端A悬空，由下图TTL反相器电路可见，反相器 各点的电位将和A端接高电平的情况相同，输出也为低电 平。所以说TTL反相器的输入端悬空相当于接高电平。
门电路习题课讲解
0.4mA
iBS
VCC
VCE ( sat )
RC
5 0.1 50 2
0.05mA
iB iBS T饱和，vO=VCE(sat)=0.1V。
+5V iB
vO RB β=50 VB
11
(3)输入端悬空时
+5V
基极回路等效电路如图示 其戴维宁等效电路如图示
3k
2k
vI
4.7k b
Y1 ABCDE
(b)二极管构成或门，C、 D、E只要有一个为高 电平，则vI2为高电平
Y2 A B C D E
题知识点2：二极管与门、或门的应用
在CMOS电路中有时采用下图（c）（d）所示的扩展
功能用法，试分析各图的逻辑功能，写出Y3 Y4的
逻辑式。已知电源电压VDD=10V，二极管的正向导
vO
4.7k b
3k 18k
5V
8V
e
β=50
18k
b
e
RB RB=(4.7+3)//18=5.4k -8V
VB e
VB
18
3
58 4.7
18
8
1.1V
此时发射结正偏
iB
VB 0.7 5.4
1.1 0.7 5.4
0.1mA
iB iBS T饱和，vO=VCE(sat)=0.1V。
RC
10 0.1 0.16mA 30 2
1.9V
iB iBS T饱和，vO=VCE(sat)=0.1V
8
(3)输入端悬空时 基极回路等效电路如图
集成运放电路试题及答案
第三章集成运放电路一、填空题1、（3-1，低）理想集成运放的A ud=，K CMR=。
2、（3-1，低）理想集成运放的开环差模输入电阻ri=，开环差模输出电阻ro=。
3、（3-1，中）电压比较器中集成运放工作在非线性区，输出电压Uo只有或两种的状态。
4、（3-1，低）集成运放工作在线形区的必要条件是___________ 。
5、（3-1，难）集成运放工作在非线形区的必要条件是__________，特点是___________，___________。
6、（3-1，中）集成运放在输入电压为零的情况下，存在一定的输出电压，这种现象称为__________。
7、（3-2，低）反相输入式的线性集成运放适合放大(a.电流、b.电压) 信号，同相输入式的线性集成运放适合放大(a.电流、b.电压)信号。
8、（3-2，中）反相比例运算电路组成电压（a.并联、b.串联）负反馈电路，而同相比例运算电路组成电压（a.并联、b.串联）负反馈电路。
9、（3-2，中）分别选择“反相”或“同相”填入下列各空内。
（1）比例运算电路中集成运放反相输入端为虚地，而比例运算电路中集成运放两个输入端的电位等于输入电压。
（2）比例运算电路的输入电阻大，而比例运算电路的输入电阻小。
（3）比例运算电路的输入电流等于零，而比例运算电路的输入电流等于流过反馈电阻中的电流。
（4）比例运算电路的比例系数大于1，而比例运算电路的比例系数小于零。
10、（3-2，难）分别填入各种放大器名称（1）运算电路可实现A u＞1的放大器。
（2）运算电路可实现A u＜0的放大器。
（3）运算电路可将三角波电压转换成方波电压。
（4）运算电路可实现函数Y＝aX1＋bX2＋cX3，a、b和c均大于零。
（5）运算电路可实现函数Y＝aX1＋bX2＋cX3，a、b和c均小于零。
11、（3-3，中）集成放大器的非线性应用电路有、等。
12、（3-3，中）在运算电路中，运算放大器工作在区；在滞回比较器中，运算放大器工作在区。
第三章集成逻辑门电路例题补充
第2章 逻辑门电路2.1解题指导【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。
解：74LS 系列与之对应的是T4000系列。
与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。
集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。
限流电阻R 为Ω=--=--=k V V V R OL D CC 5.065.05.156【例2-2】 试分析图2-2所示电路的逻辑功能。
解：由模拟开关的功能知：当A =1时，开关接通。
传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。
而A =0时，开关断开，呈高阻态。
109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。
故电路实现了非逻辑功能。
【例2-3】 试写出由TTL 门构成的逻辑图如图2-3所示的输出F 。
&≥1F≥1A B图2-3 例2-3门电路解：由TTL 门输入端悬空逻辑上认为是1可写出【例2-4】 试分别写出由TTL 门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻辑值。
B F图2-4 例2-4门电路解：由TTL 门组成上面逻辑门由于10k Ω大于开门电阻R ON ，所以，无论 A 、B 为何值 。
由CMOS 门组成上面逻辑门由于CMOS 无开门电阻和关门电阻之说，所以， 。
2.2 例题补充2-1 一个电路如图2-5所示，其三极管为硅管，β=20，试求：ν1小于何值时，三极管T 截止，ν1大于何值时，三极管T 饱和。
解：设v BE =0V 时，三极管T 截止。
T 截止时，I B =0。
此时10)10(020I --=-v v I =2VT 临界饱和时，v CE =0.7V 。
此时V CC v Iv O+10V VV V 020011DD F ≈+=DDDD 44DD 599F 210101021010V V V V ≈+≈⨯+=A B A F =++⋅=110≡F AB F =mAI 0465.010207.010BS =⨯-=mAv I I 0465.010)10(7.027.0I BS B =----== v I =4.2V上述计算说明v I <2V 时，T 截止；v I >4.2V 时，T 饱和。
数字电路和集成逻辑门电路习题解答
思考题与习题1-1 填空题1）三极管截止的条件是U BE ≤0V。
三极管饱和导通的条件是I B≥I BS。
三极管饱和导通的I BS是I BS≥（V CC－U CES）/βRc。
2）门电路输出为高电平时的负载为拉电流负载，输出为低电平时的负载为灌电流负载。
3）晶体三极管作为电子开关时，其工作状态必须为饱和状态或截止状态。
4） 74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.7V、0.5V 。
74TTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.4V、0.4V 。
5）OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。
6） CMOS 门电路的输入电流始终为零。
7） CMOS 门电路的闲置输入端不能悬空，对于与门应当接到高电平，对于或门应当接到低电平。
1-2 选择题1）以下电路中常用于总线应用的有 abc 。
A.TSL门B.OC门C.漏极开路门D.CMOS与非门2）TTL与非门带同类门的个数为N，其低电平输入电流为1.5mA，高电平输入电流为10uA，最大灌电流为15mA，最大拉电流为400uA，选择正确答案N最大为 B 。
A.N=5B.N=10C.N=20D.N=403）CMOS数字集成电路与TTL数字集成电路相比突出的优点是 ACD 。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽4）三极管作为开关使用时，要提高开关速度，可 D 。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管5）对于TTL与非门闲置输入端的处理，可以 ABD 。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联6）以下电路中可以实现“线与”功能的有 CD 。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门7）三态门输出高阻状态时， ABD 是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动8）已知发光二极管的正向压降U D = 1.7V ，参考工作电流I D = 10mA ， 某TTL 门输出的高低电平分别为U OH = 3.6V ，U OL = 0.3V ，允许的灌电流和拉电流分别为 I OL = 15mA ，I OH = 4mA 。
数字电子技术基础 第02章门电路习题解
& & &
2.8
试比较TTL电路和CMOS电路的优、缺点。
解 CMOS门电路具有电路结构简单、功耗低、集成度高、抗 干扰能力强；工作速度较慢 TTL门电路工作速度快；功耗高、集成度较低、抗干扰能 力较弱
2.9 试说明下列各种门电路中哪些的输出端可以并联使用。 (1)具有推拉式输出级的TTL门电路； (2)TTL电路的OC门； (3)TTL电路的三态输出门； (4)普通的CMOS门： (5)漏极开路的CMOS门； (6)CMOS电路的三态输出门。
解:TTL输入标准值 UIH=2V (1)以基本TTL与非门为例,当输入端悬空时,T1和射极电流 iE1=0,集电极正偏,T2,T5饱和导通,相当于输入高电平情况,即 等效逻辑1 (2)uI>2V=UIH,所以为逻辑1 (3)uI>3.6V>2V=UIH,所以为逻辑1
2.4 指出图2.43中各门电路的输出是什么状态(高电平、低电平或高阻 态)。假定它们都是T1000系列的TTL门电路。 U & Y
逻辑门电路习题开关特性ttl门oc门综合mos21在图242所示各电路中当输入电压u分别为0v5v悬空时试计算输出电压u010202051102v假设成立u50751084ma1007200535maibsc10032300162mabsct饱和导通10v假设成立uuiuo2k3020k51k20k51k07v5v10va121010202051102v假设成立u50751084ma1007200535maibsc10032300162mabsct饱和导通10v假设成立uuiuo2k18k47k20k51k07v5v10vb122为什么说ttl与非门输入端在以下三种接法时在逻辑上都属于输入为0
2集成门电路习题解答
集成门电路习题解答18自我检测题1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。
2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。
3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。
4．CMOS门电路的灌电流负载发生在输出低电平情况下。
负载电流越大，则门电路输出电压越高。
5．CMOS门电路的静态功耗很低。
随着输入信号频率的增加，功耗将会增加。
6．OD门在使用时输出端应接上拉电阻和电源。
7．三态门有3种输出状态：0态、1态和高阻态。
8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。
9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门；10．CMOS传输门可以用来传输数字信号或模拟信号。
11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。
12．当CMOS反相器的电源电压V DD＜V TN+TPV（V TN、V TP分别为NMOS管和PMOS 管的开启电压）时能正常工作吗？答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。
13．CMOS反相器能作为放大器用吗？答：可以。
在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。
由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。
反相器的输入电压稍有变化，输出就发生很大变化。
14．如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。
15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件：V OH（min）≥V IH（min）V OL（max）≤V IL（max）集成门电路习题解答19）（maxOHI≥nI IH（max）I OL（max）≥m）（maxILI16．已知图T2.16所示电路中各MOSFET管的T V=2V，若忽略电阻上的压降，则电路中的管子处于导通状态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成门电路习题解答18自我检测题1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。
2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。
3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。
4．CMOS门电路的灌电流负载发生在输出低电平情况下。
负载电流越大，则门电路输出电压越高。
5．CMOS门电路的静态功耗很低。
随着输入信号频率的增加，功耗将会增加。
6．OD门在使用时输出端应接上拉电阻和电源。
7．三态门有3种输出状态：0态、1态和高阻态。
8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。
9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门；10．CMOS传输门可以用来传输数字信号或模拟信号。
11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。
12．当CMOS反相器的电源电压V DD＜V TN+TPV（V TN、V TP分别为NMOS管和PMOS 管的开启电压）时能正常工作吗？答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。
13．CMOS反相器能作为放大器用吗？答：可以。
在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。
由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。
反相器的输入电压稍有变化，输出就发生很大变化。
14．如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。
15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件：V OH（min）≥V IH（min）V OL（max）≤V IL（max）集成门电路习题解答19）（m axOHI≥nI IH（max）I OL（max）≥m）（m axILI16．已知图T2.16所示电路中各MOSFET管的T V=2V，若忽略电阻上的压降，则电路中的管子处于导通状态。
+1.5V+0V+5V+5V0V+5VA．B．C．D．图T2.1617．三极管作为开关时工作区域是。
A．饱和区+放大区B．击穿区+截止区C．放大区+击穿区D．饱和区+截止区B．V IH（min）、V OH（min）、V OL（max）、V IL（max）C．V OH（min）、V IH（min）、V OL（max）、V IL（max）D．V IH（min）、V OH（min）、V IL（max）、V OL（max）19．对CMOS门电路，以下说法是错误的。
A．输入端悬空会造成逻辑出错B．输入端接510kΩ的大电阻到地相当于接高电平C．输入端接510Ω的小电阻到地相当于接低电平D．噪声容限与电源电压有关20．某集成电路芯片，查手册知其最大输出低电平V OL（max）=0.5V，最大输入低电平V IL（max）=0.8V，最小输出高电平V OH（min）=2.7V，最小输入高电平V IH（min）=2.0V，则其低电平噪声容限V NL= 。
A．0.4V B．0.6V C．0.3V C．1.2V21．某集成门电路，其低电平输入电流为1.0mA，高电平输入电流为10μA，最大灌电流为8mA，最大拉电流为400μA，则其扇出系数为N= 。
A ．8 B．10 C．40 D．2022．设图T2.22所示电路均为LSTTL门电路，能实现AF 功能的电路是。
集成门电路习题解答20G GGV1kA F FF A FAA．B．C．D．图T2.2223．设图T2.23所示电路均为CMOS门电路，实现BAF+=功能的电路是。
ABFABABFAB FA．B．C．D．图T2.2324．如图T2.24所示LSTTL门电路，当EN=0时，F的状态为。
B．BAF=C．ABF=D．BAF=FABCF图T2.24 图T2.2525．OD门组成电路如图T2.25所示，其输出函数F为。
A．BCABF+=C．))((CBBAF++=D．BCABF⋅=习题1．写出如图P2.1所示CMOS门电路的逻辑表达式。
集成门电路习题解答21V DDYABV DDZC图P2.1图P2.2解：YBAY⋅=（与非门）2．写出如图P2.2所示CMOS门电路的逻辑表达式。
解：ABDCABDCZ++=⋅+=3．双互补对与反相器引出端如图P2.3所示，试将其分别连接成：（1）三个反相器；（2）3输入端与非门；（3）3输入端或非门；（4）实现逻辑函数）（BACL+=；（5）一个非门控制两个传输门分时传送。
13 14 78215411910V DD VDDVV SSVSSVSS 图P2.3解：（1）3个反相器集成门电路习题解答 221482411910V DDV DD V V SS V SS V SS V DD V DDV DD（2）3输入与非门DD V DDYAB C（3）3输入或非门V AB CY（4）实现逻辑函数）（B A C Y +=集成门电路习题解答23VYABCVAY连接图等效图当C=0时，Y=1；当C=1时，BAY+=（5）一个非门控制两个传输门分时传送C4．电路如图P2.4所示，G1为74HC系列CMOS门电路，其数据手册提供的参数为V OL（max）=0.33V，V OH（min）=3.84V，I OL（max）=4mA，I OH（max）= -4mA。
三极管T导通时V BE=0.7V，饱和时V CES=0.3V，发光二极管正向导通时压降V D=2.0V。
（1）当输入A、B取何值时，发光二极管D有可能发光？（2）为使T管饱和，T的β值应为多少？ABD图P2.4解：（1）要使发光二极管D发光，必须使T管饱和导通，要使T管饱和导通，必须使集成门电路习题解答 24G 1输出高电平，即A 和B 至少有一个为低电平。
（2）为使三极管导通时进入饱和状态，三极管β的选择必须满足I B ≥I BS ，式中βββ3.551.03.00.25C CES D CC BS =⨯--=--=R V V V I mA 314.0107.084.3B BE OH B =-=-=R V V I 代入给定数据后，可求得β≥17。
5．有一门电路内部电路如图P2.5所示，写出Y 的真值表，画出相应的逻辑符号。
解：真值表逻辑符号ENA Y6．分析如图P2.6所示电路的逻辑功能，画出其逻辑符号。
ENYABYV图P2.5图P2.6解：A 、B 为电路输入变量，F 为输出变量，只要列出真值表，就可判断其逻辑功能。
7．由三态门构成的总线传输电路如图P2.7所示，图中n 个三态门的输出接到数据传集成门电路习题解答 25输总线，D 0、D 1、…、D n-1为数据输入端，0CS 、1CS 、…、1-n CS 为片选信号输入端。
试问：（1）片选信号应满足怎样的时序关系，以便数据D 0、D 1、…、D n-1通过总线进行正常传输？（2）如果片选信号出现两个或两个以上有效，可能发生什么情况？（3）如果所有的信号均无效，总线处在什么状态？01n-1n图P2.7解：（1）片选信号任何时刻只能有一个为低电平； （2）总线冲突。
（3）高阻态。
8．分析如图P2.8（a ）、（b ）所示电路的逻辑功能，写出电路输出函数S 的逻辑表达式。
BBS A S（a ） （b ）图P2.8解：（1）输出S 是A 和B 的异或函数，即B A S ⊕= （2）集成门电路习题解答 26输出S 是A 和B 的异或函数，即9．晶体管电路如图P2.9所示，试判断各晶体管处于什么状态？i Cv I =+6V=50（a）V =5V i Ci B=2030k （b ）图P2.9解：（a ）根据图中参数mA mA R V v i B 106.0507.06=-=-=B BE I mA mA R V V i CC BS 24.01503.012=⨯-=-=C CES β因为i B ＜i BS ，故T 1管处于放大状态。
（b ）mA mA R V V i B 143.0307.05=-=-=B BE CC mA mA R V V i CC BS 078.03203.05=⨯-=-=C CES β因为i B ＞i BS ，故T 2管处于饱和状态。
10．已知电路如图P2.10所示，写出F 1、F 2、F 3和F 与输入之间的逻辑表达式。
V CCA DC BF集成门电路习题解答27 图P2.10解：ABF=1，CDF=2，CDABF+=3，CDABF+=11．分析如图P2.11所示电路的逻辑功能，指出是什么门。
F AB图P2.11解：A、B电路为OC输出的同或门.12．图P2.12（a）所示为LSTTL门电路，其电气特性曲线如图P2.12（b）所示。
请按给定的已知条件写出电压表的读数（填表P2.12）。
假设电压表的内阻≥100kΩ。
vO v I/VvI/V R1（a）（b）图P2.12表P2.12集成门电路习题解答 28解：13．图P3.13中G 1、G 2、G 3 为LSTTL 门电路，G 4、G 5、G 6为CMOS 门电路。
试指出各门的输出状态（高电平、低电平、高阻态？）。
G Y 10.3V G Y 2G V 410k V Y 5V DDG 6Y 6Y 3G 5V图P2.13解：Y 1高电平，Y 2高阻态，Y 3低电平，Y 4高电平，Y 5低电平，Y 6低电平14．如图P2.14所示逻辑电路能否实现所规定的逻辑功能？如能的在括号内写“Y ”，错的写“N ”。
V DD ACBL 1A B C DL 2图P2.14集成门电路习题解答 29⎩⎨⎧+====C A L B CL B 1110时，时，（ ） L 2=AB +CD （ ）解：Y ，N15．如图P2.15所示逻辑电路能否实现所规定的逻辑功能？如能的在括号内写“Y ”，错的写“N ”。
A CB L 2V DDAB C L 1图P2.15CD AB L +=1（ ） ⎪⎩⎪⎨⎧====CL B AC L B 2210时，时，（ ）解：Y ，N16．由门电路组成的电路如图P2.16所示。
试写出其逻辑表达式。
Y 1A B C2TTL 门电路TTL 门电路AB C3图P2.16解：C B A C B A Y =+⋅+=01，B C A B C B AB C Y +=⋅+⋅⋅=2，3==+Y A BC A BC ⋅ 17．由门电路组成的电路如图P2.17所示。