集成电路晶圆测试基础
半导体测试原理
半导体测试公司简介Integrated Device Manufacturer (IDM):半导体公司，集成了设计和制造业务。
IBM：（International Business Machines Corporation）国际商业机器公司，总部在美国纽约州阿蒙克市。
Intel：英特尔，全球最大的半导体芯片制造商，总部位于美国加利弗尼亚州圣克拉拉市。
Texas Instruments：简称TI，德州仪器，全球领先的数字信号处理与模拟技术半导体供应商。
总部位于美国得克萨斯州的达拉斯。
Samsung：三星，韩国最大的企业集团，业务涉及多个领域,主要包括半导体、移动电话、显示器、笔记本、电视机、电冰箱、空调、数码摄像机等。
STMicroelectronics：意法半导体，意大利SGS半导体公司和法国Thomson半导体合并后的新企业，公司总部设在瑞士日内瓦。
是全球第五大半导体厂商。
Strategic Outsourcing Model（战略外包模式）：一种新的业务模式，使IDM厂商外包前沿的设计，同时保持工艺技术开发Motorola：摩托罗拉。
总部在美国伊利诺斯州。
是全球芯片制造、电子通讯的领导者。
ADI：（Analog Devices, Inc）亚德诺半导体技术公司，公司总部设在美国，高性能模拟集成电路（IC）制造商，产品广泛用于模拟信号和数字信号处理领域。
Fabless:是半导体集成电路行业中无生产线设计公司的简称。
专注于设计与销售应用半导体晶片，将半导体的生产制造外包给专业晶圆代工制造厂商。
一般的fabless公司至少外包百分之七十五的晶圆生产给别的代工厂。
Qualcomm：高通，公司总部在美国。
以CDMA(码分多址)数字技术为基础，开发并提供富于创意的数字无线通信产品和服务。
如今，美国高通公司正积极倡导全球快速部署3G网络、手机及应用。
Broadcom：博通，总部在美国，全球领先的有线和无线通信半导体公司。
集成电路制造中的半导体器件工艺
集成电路制造中的半导体器件工艺绪论随着信息技术的飞速发展，集成电路制造技术已成为现代电子工业的核心领域。
集成电路是现代电子产品的基础，在计算机、通讯、军事和工业等领域都有着广泛的应用。
而半导体器件工艺是集成电路制造技术的基石，其质量和效率直接决定了集成电路的性能和成本。
本文将从半导体制造的基本流程、光刻工艺、薄膜工艺、化学机械抛光、多晶硅工艺和后台工艺六个方面详细介绍集成电路制造中的半导体器件工艺。
一、半导体制造的基本流程半导体芯片制造的基本流程包括晶圆制备、芯片制造和包装封装。
具体流程如下：晶圆制备：晶圆是半导体器件制造的基础，它是由高纯度单晶硅材料制成的圆片。
晶圆制备的主要过程包括矽晶体生长、切片、抛光和清洗等。
芯片制造：芯片制造主要包括传输电子装置和逻辑控制逻辑电路结构的摆放和电路组成等操作。
包装封装：芯片制造完成后，晶体管芯片需要被封装起来的保护电路，使其不会受到外界环境的影响。
光刻工艺是半导体工艺中的核心部分之一。
光刻工艺的主要作用是将图形预设于硅晶圆表面，并通过光刻胶定位的方式将图形转移到晶圆表面中，从而得到所需的电子器件结构。
光刻工艺的主要流程包括图形生成、光刻胶涂布、曝光、显影和清洗等步骤。
三、薄膜工艺薄膜工艺是半导体制造中的另一个重要工艺。
它主要通过化学气相沉积、物理气相沉积和溅射等方式将不同性质的材料覆盖在晶圆表面，形成多层结构，从而获得所需的电子器件。
四、化学机械抛光化学机械抛光是半导体工艺中的核心工艺之一。
其主要作用是尽可能平坦和光滑化硅晶圆表面，并去除由前工艺所形成的残余物和不均匀的层。
化学机械抛光的基本原理是使用旋转的硅晶圆，在氧化硅或氮化硅磨料的帮助下，进行机械和化学反应，从而达到平坦化的效果。
五、多晶硅工艺多晶硅工艺是半导体工艺中的一个重要工艺，主要是通过化学气相沉积厚度约8至12个纳米的多晶硅层。
该工艺可以用于形成电极、连接线、栅极和像素等不同的应用。
多晶硅工艺的优点是不需要特殊的工艺装备，因此较为简单。
集成电路基础知识培训课件(PPT 33页)
集成电路制造流程
1、掩膜版加工 2、晶圆加工
前工序
3、中测（切割、减薄、挑粒）
4、封装或绑定
后工序
5、成测
集成电路制造流程
掩膜版加工
在半导体制造的整个流程中，其中一部分就是从版图到wafer制造中 间的一个过程，即光掩膜或称光罩(mask)制造。这一部分是流程衔接的关 键部分，是流程中造价最高的一部分，也是限制最小线宽的瓶颈之一。
引脚数≥00mil时，俗称宽体。
3、前、后工序:IC制造过程中, 晶圆光刻的工艺(即所谓流 片),被称为前工序,这是IC制造的最要害技术;晶圆流片后, 其切割、封装等工序被称为后工序。
中测（硅片的测试）
中测（Wafer test）是半导体后道封装测试的第一站。 中测有很多个名称，比如针测、晶圆测试、CP（Circuit Probing）、 Wafer Sort、Wafer Probing等等。 中测的目的是将硅片中不良的芯片挑选出来，然后打上红点或者是黑点。
随着IC高度集成化、芯片和封装面积的增大、封装层的薄壳 化以及要求价格的进一步降低，对于模塑料提出了更高且综合性 的要求。
2、集成电路封装形式的简介
集成电路的封装形式有很多，按封装形式可分 三大类，即双列直插型、贴片型和功率型。
在选择器件封装形式应首先考虑其胶体尺寸和 脚间距这两点。胶体尺寸是指器件封装材料部分的 宽度（H），一般用英制mil来标注；脚间距是指器 件引脚间的距离（L），一般用公制mm来标注。
集成电路的英文是：Integrated Circuit 简称为IC
2、集成电路的分类
• 通用集成电路General IC 例如单片机、存储器等，通用都可以理解为一般常用的。
• 专用集成电路Application Specific Integrated Circuit 简称为ASIC ASIC是专门为了某一种或几种特定功能而设计的，它也 是相对于通用集成电路而言的，除通用的一些集成电路外， 都可称为专用集成电路。
ic晶圆测试采点方式
ic晶圆测试采点方式1.引言1.1 概述在进行IC晶圆测试时，采点方式是一个重要的环节。
采点方式可以理解为在测试过程中，选择哪些点去进行测试的方法和策略。
正确的采点方式可以提高测试的效率和准确性，从而更好地评估IC芯片的质量。
一方面，采点方式需要考虑到被测芯片的特性和测试需求。
不同的芯片可能有不同的测试需求，比如测试功耗、时序和功能等。
针对不同的需求，可以采取不同的采点方式，以期能够全面而准确地测试出芯片的性能。
此外，还需要考虑到芯片的工艺和结构特性，选择合适的测试仪器和测试方法进行采点。
另一方面，采点方式还需要兼顾测试的效率和成本。
在进行大规模的IC晶圆测试时，测试点的数量可能非常庞大，而测试时间和成本是有限的。
因此，在选择采点方式时需要综合考虑测试资源的可用性和经济性，以及对芯片质量评估的要求。
合理的采点方式应该能够在保证测试结果可靠性的前提下，尽量减少测试时间和成本。
综上所述，IC晶圆测试的采点方式是一个复杂而关键的环节。
它需要考虑到被测芯片的特性和测试需求，选择合适的测试仪器和方法进行采点。
同时，还需要在保证测试结果可靠性的前提下，兼顾测试的效率和成本。
通过合理的采点方式，能够更好地评估IC芯片的质量，为后续的封装和应用提供可靠的基础。
1.2文章结构文章结构部分的内容：在本文中，将对IC晶圆测试的采点方式进行详细阐述。
首先，我们将介绍IC晶圆测试的概述，包括测试的目的和意义。
其次，我们将给出本文的文章结构和组织方式，以便读者能够清晰地理解和掌握整个文章的内容。
最后，我们将明确本文的目的，即通过对IC晶圆测试采点方式的探讨，提供给读者有关该领域的全面和深入的知识。
通过本文的阅读，读者将能够了解到IC晶圆测试采点方式的各种方法和技术，并能够根据实际情况选择最适合的方式来进行测试。
接下来的文章内容将详细介绍两种常用的采点方式，并对其原理和特点进行深入分析和比较。
结合实际案例，我们将给出具体的应用场景和建议，以帮助读者更好地理解和应用所学知识。
第2讲 集成电路技术基础知识
电路规模：2300个晶体管 生产工艺：10um 最快速度：108KHz
Intel 公司 CPU—386TM 通信终端新技术
电路规模：275,000个晶体管
生产工艺：1.5um 最快速度：33MHz
Intel 公司最新一代CPU—Pentium® 4
通信终端新技术
电路规模：4千2百万个晶体管
生产工艺：0.13um
ULSI (1990) 107-108 <1 15-10
结深(um) 芯片面积 (mm2)
被加工硅片直 径(mm)
2-1.2 <10
50-75
1.2-0.5 10-25
100-125
0.5-.02 25-50
150
0.2-.01 50-100
>150
通信终端新技术 Intel 公司第一代 CPU—4004
37
通信终端新技术
38
通信终端新技术
39
通信终端新技术
40
通信终端新技术
41
通信终端新技术
42
通信终端新技术
43
通信终端新技术
44
通信终端新技术
45
通信终端新技术
46
通信终端新技术
47
通信终端新技术
交流/直流
48
通信终端新技术
49
通信终端新技术
50
通信终端新技术
51
通信终端新技术
通信终端新技术
PVD
2,500 additional square feet of "State of the Art" Class One Cleanroom is currently processing wafers! With increased 300mm & 200mm processing capabilities including more PVD Metalization, 300mm Wet processing / Cleaning capabilities and full wafer 300mm 0.35um Photolithography, all in a Class One enviroment.
集成电路封装和测试复习题答案
一、填空题1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装;在次根基之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。
2、芯片封装所实现的功能有传递电能;传递电路信号;提供散热途径；构造保护与支持。
3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。
4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。
5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。
6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。
7、在焊接材料中，形成焊点完成电路电气连接的物质叫做煤斜；；用于去除焊盘外表氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡直。
8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。
9、薄膜工艺主要有遮射工艺、蒸发工艺、电镀工艺、光刻工艺。
10、集成电路封装的层次分为四级分别为模块元件（MOdUIe）、⅛路卡工艺（Card）、主电路板（Board）、完整电子产品。
11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。
12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。
13、DBG切割方法进展芯片处理时，首先进展在硅片正面切割一定深度切口再进展反面磨削。
14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料枯燥烧结的方法O15、芯片的外表组装过程中，焊料的涂覆方法有点涂、丝网印刷、钢模板印刷三种。
16、涂封技术一般包括了顺形涂封和封胶涂封。
二、名词解释1、芯片的引线键合技术（3种）是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连，包括超声波键合、热压键合、热超声波键合。
1+X集成电路理论试题库(附参考答案)
1+X集成电路理论试题库（附参考答案）一、单选题（共40题，每题1分，共40分）1、若想取下蓝膜上的晶圆或晶粒，需要照射适量（），能降低蓝膜的黏着力。
A、红外线B、太阳光C、蓝色光源D、紫外线正确答案：D答案解析：对需要重新贴膜或加工结束后的晶圆，需要从蓝膜上取下，此时只需照射适量紫外线，就能瞬间降低蓝膜黏着力，轻松取下晶圆或晶粒。
2、一般情况下，待编至( )颗时，需更换卷盘，并在完成编带的卷盘上贴上小标签，便于后期识别。
A、2000B、4000C、6000D、8000正确答案：B答案解析：一般情况下，待编至4000颗左右时，需要更换卷盘，即一盘编带一般装有4000颗的芯片。
3、晶圆检测工艺中，6英寸的晶圆进行晶圆墨点烘烤时，烘烤时长一般为（）分钟。
A、20B、1C、10D、5正确答案：D4、用编带机进行编带前预留空载带的原因是( )。
A、比较美观B、防止芯片散落C、确认编带机正常运行D、节省人工检查时间正确答案：B答案解析：空余载带预留设置是为了防止卷盘上编带的两端在操作过程中可能会出现封口分离的情况，导致端口的芯片散落。
5、使用化学机械抛光进行粗抛时,抛光区域温度- 般控制在()A、38~50°CB、20~50°CC、20~30°CD、20~38°C正确答案：A答案解析：一般抛光区的温度控制在38~50°C (粗抛)和20~30°C (精抛)。
6、用比色法进行氧化层厚度的检测时，看到的色彩是（）色彩。
A、反射B、干涉C、衍射D、二氧化硅膜本身的正确答案：B答案解析：硅片表面生成的二氧化硅本身是无色透明的膜，当有白光照射时，二氧化硅表面与硅-二氧化硅界面的反射光相干涉生成干涉色彩。
不同的氧化层厚度的干涉色彩不同，因此可以利用干涉色彩来估计氧化层的厚度。
7、芯片检测工艺中，进行管装包装时，将真空包装的编带盘放入内盒、合上盖子后，需要在内盒的封口边（）处贴上“合格”标签。
第2单元-集成电路晶圆测试基础
交流（AC）参数
包括上升时间和下降时间、传输过程的延迟时间、建立 和保持时间、刷新和暂停时间、访问时间和功能速度时间， 易受寄生参数的影响。
3. 晶圆测试项目
3. 晶圆测试项目
性能参数测试项目 直流（DC）参数
器件/电路端口的稳态电气特性测试。 例如：输入特性II = f(VI) 输出特性IO = f(VO) 转移特性VO = f(VI) 直流参数测试包括开路测试、短路测试、输入电流测试 、漏电流测试、电源电流测试、阈值电压测试等。
3. 晶圆测试项目
第2单元-集成电路晶圆测试基础
第二单元 集成电路晶圆测试基础
1. 硅片 2. 晶圆 3. 晶圆测试项目 4. 晶圆测试设备 5. 晶圆测试操作
1. 硅片
制备集成电路芯片的晶圆片，其衬底材料主要为硅片， 其纯度为99.9999999%，简称“九个9” 。 硅片制备与检测
1. 硅片
硅片几何尺寸 圆形薄片，边缘有定位边或定位槽。
1. 硅片 2. 晶圆 3. 晶圆测试项目 4. 晶圆测试设备 5. 晶圆测试操作
2. 晶圆
晶圆基础 “硅片”：未加工的原始硅圆片；
“晶圆”：通过芯片制造工艺，在圆硅片上已形成芯片 （晶片）阵列的硅圆片。
2. 晶圆
芯片
2. 晶圆
辅助测试结构
为了提取集成电路的各种参数而专门设计，包括芯片制 造过程的工艺监控参数、过程质量控制参数、电路设计模型 参数和可靠性模型参数的提取。
4. 晶圆测试设备
信号控制仪器 + 机械设备
1+X集成电路理论测试题及参考答案
1+X集成电路理论测试题及参考答案1、平移式设备芯片检测工艺流程中，上料之后的环节是( )。
A、测试B、分选C、真空包装D、外观检查答案：A平移式分选机设备芯片检测工艺的操作步骤一般为：上料→测试→分选→外观检查→真空包装。
2、转塔式分选机常见故障不包括（）。
A、料轨堵塞B、测试卡与测试机调用的测试程序错误C、IC定位错误D、真空吸嘴无芯片答案：C3、利用高能粒子撞击具有高纯度靶材料表面，撞击出的原子最后淀积在硅片上的物理过程是（）。
A、电阻加热蒸发B、电子束蒸发C、溅射D、电镀答案：C溅射是在高真空下，利用高能粒子撞击具有高纯度靶材料表面，撞击出的原子最后淀积在硅片上的物理过程。
4、芯片检测工作流程（）。
A、确定产品等级、方案编程调试、研读Spe确定测试机、确定机械手、设计测试DUT、批量验证B、确定产品等级、研读Spe确定机械手、设计测试DUT、确定测试机、方案编程调试、批量验证C、确定产品等级、研读Spe确定测试机、确定机械手、设计测试DUT、方案编程调试、批量验证D、确定产品等级、研读Spe确定机械手、确定测试机、设计测试DUT、方案编程调试、批量验证答案：C5、低压化学气相淀积的英文缩写是（）。
A、APCVDB、PECVDC、LPCVDD、HDPCVD答案：CAPCVD是常压化学气相淀积；PECVD是等离子体增强型化学气相淀积；LPCVD是低压化学气相淀积；HDPCVD是高密度等离子体化学气相淀积。
6、电子组装业中最通用最广泛的文件格式是（）。
A、GerberB、PCBC、ICTD、BOM答案：A7、芯片完成编带并进行清料后，会将完成编带的芯片放在( )上。
A、已检查品货架B、待检查品货架C、待外检货架D、合格品货架答案：B芯片完成编带并进行清料后，将将编带盘、随件单放入对应的中转箱中，并将中转箱放在待检查品货架上等待外观检查。
8、CMP是实现()的一种技术。
A、平滑处理B、部分平坦化C、局部平坦化D、全局平坦化答案：D化学机械抛光(CMP)是通过比去除低处图形快的速度去除高处图形来获得均匀表面,利用化学腐蚀和机械研磨加工硅片和其他衬底材料的凸出部分,实现全局平坦化的一种技术。
半导体集成电路可靠性测试及数据处理
￥
半导体集成电路町靠性删试及数据处鲤
ｔ
摘
璺
性。因此我们认为，可以在一定条件下选择使用极大似然估计取代最佳线性无偏 估计进行可靠性参数估计。
阻碍极大似然估计法进一步推广的一个重要原因是极大似然估计法通常没 有解析解，需要使用计算机迭代的方法进行数值求解，一般需要使用专业的统计 软件或者使用者必须具备较强的编程能力。Ｍｉｃｒｏｓｏｆｔ Ｅｘｃｅｌ软件简单易用并且有 着广泛的使用基础，我们在Ｍｉｃｒｏｓｏｆｔ Ｅｘｃｅｌ中成功的实现了可靠性寿命分布参数 的极大似然估计，对于极大似然估计法在工程实践中的推广有着现实的意义。除 了使用Ｅｘｃｅｌ“规划求解”的功能，我们进一步以自定义的Ｗｅｉｂｕｌｌｆｉｔ函数，使在 Ｅｘｃｅｌ中进行参数的极大似然估计如同使用Ｅｘｃｅｌ内置函数一样简单快捷。
Ｂａｓｅｄ ０１３．ｏｒｄｅｒ ｓｔａｔｉｓｔｉｃｓ ａｎｄ Ｇａｕｓｓ－Ｍａｒｋｏｖ ｔｈｅｏｒｅｍ，ｔｈｅ ｂｅｓｔ ｌｉｎｅａｒ ｕｎｂｉａｓｅｄ
ｏ
半导体集成电路可靠性测试及数据处理
ＩＩＩ
Ａｂｓｔｔａｃｔ
ｅｓｔｉｍａｔｉｏｎ（ＢＬＵＥ）ｍｅｔｈｏｄ ｉｓ ａｌｌ ａｃｃｕｒａｔｅ ａｎｄ ｅｆｆｉｃｉｅｎｔ ｐａｒａｍｅｔｅｒ ｅｓｔｉｍａｔｉｏｎ ｍｅｔｈｏｄ．
Ｄｕｅ ｔｏ ｔｈｅ ｌａｃｋ ｏｆ ａｎａｌｙｔｉｃａｌｌｙ ｔｒａｃｅａｂｌｅ ｍｏｄｅｌｓ，ｎｕｍｅｒｉｃａｌ ｉｔｅｒａｔｉｖｅ ｍｅｔｈｏｄｓ ａｒｅ ｒｅｑｕｉｒｅｄ ｉｎ ＭＬＥ，ｗｈｉｃｈ ｐｒｅｖｅｎｔｓ ｔｈｅ ｐｏｐｕｌａｒｉｚａｔｉｏｎ ｏｆ ｔｈｅ ＭＬＥ ｍｅｔｈｏｄ ｂｅｃａｕｓｅ ｉｔ ｒｅｑｕｉｒｅｓ ｐｒｏｆｅｓｓｉｏｎａｌ ｓｔａｔｉｓｔｉｃａｌ ｓｏｆｔｗａｒｅ ａｎｄ／ｏｒ ｅｎｇｉｎｅｅｒ ｗｉｔｈ ｐｏｗｅｒｆｕｌ ｐｒｏｇｒａｍｍｉｎｇ ｓｋｉｌｌｓ．Ｗｅ ｓｕｃｃｅｓｓｆｕｌｌｙ ｉｍｐｌｅｍｅｎｔ ＭＬＥ，ｂｙ Ｍｉｃｒｏｓｏｆｔ Ｅｘｃｅｌ，ａｎ ｅａｓｙ ｔｏ ｕｓｅ ａｎｄ ｗｉｄｅｌｙ ａｃｃｅｐｔｅｄ ｓｏｆｔｗａｒｅ，ａｎｄ ｔｈｉｓ ｍａｋｅｓ ｉｔ ｒｅａｌｉｓｔｉｃ ｆｏｒ ｔｈｅ ｐｒｅｖａｌｅｎｃｅ ｏｆ ＭＬＥ ｍｅｔｈｏｄ ｉｎ ｐｒａｃｔｉｃｅ．Ｆｕｒｔｈｅｒｍｏｒｅ，ａｎ ｉｎｎｏｖａｔｉｖｅ ｕｓｅｒ—ｄｅｆｉｎｅｄ Ｗｅｉｂｕｌｌ丘ｔ ｆｕｎｃｔｉｏｎ ｍａｋｅｓ ｕｓｉｎｇ ｔｈｅ ＭＬＥ ｅｓｔｉｍａｔｉｏｎ ｊｕｓｔ ａｓ ｓｉｍｐｌｅ ａｓ ｕｓｉｎｇ ａｎ Ｅｘｃｅｌ ｂｕｉｌｄ．ｉｎ ｆｕｎｃｔｉｏｎ．
集成电路的基本制造工艺
集成电路的基本制造工艺集成电路是一种将众多电子器件、电路元件、电路功能等集成在同一片半导体晶片上的电子元件。
它是现代电子技术中应用最广泛的一种电路形式，广泛应用于计算机、通信、消费电子、汽车电子和医疗设备等领域。
基本制造工艺是实现集成电路功能的关键。
集成电路的制造工艺主要包括晶圆制备、晶片制造、电路结构形成、封装和测试等几个主要步骤。
首先是晶圆制备。
晶圆是集成电路制造的基础，它是从单晶硅棒中切割得到的圆片。
晶圆材料选择纯度极高的硅，经过多道工序的精炼、提纯和晶化，最终得到高质量的硅晶圆。
然后是晶片制造。
晶圆上通过层层沉积、光刻、蚀刻、扩散等工艺步骤，制造出集成电路的电路结构。
其中，层层沉积是将材料通过化学气相沉积或物理气相沉积的方法附着在晶圆表面，用于制造导线、电容等组件；光刻是利用光刻胶和光源对晶圆进行曝光，形成预定图形，用于制造电路图案；蚀刻是通过化学反应将不需要的材料去除，使得电路结构清晰可见；扩散是在晶圆上加热，使得杂质通过扩散方法掺杂到半导体中，形成导电性。
接下来是电路结构形成。
在晶片制造的基础上，通过电路布局、连线等步骤，将各个电路组件连接起来，形成完整的电路结构。
这也是集成电路设计的关键环节，决定了电路的性能和功能。
然后是封装。
封装是将制造好的晶片保护在外部环境中的过程。
通过封装，可以保护晶片免受湿气、灰尘、机械损伤等外部因素的侵害。
封装的方式有多种，如无引线封装、双列直插封装等，选择适合的封装方式可以提高集成电路的可靠性和性能。
最后是测试。
测试是确保制造好的集成电路符合设计要求的过程。
通过测试，可以验证电路的功能、性能和可靠性，排除不合格产品，确保高质量的集成电路出厂。
综上所述，集成电路的基本制造工艺包括晶圆制备、晶片制造、电路结构形成、封装和测试等多个环节。
每个环节都是完成集成电路功能的重要步骤，需要精细的控制和严格的质量要求。
随着技术的发展，集成电路制造工艺也在不断创新和进步，为实现更高效、更小型化的集成电路提供了基础。
《集成电路制造工艺与工程应用》第五章课件
《集成电路制造工艺与工程应用》讲义 2018/09/28
BVD测试条件
测量MOS晶体管击穿电压的基本原理是在晶体管的四端分别加载电压，栅极和衬底之间没有形成电压差 ， 衬底没有形成反型层，晶体管工作在截止区，漏端加载的电压不断增大，量测沟道中漏电流。当漏端上 电压还没有达到击穿电压时，源和漏之间的电流是非常小的，当电压达到击穿电压时，源和漏之间的电流 会突然增大，达到微安级甚至更高。此时加载在漏端的电压就是击穿电压。
G
G
SB
+ -
Vg=Vd=VDD或 者VDDA
+ -
SB
Vg=Vd=-VDD或 者-VDDA
12
《集成电路制造工艺与工程应用》讲义 2018/09/28
影响晶体管饱和电流的因素
影响晶体管饱和电流的因素包括以下几方面： a) 阱离子注入异常导致； b) N+或者P+离子注入异常； c) LDD离子注入异常； d) 离子注入损伤在退火过程中没有激活； e) AA或多晶硅栅刻蚀后的尺寸异常； f) 栅氧化层的厚度异常。
G
测量 Id
或者VDDA +
+
或者-VDDA +
+
-
-
Vd=0.1V
-
SB
-
SB
Vd=-0.1V
9
《集成电路制造工艺与工程应用》讲义 2018/09/28
Vtlin测试条件
第二种方式是利用电流常数测量阈值电压，简单认为Id/W=0.1uA/um晶体管开启： 1. 对于NMOS，首先设定Vd=0.1V和Vs=Vb=0V，然后线性扫描Vg 从0V到VDD或者VDDA，测得Vg在
《集成电路制造工艺与工程应用》讲义 2018/09/28
集成电路芯片系统封装与测试
2020/11/24
21
•测试仪
测试仪是测试集成电路的仪器。它负责按 照测试向量对集成电路加入激励，同时观 测响应。目前，测试仪一般都是同步的， 按照时钟节拍从存储器中调入测试向量。
2020/11/24
22
• 测试的分类：
– 鉴定测试 – 生产测试 – 用户测试 – 可靠性测试 – 电学性能测试
正确工作。
（2）确定电路失效的原因和所发生的具体部位，以便改 进设计和修正错误。
2020/11/24
16
•测试介绍
• 测试：就是检测出生产过程中的缺陷，并挑 出废品的过程。
• 测试的基本情况：封装前后都需要进行测试。 • 测试与验证的区别：目的、方法和条件。 • 测试的难点：复杂度和约束。 • 可测性设计：有利于测试的设计。
2020/11/24
28
• 完全测试的含义
例如：N个输入端的逻辑，它有2N个状态。 组合逻辑：在静态状态下，需要2N个顺序测试矢量。动
态测试应考虑状态转换时的延迟配合问题，仅仅顺序 测试是不够的。
时序电路：由于记忆单元的存在，电路的状态不但与当 前的输入有关，还与上一时刻的信号有关。它的测试 矢量不仅仅是枚举问题，而是一个排列问题。最坏情 况下它是2N个状态的全排列，它的测试矢量数目是一 个天文数字。
技术创新，变革未来
§1 系统封装
半导体器件复杂性和密度的急剧增加推动了更 加先进的VLSI封装和互连方式的开发。 • 印刷电路板（printed Circuit Board-PCB） • 多芯片模块（Multi-Chip Modules-MCM） • 片上系统（System on a Chip-SOC）
2020/11/24
Hale Waihona Puke 17•简单的测试例子A Z
半导体集成电路可靠性测试及数据处理
Ｙ ９５３７１．１
ｄｉｆｆｅｒｅｎｔ ｆｉｔｔｉｎｇ ｍｅｔｈｏｄｓ Ｂａｓｅｄ ｏｎ ｔｈｅ ｂａｓｉｃ ＬＳＥ ａｓｓｕｍｐｔｉｏｎｓ，ｔｈｅ ｗｉｄｅｌｙ ｕｓｅｄ ｍｅｔｈｏｄ ｆｏｒ ｄａｔａ ｆｉｔｔｉｎｇ，ｗｅ ｐｒｏｐｏｓｅ ｔｏ ｕｓｅ ｓｕｉｔａｂｌｅ ｆｉｔｔｉｎｇ ｍｅｔｈｏｄ ｂａｓｅｄ ｏｎ ｔｈｅ ｅｒｒｏｒ ｐｒｏｐｅｒｔｉｅｓ ｏｆｔｈｅ ｖａｒｉａｂｌｅｓ． ２
ｍａｋｅｓ ｉｔ ａ ｇｏｏｄ ｏｐｐｏｒｔｕｎｉｔｙ ｆｏｒ ＩＣ ｒｅｌｉａｂｉｌｉｔｙ ｒｅｓｅａｒｃｈｅｓ ｉｎ ｍａｉｎｌａｎｄ Ｃｈｉｎａ．Ｔｈｉｓ
ｐａｐｅｒ ｓｔｕｄｉｅｓ ｗａｆｅｒ ｌｅｖｅｌ ｒｅｌｉａｂｉｌｉｔｙ（ＷＬＲ）ｔｅｓｔｓ ａｎｄ ｄａｔａ ａｎａｌｙｓｉｓ ｍｅｔｈｏｄｓ ｆｏｒ
寿命分布的参数估计是基本的可靠性数据处理方法，我们回顾并讨论了可靠
性寿命分布参数估计的各种常用方法。最佳线性无偏估计以次序统计量理论以及 高斯－马尔可夫定理为出发点，是一种高精度且有效的可靠性寿命分布参数估计 方法。然而，它只能应用于样本总数比较小的场合并且不能应用于Ｉ型截尾数据。
极大似然估计法是另一种具有良好性质的参数估计方法。我们通过对各种参数估
半导体集成电路的晶圆级可靠性的主要测试项目包括ＭＯＳ器件的热载流子 注入测试、栅氧化层完整性测试以及余属互连线的电迁移测试。有效的测试与可 靠的数据分析是可靠性测试成功的关键。注意到热载流子测试的主要时阳Ｊ是在电 应力加压阶段，我们提出了“并行加压、串行量测”的方法以解决ＭＯＳ器件热 载流子测试时间过长问题。而运用带“保险丝”的测试结构，我们可以有效的防 止栅氧化层测试过程中，在栅氧击穿时瞬问大电流造成测试结构余属连线烧毁的 问题。针对ＪＥＤＥＣ标准给出的两种计算电迁移测试中参数估计的方法，我们讨 论并澄清了这两种计算方法的差异，并给出了基于Ｔ５０的更好的计算方法。双 应力加速测试常常被运用在晶圆级可靠性加速寿命试验中，我们以电迁移双应力 加速测试为研究对象，讨论如何进行适当的实验条件组合，达到较好的参数及『Ｆ 常应力下的寿命估计。最ｄ，－乘估计被广泛的应用于试验数据的拟合，我们以热 载流子的测试数据分析为例讨论了最小二乘拟合中不同的拟合方式造成数据外 推的偏差问题，并基于最小二乘法的基本假设，建议根据变量的误差特性选择恰 当的拟合方式。
芯片制造之揭秘晶圆制造详解
芯片是当代最伟大的发明之一。
如果没有芯片的出现，很难想象当前的电子时代会是什么样子。
正是因为芯片的发明，所有的功能才得以浓缩在一个小小的芯片中。
芯片是集成电路的载体，它从晶圆上切割而来，通常是计算机或其他电子设备的重要组成部分。
以晶圆为基础，通过层层叠加，就可以完成想要的形状（即各种类型的芯片），而作为半导体产业的基础，晶圆是集成电路的基础载体，因此晶圆的重要性不言而喻。
本文着重讲解晶圆的生产以及发展现状。
1、什么是晶圆在现代技术的领域中，半导体晶圆作为集成电路和电子设备的基础构建模块，已经彻底改变了我们的生活。
晶圆是由纯硅（Si）制成的。
它通常分为6英寸、8英寸和12英寸等不同规格。
芯片厂购买晶圆，用来制造NAND 闪存和DRAM晶圆。
由于每家公司使用的纳米技术不同，生产的NAND闪存芯片在性能、成本等方面存在差异。
制造成为NAND闪存晶圆后，晶圆会被切割成一个个独立的晶片，专业术语称为Die(裸晶)。
这些微小的、平坦的硅片承载着令人瞩目的历史，其历史可以追溯到20世纪中期。
1.1、早期岁月：半导体晶圆的诞生半导体晶圆的历史始于20世纪60年代初，但其起源可以追溯到几十年前。
半导体的基础工作在20世纪30年代和40年代奠定，当时像朱利叶斯·利利内夫尔德、约翰·巴丁和沃尔特·布拉坦等研究人员开发了场效应晶体管（FET）和点接触晶体管，这标志着固体电子学的第一步。
直到20世纪60年代初，半导体晶圆的概念才真正成型。
像德州仪器、英特尔这样的公司对晶圆作为制造集成电路（ICs）的理想衬底的发展和商业化起到了关键作用。
硅，这种在沙子中发现的丰富元素，由于其半导体性质，被证明是半导体晶圆的理想材料。
最早的晶圆相对较小，直径大约为1英寸（2.54厘米）。
然而，随着对更复杂、更强大的电子设备的需求增长，晶圆的尺寸也必须随之增长。
在20世纪60年代末和70年代初，行业从1英寸晶圆过渡到更大的尺寸，如2英寸（5.08厘米）和3英寸（7.62厘米）。
浅谈半导体集成电路可靠性测试及数据处理方法
浅谈半导体集成电路可靠性测试及数据处理方法发表时间：2018-05-28T16:38:58.417Z 来源：《基层建设》2018年第8期作者：董英伟[导读] 摘要：集成电路是半导体器件中较为重要的一类，使用集成电路的电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。
恩智浦半导体（中国）有限公司天津 300385摘要：集成电路是半导体器件中较为重要的一类，使用集成电路的电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。
随着集成电路的发展和应用，对其的使用要求也在逐渐提高。
现在要求集成电路能够在高温、高压、高频、辐射强以及大功率的环境正常运行。
因此，对半导体集成电路可靠性测试也成了很重要的一部分。
本文对半导体集成电路可靠性进行分析，进而探讨了半导体集成电路可靠性测试以及数据的处理方法。
关键词：半导体集成电路；可靠性测试；数据处理一、半导体集成电路可靠性分析1.半导体可靠性集成电路是半导体构件中十分重要的组成部分，现在的集成电路具有高效率、低能耗、高精度等特点，集成度也有了明显的提高。
对于集成电路的研究尺寸渐渐趋向小工艺特点，提升构件二维效应进而提高内部的电流与电场密度，提升电路性敏感性。
伴随着集成电路的研发，能够应用在恶劣环境下，可以应对高温、高压、高频条件下，半导体集成电路可靠性问题日益显著。
2.集成电路技术可靠性评级和控制在产品提高可靠性的过程中，可以采取的主要措施和途径之一就是对制造工艺可靠性的研究，这也是研究产品可靠性的重要环节。
控制与评价技术的可靠性分析利用了较高的技术可靠性，这样为原产品可靠性提供了保障，成为分析的落脚点。
技术分析中，关于有关失效机理在各种状态下设置微电子检测结构，同时展开加速度检测确保得出有关数据。
检测结构中将产品可靠性标准与其标准之问的关系连接在一起，进行技术可靠性判定。
讨论分析中，载体利用的集成电路生产线来源于国内控制，在集成电路生产线前提下展开适用可靠性与评价形式分析。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
载流子——可以自由移动的带电粒子。
电导率——与材料单位体积中所含载流子数 有关，载流子浓度越高，电导率越高。
电子空穴对
当T=0K和无外界激发时，导体中没有栽流子，不导电。当 温度升高或受到光的照射时，价电子能量增高，有的价电子 可以挣脱原子核的束缚，而参与导电，成为自由电子——本 证激发。
本征激发
半导体的基本知识
根据物体导电能力(电阻率)的不同，划分为导体、绝缘 体和半导体。 半导体的电阻率为10-3～109 cm。典型的半导体有硅 Si和锗Ge以及砷化镓GaAs等。 半导体的特点： 1）导电能力不同于导体、绝缘体； 2）受外界光和热刺激时电导率发生很大变化——光敏元件、 热敏元件； 3）掺进微量杂质，导电能力显著增加——半导体。
引言
集成电路按生产过程分类可归纳为前道测 试和后到测试；集成电路测试技术员必须 了解并熟悉测试对象—硅晶圆。 测试技术员应该了解硅片的几何尺寸形状、 加工工艺流程、主要质量指标和基本检测 方法；
硅片，是晶体材料的 重要组成部分，处于新材料发展的前沿。其主要 用途是用作半导体材料和利用太阳能光伏发电、 供热等。由于太阳能具有清洁、环保、方便等诸 多优势，在地壳中含量达27%的硅元素，为单晶 硅的生产提供了取之不尽的源泉。 非晶硅是一种直接能带半导体，也就是没有和周 围的硅原子成键的电子，这些电子在电场作用下 就可以产生电流，因而非晶硅可以做得很薄，还 有制作成本低的优点．
二极管按结构分有点接触型、面接触型二大类。 PN结面积小，结电容小， (1) 点接触型二极管
用于检波和变频等高频电路。
(2) 面接触型二极管
PN结面积大，用 于大电流整流电路。
2.2 晶圆
通过芯片制造工艺，在圆硅片上已经形成 了芯片阵列的硅圆片，被称为“晶圆”。 “晶圆”有别于硅片，通常把还没有经过 芯片制造工艺的原始圆硅片简称为“硅 片”。
N型半导体（电子型半导体）
在本征半导体中掺入五价的元素(磷、砷、锑 ) 多余电子， 成为自由电子 自由电子 +4 +4 +4 +4 +4 +5 +4 +4 +4 +5 +4 +4 返回 +4 +4
P型半导体（空穴型半导体）
在本征半导体中掺入三价的元素（硼）
空穴 空穴
+4 +4 +4
+4 +3 +4 +4
3.设计模型参数
• 利用微电子结构图组技术的期间测试结构来提 取设计模型参数。建立VLSI库单元特性的一个 关键，在于是否有一个可靠的，并能正确反映 其工艺的器件模型参数。
2.2.1 晶圆的表形构成
4.焊盘
• 传统的方法是把芯片进行封装后提供给用户使 用，为此，就必须把芯片上的功能电路与外部 连接，即芯片上把焊盘作为引线的压焊点，兼 做测试点
2.2.2 晶体管基本原理和结构
2.2.3集成电路的基本原理和结构
半导体集成电路有双极型集成电路和MOS 集成电路两大类。单片半导体集成电路是 通过许多道平面工艺，把许多有源器件、 无源元件和金属薄膜导线按集成设计要求 有序并规则地制作在同一块硅片（基片） 上，以达到各种性能指标，并能满足特定 功能条款的电路。
2.1.1 硅片制备与检测
3.基本检测项目
• 硅片的主要质量要求如表
2.1.1 硅片制备与检测
4.基本检测方法
• 通常，检测硅片缺陷的方法是先对硅片进行选 择性的化学/电化学腐蚀，再利用光学显微镜观 察其表面微结构和缺陷，做缺陷性质判断和计 数评估，这是一种常用的快速、低成本检测单 晶硅片缺陷的方法。
(1) 正向特性
正向区分为两段： 当0＜V＜Vth时，正 向电流为零，Vth称死 区电压或开启电压。 当V ＞Vth时，开始 出现正向电流，并按 指数规律增长。
硅二极管的死区电压Vth=0.5~0.8V左右， 锗二极管的死区电压Vth=0.2~0.3 V左右。
2.2.2 晶体管基本原理和结构
2.双极型晶体管
• 双极型器件有电子和空穴两种载流子参与导电。 双极型NPN是由一个NP结和一个PN结，以及 两个结中间一个共享的很窄的P型区而构成的 三端有源器件。
BJT的开关特性
vI=0V时: iB0，iC0，vO＝VCE≈VCC，c、e极之间近似于开路, vI=5V时: iB0，iC0，vO＝VCE≈0.2V，c、e极之间近似于短路,
BJT的开关条件
工作状态 条件 截 止 放 大
I CS
饱
和
I CS
iB≈0
0 < iB <
iB >
发射结和集 发射结正偏， 发射结和集 偏置情况 电结均为反 集电结反偏 电结均为正偏 偏 集电极电 工 流 作 特 点 管压降
iC＝ICS≈
iC ≈ 0
ic ≈ iB
VCC Rc
且不随iB增加 而增加 VCES ≈ 0.2~0.3 V
2.2.2 晶体管基本原理和结构
晶体管是构成集成电路的重要有源基础器 件。要理解集成电路的原理和结构，就必 须了解晶体管的工作原理和结构。半导体 集成电路的晶体管有双极型和MOSFET型 两大类。
2.2.2 晶体管基本原理和结构
1.PN结和二极管
2.2.2 晶体管基本原理和结构
PN结具有重要的单向导电整流特性，即PN 结只允许电流沿一个方向流动。正向偏置 时，导电性很好，PN结电流随外加电压增 大而呈指数规律快速增大；反向偏置时， 导电性极差，PN结最初电流几乎为零，随 着外加反向电压增大，达到某一个临界电 压时，电流才迅速增加。
2.2.1 晶圆的表形构成
1.硅衬底是制作集成电路芯片的衬底材料， 他可以是P型或N型的原始抛光硅片，也可 以是经过外延工艺的硅片，依据集成电路 的结构形式和制造工艺选定。
2.2.1 晶圆的表形构成
硅衬底是制作集成电路芯片的衬底材料，它 可以是P型或N型的原始抛光硅片，也可以 是经过外延工艺的硅片，依据集成电路的 结构形式和制造工艺选定。
则掺杂后载流子浓度为1016+1010，约为1016数量级，
比掺杂前载流子增加106，即一百万倍。
PN结的形成及特性 PN结的形成 PN结的单向导电性
PN结的形成
在一块本征半导体 两侧通过扩散不同的杂 质,分别形成N型半导体 和P型半导体。
+ 三价的元素
产生多余空穴
+ 五价的元素
产生多余电子
动画
2.1.1 硅片制备与检测
1.几何尺寸形状
• 硅片的几何形状为圆形薄片，圆硅片边缘有定 位边（或称“参考面”），短的次定位边（次 参考面）。
2.1.1 硅片制备与检测
• 通常，硅片的边缘会有倒角，不同直径的硅片 有不同宽度的倒角。硅片很硬脆，在晶圆制造 过程中，硅片边缘易破裂，会造成应力，产生 碎屑，所以硅片必须倒角。
因浓度差
多子的扩散运动
由杂质离子形成空间电荷区 空间电荷区形成内电场
内电场促使少子漂移
内电场阻止多子扩散
PN结的单向导电性
(1) PN结加正向电压
外加的正向电压，方 向与PN结内电场方向相反， 削弱了内电场。于是,内 电场对多子扩散运动的阻 碍减弱，扩散电流加大。 扩散电流远大于漂移电流， 可忽略漂移电流的影响， PN结呈现低阻性。P区的 电位高于N区的电位，称 为加正向电压，简称正偏。
2.1.2 半导体材料与特性
概述
Ge,只用于某些特殊器件和光电探测器，半导体级 的纯锗成本比纯硅高10倍。 Si一直是半导体工业和集成电路的主材料，其不可 替代性在于地球上Si元素及其丰富（占地壳27%）， 仅次于氧
2.1.2 半导体材料与特性
硅的基本特性
• 硅有若干特性，硅的导电性可以由掺杂来控制， 常温下导电性主要由杂志来决定；
1.工艺监控参数
• （1）在工艺参数的监测中，最典型的微电子 测试结构是范德堡（VDP）测试结构，它主要 用于测量各种掺杂区域的薄层电阻。其测试结 构有圆形VDP，圆形栅极VDP、偏移方形十字、 大希腊十字形、小希腊十字形和正十字形六种， 其中，正十字形VDP测试结构经常被使用。
2.3.2 微电子测试结构图
微电子测试结构图
• （2）金属-半导体接触电阻测试结构。随着电 路结构尺寸越来越小。IC特征尺寸按比例因子 K减小，引线孔的面积按K2的关系缩小，则金 属-半导体接触电阻会以K2的速率增加。如何 正确的测定金属-半导体接触电阻或接触电阻率 成为了一个重要的问题。
微电子测试结构图
2.电路质控参数
动画
（2）PN结加反向电压
外加反向电压,方向与PN结内电场方向相同，加强 了内电场。内电场对多子扩散运动的阻碍增强，扩散 电流大大减小。此时PN结区的少子在内电场的作用下 形成的漂移电流大于扩散电流，可忽略扩散电流，PN 结呈现高阻性。 P区的电位低于N区的电位，称为加反 向电压，简称反偏。
动画
半导体二极管的结构
+4 +3 +4 +4
+4 +4 +4
返回
N型半导体的多数载流子为电子，少数载流子是空穴； P型半导体的多数载流子为空穴，少数载流子是电子。 例：纯净硅晶体中硅原子数为1022/cm3数量级，
10 在室稳下，载流子浓度为ni=pi=1010数量级，
掺入百万分之一的杂质（1/10-6），即杂质浓度 为1022*（1/106）=1016数量级，
半导体的共价键结构
硅和锗是四价元素，在原子最外层轨道上的四 个电子称为价电子。它们分别与周围的四个原子的 价电子形成共价键。 原子按一定规律整齐排列，形成晶体点阵后， 结构图为：