实验五计数器的设计实验报告
74138的实验报告
74138的实验报告数字系统设计综合实验报告数字系统设计综合实验报告实验名称:1、加法器设计2、编码器设计3、译码器设计4、数据选择器设计5、计数器设计6、累加器设计7、交通灯控制器设计班级:姓名:学号:指导老师:实验1 加法器设计1) 实验目的(1) 复习加法器的分类及工作原理。
(2) 掌握用图形法设计半加器的方法。
(3) 掌握用元件例化法设计全加器的方法。
(4) 掌握用元件例化法设计多位加法器的方法。
(5) 掌握用Verilog HDL语言设计多位加法器的方法。
(6) 学习运用波形仿真验证程序的正确性。
(7) 学习定时分析工具的使用方法。
2) 实验原理加法器是能够实现二进制加法运算的电路，是构成计算机中算术运算电路的基本单元。
目前，在数字计算机中，无论加、减、乘、除法运算，都是化为若干步加法运算来完成的。
加法器可分为1位加法器和多位加法器两大类。
1位加法器有可分为半加器和全加器两种，多位加法器可分为串行进位加法器和超前进位加法器两种。
(1)半加器如果不考虑来自低位的进位而将两个1位二进制数相加，称半加。
实现半加运算的电路则称为半加器。
若设A和B是两个1位的加数，S是两者相加的和，C是向高位的进位。
则由二进制加法运算规则可以得到。
(2)全加器在将两个1位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位三个数相加，这种运算称全加。
实现全加运算的电路则称为全加器。
若设A、B、CI分别是两个1位的加数、来自低位的进位，S是相加的和，C是向高位的进位。
则由二进制加法运算规则可以得到:3)(1)(2)(3) 实验内容及步骤用图形法设计半加器，仿真设计结果。
用原件例化的方法设计全加器，仿真设计结果用原件例化的方法设计一个4为二进制加法器，仿真设计结果，进行定时分析。
(4) 用Verilog HDL语言设计一个4为二进制加法器，仿真设计结果，进行定时分析。
计数器设计实验报告
计数器设计实验报告《计数器设计实验报告》一、实验的开始：充满好奇与期待“哇，计数器设计实验听起来就超酷的！”我兴奋地对同桌说。
就像要去探索一个神秘的宝藏，我心里充满了好奇。
那天，阳光透过窗户洒在实验桌上，好像也在为我们的实验加油助威。
老师把实验器材一一摆出来的时候，我眼睛都放光了，感觉像是打开了一个装满魔法道具的盒子。
比如那些五颜六色的导线，就像彩虹的碎片落在桌上。
同桌也很激动，他搓着手说：“这肯定很有趣，就像搭积木一样。
”这让我更加迫不及待地想要开始了。
这时候，我就想啊，生活中的很多事情不就像这个实验吗？充满未知，只要我们带着好奇和期待去探索，就会有不一样的收获。
二、遇到困难：有点沮丧但不放弃“哎呀，这怎么弄啊？”我皱着眉头嘟囔着。
按照图纸接线的时候，我老是接错，计数器就是不工作。
旁边的小组已经有进展了，我心里那叫一个着急啊，就像热锅上的蚂蚁。
我对小组成员说：“我感觉我像个迷路的小蚂蚁，完全找不到方向了。
”这时组长拍了拍我的肩膀说：“别灰心，我们再仔细看看。
”他的话就像一阵小风吹散了我心头的乌云。
就像爬山的时候突然遇到陡峭的路段，虽然难走，但只要有人鼓励，就有勇气继续。
于是我们重新检查线路，一个一个接口地核对，每检查一个接口，都像是在黑暗中摸索着寻找那把能打开成功之门的钥匙。
三、小组合作：团结的力量真伟大“我发现问题了！”小组里的一个同学大喊一声。
就像黑暗中突然出现了一道亮光。
原来是有个小零件的连接松动了。
我们都围了过去，你一言我一语地讨论起来。
“看，就是这里，差点就被我们忽略了。
”另一个同学说道。
我笑着说：“还好我们是一个小组，人多力量大啊。
”这就像一群小蜜蜂一起建造蜂巢，每个小蜜蜂都有自己的任务，缺了谁都不行。
大家齐心协力把零件重新接好，计数器开始有反应了，那一瞬间，我们都欢呼起来，那种喜悦就像在一场比赛中获得了冠军一样。
我深深感受到，在困难面前，大家团结在一起，就没有克服不了的难关，就像很多根小木棍绑在一起，就变得很结实。
计数器eda实验报告
计数器eda实验报告计数器EDA实验报告引言：计数器是数字电路中常见的基本模块之一，用于计算和记录输入脉冲信号的数量。
在本次实验中，我们将使用EDA工具对计数器进行设计和分析。
通过对计数器的EDA实验，我们旨在深入了解计数器的工作原理和性能特点。
一、实验目的本次实验的目的是通过EDA工具对计数器进行设计和分析，具体包括以下几个方面：1. 了解计数器的基本原理和工作方式；2. 学习使用EDA工具进行电路设计和仿真；3. 分析计数器的性能指标，如最大计数值、计数速度等。
二、实验步骤1. 设计计数器的电路原理图；2. 使用EDA工具进行电路仿真；3. 分析仿真结果，包括计数器的计数规律、计数速度等；4. 调整计数器的参数，观察对计数结果的影响；5. 总结实验结果并提出改进意见。
三、计数器的设计原理计数器是由触发器和逻辑门组成的电路，可以实现对输入脉冲信号的计数功能。
常见的计数器包括二进制计数器、十进制计数器等。
在本次实验中，我们将设计一个4位二进制计数器。
四、EDA工具的使用我们选择使用Xilinx ISE Design Suite进行电路设计和仿真。
该工具具有强大的功能和易于使用的界面，方便我们进行计数器的设计和分析。
五、仿真结果分析通过对计数器的仿真结果进行分析，我们可以得到以下结论：1. 计数器的计数规律：根据计数器的设计原理，我们可以观察到计数器的计数规律为二进制递增。
2. 计数器的计数速度：计数器的计数速度取决于输入脉冲信号的频率和计数器的时钟频率。
通过适当调整时钟频率，我们可以实现不同速度的计数。
六、参数调整与性能改进在实验过程中，我们可以通过调整计数器的参数来改进其性能。
例如，我们可以增加计数器的位数，以提高其计数范围；或者调整计数器的时钟频率，以改变其计数速度。
通过不断优化和改进，我们可以得到更加高效和灵活的计数器设计。
七、实验总结通过本次计数器EDA实验，我们深入了解了计数器的工作原理和性能特点，并学会了使用EDA工具进行电路设计和仿真。
计数及其应用实验报告
计数及其应用实验报告计数及其应用实验报告引言：计数是数学中的基本概念之一，广泛应用于各个领域。
本实验旨在通过实际操作和观察，探究计数的原理及其在实际生活中的应用。
一、实验目的通过实验，了解计数的基本原理，掌握计数的方法和技巧，并探究计数在实际生活中的应用。
二、实验材料和方法1. 实验材料：- 计数器- 计数棒- 计数器软件2. 实验方法：- 使用计数器进行手动计数- 使用计数棒进行物体计数- 使用计数器软件进行电子计数三、实验过程与结果1. 手动计数：我们首先使用计数器进行手动计数。
将计数器置零，然后按下计数按钮，每按一次计数器数值加一。
我们选择了一个简单的实验，计数从1到10。
通过手动计数，我们可以清晰地观察到计数器的数值变化，从而掌握手动计数的方法和技巧。
2. 物体计数：接下来，我们使用计数棒进行物体计数。
我们选择了一堆相同形状的石子，并将其分成若干小堆。
然后，我们使用计数棒逐一计数每一小堆的石子数量，并记录下来。
通过物体计数，我们可以更好地理解计数的概念，并培养观察和记录的能力。
3. 电子计数：最后，我们使用计数器软件进行电子计数。
我们将计数器软件安装在电脑上，并通过鼠标点击计数按钮进行计数。
与手动计数相比，电子计数更加快速和准确。
我们可以通过电子计数实验，了解到计数在信息技术领域的应用，例如数据统计和编程算法等。
四、实验分析与讨论通过本次实验，我们对计数的原理和方法有了更深入的了解，并认识到计数在实际生活中的广泛应用。
计数不仅仅是数学中的概念，更是我们日常生活中必不可少的技能。
例如，在购物时我们需要计算物品的数量和价格；在统计数据时我们需要进行数据的计数和整理；在编程时我们需要运用计数的思维方式来解决问题。
此外，计数也与概率统计密切相关。
通过计数的方法，我们可以计算事件发生的可能性，并进行概率的推断和统计分析。
例如，在赌博游戏中，我们可以通过计数的方法来计算不同结果的概率，并进行相应的决策。
实验五计数器的设计实验报告
实验五计数器的设计——实验报告邱兆丰 15331260一、实验目的和要求1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件1、实验箱、万用表、示波器、2、74LS73，74LS00，74LS08，74LS20三、实验原理1．计数器的工作原理递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
2．集成J-K触发器74LS73⑴符号：图1 J-K触发器符号⑵功能：表1 J-K触发器功能表⑶状态转换图：图2 J-K触发器状态转换图⑷特性方程：⑸注意事项：①在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会出现错误的翻转。
①触发器的两个输出负载不能过分悬殊，否则会出现误翻。
② J-K触发器的清零输入端在工作时一定要接高电平或连接到实验箱的清零端子。
3．时序电路的设计步骤内容见实验预习。
四、实验内容1．用JK触发器设计一个16进制异步计数器，用逻辑分析仪观察CP和各输出波形。
2．用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出波形。
3．设计一个仿74LS1944．用J-K触发器和门电路设计一个特殊的12进制计数器，其十进制的状态转换图为：5.考虑增加一个控制变量D，当D=0时，计数器按自定义内容运行，当D=1时，反方向运行五、实验设计及数据与处理实验一16进制异步计数器设计原理：除最低级外，每一级触发器用上一级触发器的输出作时钟输入，JK都接HIGH，使得低一级的触发器从1变0时高一级触发器恰好接收下降沿信号实现输出翻转。
实验二16进制同步计数器设计原理：除最低级外，每一级的JK输入都为所有低级的输出的“与”运算结果实验三仿74LS194设计原理：前两个开关作选择端输入，下面四个开关模仿预置数输入，再下面两个开关模仿左移、右移的输入，最后一个开关模仿清零输入。
实验五 计数、译码和显示综合实验
四、实验仪器与器材
1.仪器：数字实验台、三用表
2.器材：74LS20（二-4输入与非门）、74LS04（反相器）、7447译码驱动器2 片和七段数码管2片等。
五、实验原理
1. 4位同步二进制加法计数器74LS161的逻辑功能的验证。
74LS161的逻辑电路图见教材P282图6.3.13, 引脚图和逻辑符号如下图（a）、（b）所示。
•保持功能测试：RD’=1.LD’=1，EP=0、ET=1或EP=1.ET=0 然后加时钟或不加时钟，以及 改变D0~D3的输入数据，看其输出变化情况，并将结果填入自制的功能表中。
•计数功能测试：RD’=1.LD’=1.EP=1.ET=1，并加入时钟信号，即用手CLK脉动开关，看 其输出变化情况，并将结果填入自制的功能表中。
161(1)
DCBA
QB QCAr’
S1 S0
1
1 CP
图5－3－13 “12翻1”小时计数、译码和显示电路
3、用与非门和74LS161设计一个60进制计数器。
要求写出60进制计数器地详细设计过程，逻辑图在60进制计数器的基础上加进译码显示电 路，并通过实验验证。
三、实验报告要求
1、根据各题的题意，列出相应功能表或真值表，对于功能验证的部分要写出测试条件和 测试步骤；对于设计部分，要写出详细地设计过程。
2、将各测试结果填入自画的表格中。 3、写出实验总结，主要是电路调试及故障排除方面的经验和教训。
实验五可编程定时器计数器8254实验
实验五 可编程定时器计数器 8254/8253 实验图 1 可编程定时器/计数器 8253/8254 原理图1 实验目的 了解计数器的硬件连接方法及时序关系，掌握 8254/8253 的各种模式的编程及其原理，用示波器观察 各信号之间的时序关系。
2 实验设备(1) PC 机一台；(2) QTH-8086B 16 位微机教学实验仪一套。
3 实验说明8253/8254 是一种可编程的定时器/计数器芯片，它具有 3 个独立的 16 位计数器通道，每个计数器都 可以按照二进制或二-十进制计数，每个计数器都有 6 种工作方式，计数频率可高达 24MHz ，芯片所 有的输入输出都与 TTL 兼容。
计数器都有 6 种工作方式：方式 0—计数过程结束时中断；方式 1—可编程的单拍脉冲；方式2— 频率发生器；方式 3—方波发生器；方式 4—软件触发；方式 5—硬件触发。
6 种工作方式主要有 5 点 不同：一是启动计数器的触发方式和时刻不同；二是计数过程中门控信号 GATE 对计数操作的影响不 同；三是 OUT 输出的波形不同；四是在计数过程中重新写入计数初值对计数过程的影响不同；五是计 数过程结束，减法计数器是否恢复计数初值并自动重复计数过程的不同。
4 实验内容将 32Hz 的晶振频率作为 8254 的时钟输入，利用定时器 8254 产生 1Hz 的方波，发光二极管不 停闪烁，用示波器可看到输出的方波。
5 实验原理图6 实验步骤（1）实验连线：信号源模块短路32.0Hz，CLK 连到8254 模块的CLK0。
8254 模块选通线CS 连到MCU 主模块的地址A14。
8254 模块GATE0 接电源+5*；OUT0 接发光二极管L1。
该模块的WR、RD 分别连到MCU 主模块的WR、RD。
该模块该模块的数据（AD0～AD7）、地址线（A0～A7）分别连到MCU 主模块的数据（AD0～AD7）、地址线（A0～A7）。
数字系统设计实验报告计数器、累加器
实验五计数器设计一、实验目的:1）复习计数器的结构组成及工作原理。
2）掌握图形法设计计数器的方法。
3）掌握Verilog HDL语言设计计数器的方法。
4）进一步熟悉设计流程、熟悉数字系统实验开发箱的使用。
二、实验器材:数字系统设计试验箱、导线、计算机、USB接口线三、实验内容:1）用图形法设计一个十进制计数器, 仿真设计结果。
下载, 进行在线测试。
用Verilog HDL语言设计一个十进制的计数器（要求加法计数；时钟上升沿触发；异步清零, 低电平有效；同步置数, 高电平有效）, 仿真设计结果。
下载, 进行在线测试。
四、实验截图1）原理图:2）仿真波形:3）文本程序:5）波形仿真:五、实验结果分析、体会:这次实验, , 由于试验箱有抖动, 故在原理图上加了去抖电路, 但是在波形仿真的时候无需考虑抖动, 所以我在波形仿真的时候将去抖电路消除了, 方便观察实验六累加器设计一、实验目的:1）学习了解累加器工作原理;2)了解多层次结构的设计思路;3）学会综合应用原理图和文本相结合的设计方法。
实验器材:数字系统设计试验箱、导线、计算机、USB接口线三、实验内容:1）在文本输入方式下设计分别设计出8位的全加器和8位的寄存器, 并分别存为add8_8.v和reg8.v;3） 2）在原理图输入方式下通过调用两个模块设计出累加器电路, 并存为add8.bdf, 进行功能仿真;下载, 进行在线测试。
四、实验截图1）8位累加器原理图:2）波形仿真:3）文本输入8位加法器语言及符号:生成元器件:4）文本输入8位寄存器:生成图元:五、实验总结:通过本次实验, 学习了解累加器工作原理, 了解多层次结构的设计思路, 学会综合应用原理图和文本相结合的设计方法。
计数器的设计(完)
实验五计数器的设计姓名：班级：学号：实验时间：一、实验目的1、熟悉J-K 触发器的逻辑功能2、掌握J-K 触发器构成异步计数器和同步计数器二、实验仪器及器件1、实验箱、万用表、示波器2、74LS73，74LS00，74LS08，74LS20三、实验原理本实验采用集成J-K 触发器74LS73 构成时序电路，其符号、功能、特性方程和状态转换图见下图：符号： JK 触发器功能表：表达式：Q n+1=JQ n+KQ n状态转换图：主从结构的J-K 触发器在结构上和制造工艺的要求尚还有缺点，使用时要求的工作条件较严格，负载能力也往往达不到理论值。
在门电路中往往认为输入端悬空相当于接了高电平，在短时间的试验期间不会出错。
但在J-K 触发器中，凡是要求接“1”的，一定要接入高电平，否则会出现错误的翻转。
触发器的两个输出的负载过分悬殊，也会出现误翻。
J-K 触发器的清零输入端在工作时一定要接高电平或连接到试验箱的清零端子。
下面简要的介绍时序逻辑电路的设计步骤，如下图所示四、实验内容1.用J-K 触发器设计一个16进制异步计数器，用逻辑分析仪观察CP和各输出的波形。
逻辑图：实际波形图：2.用J-K 触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出的波形。
逻辑图：实际波形图：3. 用J-K 触发器和门电路设计一个具有置零，保持，左移，右移，并行送数功能（详见实验四表二）的二进制四位计数器模仿74LS194功能。
（注:在实验箱上可只实现左移或右移功能，在proteus 软件上可实现对五个功能的综合实现）ABCD ，输出为Q A Q B Q C Q D ,因此可以写出 SL S S A S S Q S S Q S S Q B A A 01010101+++=A CB B Q S S B S S Q S S Q S S Q 01010101+++=B DC C Q S S C S S Q S S Q S S Q 01010101+++=C D D Q S S D S S SR S S Q S S Q 01010101+++= 由J-K 触发器的特性方程 n n 1n Q K Q J Q +=+所以可求得A Q K J ==33B Q K J ==22C Q K J ==11D Q K J ==00由上述方程画出逻辑图，如下模拟仿真，（将A=0，B=C=D=1）（ABCD 分别对应A0A1A2A3） 1）S1=S0=1时，实现并行送数；2）S1=1，S0=0时，实现左移，为了让效果更加显著，我把其左移实现为循环左移，将SR 置为Q A ； 逻辑图：模拟波形图：（从0111->1110->1101->1011->0111）3）S1=0，S0=1时，实现右移，为了让效果更加显著，我把其右移实现为循；环右移，将SL置为QD逻辑图：模拟波形图：（从0111->1011->1101->1110->0111）4）S1=S0=0时，实现保持功能，为了让其更加容易看出，我将从右移过程中实现保持功能；模拟波形图：（1011->1101->1110->0111->1011->1011->1011…）4. 用J-K 触发器和门电路设计一个特殊的12 进制计数器，其十进制的状态转换图为：（1）根据实验要求可以的该特殊十二进制计数器状态转换图。
5进制计数器课程设计
5进制计数器课程设计一、课程目标知识目标：1. 学生能理解5进制计数的基本原理，掌握5进制数与10进制数的相互转换方法。
2. 学生能够运用5进制计数进行简单的数学运算，如加、减运算。
3. 学生了解5进制计数在计算机科学和生活中的应用。
技能目标：1. 学生能够独立设计并搭建一个简单的5进制计数器模型，锻炼动手操作能力。
2. 学生通过小组合作，解决5进制计数相关问题，提升团队协作能力和问题解决能力。
情感态度价值观目标：1. 学生对数学产生兴趣，认识到数学知识与实际生活的紧密联系。
2. 学生在学习过程中，培养耐心、细心的学习态度，提高自信心和自主学习能力。
3. 学生了解我国在数学领域的贡献，增强民族自豪感。
课程性质：本课程为数学学科的一节实践探究课，结合学生年级特点和认知水平，注重理论与实践相结合，培养学生的动手操作能力和实际问题解决能力。
学生特点：五年级学生具有一定的数学基础和逻辑思维能力，对新鲜事物充满好奇心，喜欢动手操作和团队合作。
教学要求：教师需注重启发式教学，引导学生主动探究5进制计数原理，关注学生的个体差异，鼓励学生积极参与课堂讨论和实践活动。
同时，教师应关注学生的情感态度，激发学生的学习兴趣和自信心。
通过本节课的学习，使学生达到课程目标，为后续相关知识的学习打下基础。
二、教学内容本节课依据课程目标，选取以下教学内容：1. 5进制计数原理：介绍5进制计数的基本概念、计数规则及其与10进制数的区别与联系。
2. 5进制与10进制的转换：讲解5进制数与10进制数之间的转换方法，并通过实例进行演示。
3. 5进制计数器设计与搭建：引导学生利用生活中的材料，设计并搭建一个简单的5进制计数器模型。
4. 5进制数学运算：教授5进制数的加、减运算方法，让学生通过实际操作进行练习。
5. 5进制计数在生活中的应用：介绍5进制计数在计算机科学、电子技术等领域的应用，激发学生学习兴趣。
教学内容安排如下：第一课时：5进制计数原理、5进制与10进制的转换。
实验五 计数器及其应用
实验五计数器及其应用一、实验目的1.熟悉由集成触发器构成的计数器电路及其工作原理。
2.熟练掌握常用中规模集成电路计数器及其应用方法。
二、实验原理所谓计数,就是统计脉冲的个数,计数器就是实现“计数”操作的时序逻辑电路。
计数器的应用十分广泛,不仅用来计数,也可用作分频、定时等。
计数器种类繁多。
根据计数体制的不同,计数器可分成二进制（即2n进制）计数器和非二进制计数器两大类。
在非二进制计数器中,最常用的是十进制计数器,其它的一般称为任意进制计数器。
根据计数器的增减趋势不同,计数器可分为加法计数器——随着计数脉冲的输入而递增计数的；减法计数器——随着计数脉冲的输入而递减的,可逆计数器——既可递增、也可递减的。
根据计数脉冲引人方式不同,计数器又可分为同步计数器——计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器——计数脉冲不是直接加到所有触发器的时钟脉冲（CP）输入端。
1.异步二进制加法计数器异步二进制加法计数器是比较简单的。
图32 (a)是由4个JK（选用74LS112集成片）触发器构成的4位二进制(十六进制)异步加法计数器,图32 (b)和(c)分别为其状态图和波形图。
对于所得状态图和波形图可以这样理解：触发器FFo(最低位)在每个计数沿(CP)的下降沿(1 → 0)翻转,触发器FF1的 CP 端接 FF0的 Q0端 .因而当 FF0(Q0)由1→0时,FF1翻转。
类似地,当 FF l(Q l)由1→0时,FF2翻转,FF2(Q2)由1→0时,FF3翻转。
（a）逻辑图(b)状态图（c）波形图图32 4位二进制（十六进制）异步加法计数器4位二进制异步加法计数器从起始态0000到1111共十六个状态,因此,它是十六进制加法计数器,也称模16加法计数器 (模M = 16)。
从波形图可看到,Q0的周期是CP周期的二倍；Q l是Q0的二倍,CP的四倍；Q2是Q1的二倍,Q0的四倍,CP的八倍；Q3是Q2的二倍,Q l的四倍,Q0的八倍,CP 的十六倍。
计数器的实验报告
一、实验目的1. 理解计数器的基本原理和工作方式；2. 掌握计数器的使用方法；3. 培养动手实践能力和团队协作精神。
二、实验原理计数器是一种用于计数的电子器件，能够对输入信号进行计数。
计数器的基本原理是利用触发器来实现计数功能。
触发器是一种具有记忆功能的电子器件，可以存储0或1的状态。
通过将触发器级联，可以实现多位计数。
本实验采用一个简单的异步二进制计数器，其工作原理如下：1. 当计数器复位时，所有触发器的状态都为0；2. 当计数器收到一个时钟信号时，最低位的触发器翻转状态；3. 如果最低位的触发器状态为1，则其输出信号将触发下一位触发器翻转状态；4. 依次类推，实现计数器的计数功能。
三、实验器材1. 计数器模块；2. 电源；3. 连接线；4. 逻辑分析仪；5. 示波器。
四、实验步骤1. 连接电路：将计数器模块、电源、连线等按实验电路图连接好；2. 复位计数器：将复位按钮按下，确保计数器处于初始状态；3. 观察计数过程：打开电源，观察计数器输出端的状态变化；4. 记录数据：使用逻辑分析仪或示波器记录计数器输出端的状态变化，并记录数据；5. 分析数据：根据记录的数据，分析计数器的计数过程和结果。
五、实验结果与分析1. 实验结果：计数器模块在接收到时钟信号后，输出端的状态按二进制递增的顺序变化，实现了计数功能；2. 分析：（1）复位功能：通过复位按钮，可以将计数器模块的状态恢复到初始状态，方便进行实验；（2）计数功能：计数器模块能够对输入的时钟信号进行计数，实现计数功能；（3）稳定性：在实验过程中，计数器模块的输出端状态变化稳定，未出现异常现象。
六、实验总结通过本次实验，我们掌握了计数器的基本原理和使用方法。
实验过程中，我们学会了如何连接电路、观察计数过程、记录数据和分析数据。
同时，我们还培养了动手实践能力和团队协作精神。
在今后的学习和工作中，我们将继续努力，不断提高自己的实验技能和团队协作能力。
西工大数字电路实验报告——实验五
实验五：计数器及其应用一．实验目的：1. 熟悉常用中规模计数器的逻辑功能。
2. 掌握二进制计数器和十进制计数器的工作原理和使用方法。
3. 运用集成计数器构成1/N 分频器。
二． 实验设备：数字电路试验箱，数字双踪示波器，函数信号发生器，74LS90及Multisim 仿真软件。
三． 实验原理：计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。
计数器按计数进制有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
目前，TTL 和CMOS 电路中计数器的种类很多，大多数都具有清零和预置功能，使用者根据器件手册就能正确地运用这些器件。
实验中用到异步清零二-五-十进制异步计数器74LS90。
74LS90是一块二-五-十进制异步计数器，外形为双列直插，引脚排列如图（1）所示，逻辑符号如图（2）所示，图中的NC 表示此脚为空脚，不接线，它由四个主从JK 触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端)1(0R 、)2(0R 和置“9”端)1(9S 、)2(9S 。
其中)1(0R 、)2(0R 为两个异步清零端，)1(9S 、)2(9S 为两个异步置9端，CP1、CP2为两个时钟输入端，Q0~Q3为计数输出端，74LS90的功能表见表（1），由此可知：当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，而Q0接CP2 ，即二进制的输出与五进制的输入相连，则Q3Q2Q1Q0输出为十进制（8421BCD 码）；时钟从CP2引入，而Q3接CP1 ，即五进制的输出与二进制的输入相连，则Q0Q1Q2Q3输出为十进制（5421BCD 码）。
8253定时器计数器实验
理工学院实验报告（1）、连接实验电路连线：8253 CS ------ 端口地址 300CS PACK IMS ----- 393 1A393 1QD ------ 8253 CLK18253 OUT1 ---- 8253 CLK28253 OUT2 ---- 发光二极管 L15 8253 GATE1 -- (A10)+5V8253 GATE2 -- (A10)+5V结果如下图所示：（2）、实验程序如下所示：CS8253 EQU 0303HCOUNT0 EQU 0300HCOUNT1 EQU 0301HCOUNT2 EQU 0302HCODE SEGMENTASSUME CS:CODESTART PROC NEARMOV DX,CS8253MOV AL,01110110BOUT DX,ALMOV DX,COUNT1MOV AX,307OUT DX,ALMOV AL,AHOUT DX,ALMOV DX,CS8253MOV AL,10110110BOUT DX,ALMOV DX,COUNT2MOV AX,1000OUT DX,ALMOV AL,AHOUT DX,ALJMP $START ENDPCODE ENDS（3）、经编译、无语法错误后装载到实验系统，全速运行程序，观察发光二极管L15，应有周期为1s的点亮、熄灭。
结果如下图所示：一秒后又熄灭，如此往复。
（4）、做完实验后，应按暂停命令中止程序的运行。
二、8253计数器实验验证8253的工作方式3，CLK1每输入5个单脉冲信号，改变一次OUT1状态。
实验电路：DATA BUS D7~D0D08OUT010D17GATE011D26CLK09D35D44D53D62OUT113D71GATE114CLK115CS21RD22WR23OUT217A019GATE216A120CLK2188253/CS300CSIORIOWA0A1VCC1.8432MHzOUT0GATE1CLK1OUT1OUT2CLK2GATE2+5VSP单次正脉冲L15发光二极管显示图4-6-2 8253计数器实验电路图实验步骤：1)按图4-6-2连接实验电路，参考程序：8253-2.ASM；2)编写实验程序，经编译、无语法错误后装载到实验系统；3)全速运行程序，每按5次单脉冲按钮，改变1次发光二极管L15的状态；4)实验完毕后，应使用暂停命令中止程序的运行。
实验五时序逻辑电路实验报告
实验五时序逻辑电路实验报告一、实验目的1.了解时序逻辑电路的基本原理和设计方法。
2.掌握时序逻辑电路的设计方法。
3.运用Verilog语言进行时序逻辑电路的设计和仿真。
二、实验原理时序逻辑电路是指在电路中引入记忆元件（如触发器、计数器等），通过电路中的时钟信号和输入信号来控制电路的输出。
时序逻辑电路的输出不仅与当前输入有关，还与之前输入和输出的状态有关，因此对于时序逻辑电路的设计，需要考虑时钟信号的频率、输入信号的变化及当前状态之间的关系。
三、实验内容本次实验通过使用Verilog语言设计和仿真下列时序逻辑电路。
1.设计一个10进制累加器模块，实现对输入信号进行累加并输出，并在仿真中验证结果的正确性。
2.设计一个4位二进制计数器模块，实现对输入时钟信号的计数，并在仿真中验证结果的正确性。
3.设计一个4位带加载/清零控制功能的二进制计数器模块，实现对输入时钟信号的计数，并在仿真中验证结果的正确性。
四、实验步骤1.根据实验原理和要求，利用Verilog语言设计10进制累加器模块。
在设计中需要注意时钟的频率和输入信号的变化。
2.编译并运行仿真程序，验证设计的10进制累加器模块的正确性。
3.在设计时钟频率和输入信号变化的基础上，设计4位二进制计数器模块。
4.编译并运行仿真程序，验证设计的4位二进制计数器模块的正确性。
5.在设计4位二进制计数器模块的基础上，引入加载/清零控制功能，设计一个4位带加载/清零控制功能的二进制计数器模块。
6.编译并运行仿真程序，验证设计的带加载/清零控制功能的二进制计数器模块的正确性。
7.总结实验结果，撰写实验报告。
五、实验结果与分析1.经过验证实验，10进制累加器模块能够正确实现对输入信号的累加并输出正确的结果。
2.经过验证实验，4位二进制计数器模块能够正确实现对输入时钟信号的计数，并输出正确的计数结果。
3.经过验证实验，带加载/清零控制功能的二进制计数器模块能够正确实现对输入时钟信号的计数，并在加载或清零信号的控制下实现加载或清零操作。
EDA实验报告实验五计数器
1 / 3 实验报告 实验五：计数器一．实验目的：一．实验目的：进一步学习层次设计法设计电路进一步学习层次设计法设计电路进一步学习混合原理图及程序法设计法进一步学习混合原理图及程序法设计法二．实验内容二．实验内容设计位十进制计数器设计位十进制计数器要求用时钟源做计计数时钟输入，计数结果用实验板上个数码管显示要求用时钟源做计计数时钟输入，计数结果用实验板上个数码管显示计数器要求有清零端（，用控制）和使能端（，用控制），都是高电平有效，用实验板，设置板，设置 三．实验现象三．实验现象数码依次按十进制增计数。
上拨则清零，下拨停止计数。
改变的频率可以观看计数快慢。
慢。
四．连线与跳线四．连线与跳线数码显示数据、控制及频率源的脚对应关系见实验一数码显示数据、控制及频率源的脚对应关系见实验一，与芯片脚对应关系：，与芯片脚对应关系：， 最高位计数器进位输出可自行设计，可以引出，也可以不引出最高位计数器进位输出可自行设计，可以引出，也可以不引出五．实验内容和步骤（整个设计采用层次法，包括以下文件）五．实验内容和步骤（整个设计采用层次法，包括以下文件）1. （产生三个译码器的输入信号，以控制哪个数码管工作）；2.(选多路复用电路，用于顺序输入位数码管的显示数据)； 3. （数据与段数码管显示转换电路）；4.(十进制计数器程序)； 5. 形成顶层图形文件：六．思考题（扩展以上方法实现时钟）六．思考题（扩展以上方法实现时钟）6.6.首先修改，使得只有六个灯循环（最左两盏表示、正中间两盏表示、最右两盏表示）：7.7. (六进制计数器程序六进制计数器程序六进制计数器程序))： 8.8. (二十四进制计数器程序，是用十六进制显示部分的二十四进制计数器程序，是用十六进制显示部分的二十四进制计数器程序，是用十六进制显示部分的))：9. 形成顶层图形文件：七．实验心得：七．实验心得：好好作图，用手可以勾画出神奇的硬件世界；好好作图，用手可以勾画出神奇的硬件世界；进一步熟悉了混合原理图以及程序法设计，又学到了好东西。
实验五--时序逻辑电路实验报告
实验五时序逻辑电路(计数器和寄存器)-实验报告一、实验目的1．掌握同步计数器设计方法与测试方法。
2．掌握常用中规模集成计数器的逻辑功能和使用方法。
二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。
三、实验原理和实验电路1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。
在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。
2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。
74LSl63是同步置数、同步清零的4位二进制加法计数器。
除清零为同步外，其他功能与74LSl61相同。
二者的外部引脚图也相同，如图5.1所示。
表5.1 74LSl61（74LS163）的功能表清零预置使能时钟预置数据输入输出工作模式R D LD EP ET CP A B C D Q A Q B Q C Q D0 ××××（）××××0 0 0 0 异步清零1 0 ××D A D B D C D D D A D B D C D D同步置数1 1 0 ××××××保持数据保持1 1 ×0 ×××××保持数据保持1 1 1 1 ××××计数加1计数3．集成计数器的应用——实现任意M进制计数器一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。
第二类是由集成二进制计数器构成计数器。
第三类是由移位寄存器构成的移位寄存型计数器。
第一类，可利用时序逻辑电路的设计方法步骤进行设计。
实验五 计数器的设计——实验报告
实验五计数器的设计——实验报告一、实验目的本次实验的主要目的是设计并实现一个计数器，通过实际操作深入理解计数器的工作原理和逻辑电路的设计方法，提高对数字电路的分析和设计能力。
二、实验原理计数器是一种能够对输入脉冲进行计数的数字电路。
它可以按照不同的计数方式，如加法计数、减法计数或可逆计数，来记录脉冲的个数。
在本次实验中，我们采用的是基于数字逻辑芯片的设计方法。
通过组合逻辑门（如与门、或门、非门等）和时序逻辑元件（如触发器）来构建计数器的电路。
常见的计数器类型有二进制计数器、十进制计数器等。
二进制计数器每输入一个脉冲，计数值就增加 1，当计数值达到最大值（如 4 位二进制计数器的最大值为 15）时，再输入一个脉冲就会回到 0 重新开始计数。
十进制计数器则是按照十进制的规律进行计数。
三、实验设备与材料1、数字电路实验箱2、 74LS161 计数器芯片3、 74LS00 与非门芯片4、 74LS04 非门芯片5、导线若干四、实验内容与步骤1、设计一个 4 位二进制加法计数器首先，将 74LS161 芯片插入实验箱的插槽中。
按照芯片的引脚功能，将时钟脉冲输入端（CLK）连接到实验箱的脉冲源，将清零端（CLR）和置数端（LD）连接到高电平，使计数器处于正常计数状态。
将计数器的输出端（Q3、Q2、Q1、Q0）连接到实验箱的指示灯，以便观察计数结果。
打开脉冲源，观察指示灯的变化，验证计数器是否正常进行加法计数。
2、设计一个 4 位十进制加法计数器在上述 4 位二进制加法计数器的基础上，通过使用与非门和非门等芯片对输出进行译码，将二进制计数值转换为十进制。
具体来说，当二进制计数值达到 1001（即十进制的 9）时，产生一个进位信号，将计数器清零，从而实现十进制计数。
3、设计一个可逆计数器（可加可减）为了实现可逆计数，需要增加一个控制端（U/D）来决定计数器是进行加法计数还是减法计数。
当 U/D 为高电平时，计数器进行加法计数；当 U/D 为低电平时，计数器进行减法计数。
实验五 加法计数器的设计
实验五、加法计数器的设计一、实验目的1、掌握计数器的设计与使用；2、掌握时序电路的设计、仿真和硬件测试；3、进一步熟悉VHDL设计技术；二、实验器材PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干三、实验要求1、带有使能端,有异步清零,同步置数的模为10进制加法计数器2、在功能允许的情况下，可自由发挥；四、参考程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT10 ISPORT (CLK,CLRN,ENA,LDN : IN STD_LOGIC;D:IN STD_LOGIC_VECTOR(3 DOWNTO 0);Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC );END CNT 10;ARCHITECTURE behav OF CNT10 ISSIGNAL CQI : STD_LOGIC_VECTOR(3 DOWNTO 0):=“0000”;BEGINPROCESS(CLK, CLRN, ENA,LDN)BEGINIF CLRN = ‘0' THEN CQI<= (OTHERS =>'0') ;ELSIF CLK'EVENT AND CLK='1' THENIF LDN=‘0’ THEN CQ I<=D; ELSEIF ENA = '1' THENIF CQI < 9 THEN CQI <= CQI + 1;ELSE CQI <= (OTHERS =>'0');END IF;END IF;END IF;END IF;Q <= CQI; --将计数值向端口输出END PROCESS;COUT<=CQI(0) AND CQI(3);PROCESS( A ) –-译码电路BEGINCASE A ISWHEN 0 => SG <= "0111111"; WHEN 1 => SG <= "0000110";WHEN 2 => SG <= "1011011"; WHEN 3 => SG <= "1001111";WHEN 4 => SG <= "1100110"; WHEN 5 => SG <= "1101101";WHEN 6 => SG <= "1111101"; WHEN 7 => SG <= "0000111";WHEN 8 => SG <= "1111111"; WHEN 9 => SG <= "1101111";WHEN 10 => SG <= "1110111"; WHEN 11 => SG <= "1111100";WHEN 12 => SG <= "0111001"; WHEN 13 => SG <= "1011110";WHEN 14 => SG <= "1111001"; WHEN 15 => SG <= "1110001";WHEN OTHERS => NULL ;END CASE ;END PROCESS P3;END behav;七、实验报告1、写出实验源程序，画出仿真波形；2、总结实验步骤和实验结果；3、心得体会；4、完成实验思考题。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验五计数器的设计——实验报告
邱兆丰 15331260
一、实验目的和要求
1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件
1、实验箱、万用表、示波器、
2、74LS73，74LS00，74LS08，74LS20
三、实验原理
1．计数器的工作原理
递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
2．集成J-K触发器74LS73
⑴符号：
图1 J-K触发器符号
⑵功能：
表1 J-K触发器功能表
⑶状态转换图：
图2 J-K触发器状态转换图
⑷特性方程：
⑸注意事项：
①在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会出现错误的翻转。
①触发器的两个输出负载不能过分悬殊，否则会出现误翻。
② J-K触发器的清零输入端在工作时一定要接高电平或连接到实验箱的清零端子。
3．时序电路的设计步骤
内容见实验预习。
四、实验内容
1．用JK触发器设计一个16进制异步计数器，用逻辑分析仪观察CP和各输出波形。
2．用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出波形。
3．设计一个仿74LS194
4．用J-K触发器和门电路设计一个特殊的12进制计数器，其十进制的状态转换图为：5.考虑增加一个控制变量D，当D=0时，计数器按自定义内容运行，当D=1时，反方向运行
五、实验设计及数据与处理
实验一
16进制异步计数器
设计原理：除最低级外，每一级触发器用上一级触发器的输出作时钟输入，JK都接HIGH，使得低一级的触发器从1变0时高一级触发器恰好接收下降沿信号实现输出翻转。
实验二
16进制同步计数器
设计原理：除最低级外，每一级的JK输入都为所有低级的输出的“与”运算结果实验三
仿74LS194
设计原理：前两个开关作选择端输入，下面四个开关模仿预置数输入，再下面两个开关模仿左移、右移的输入，最后一个开关模仿清零输入。
四个触发器用同一时钟输入作CLK输入。
用2个非门与三个与门做成了一个简单译码器。
对于每一个触发器，JK输入总为一对相反值，即总是让输入值作为输出值输入。
对于每一个输入，当模式“重置”输出为1时，其与预置值结果即触发器输入；当模式“右移”、“左移”输出为1时，其值为上一位或下一位对应值；当各模式输出均为0时各触发器输入为0，使输出为0。
实验四
设计原理：
在12进制同步计数器中，输出的状态只由前一周期的状态决定，而与外来输入无关，因此目标电路为Moore型。
而数字电路只有0和1两种状态，因此目标电路要表达12种状态需
要用4个变量1Q 、2Q 、3Q 、4Q 的16种组合中的12种。
现定义十进制数01~12的对应二
进制数为输出状态，可得目标电路的状态转换表如下：
表2 12进制同步计数器状态状态转换表
本实验选择J-K 触发器，根据状态转换表以及J-K 触发器特性方程：
得到目标电路方程如下：
输出方程：n n Q Y 00=、n n Q Y 11=、n n Q Y 22=、n n Q Y 33=
驱动方程：Q 0一个CP 发生一次变化，因此
100==K J 。
Q 1每当Q 0为1时，发生变化，因此
n Q K J 011==。
Q 2在Q 1Q 0都为1以及12（即1100的时候）发生变化，因此
J 2 = K 2 =Q 1n Q 0n +Q 3n Q 2n
Q 3在Q 2 Q 1Q 0都为1的时候，以及12的时候发生变化，因此
J 3=K 3=Q 0n Q 1n Q 2n +Q 3n Q 2n 。
状态方程：n n n Q K Q J Q 0
00010+=+ （2）由以上三种方程可以画出逻辑图如下：
实验五
由于电脑重装原来打的文件没了，照一下实验报告里的
五、实验心得与体会
1、通过此次实验对于触发器的逻辑功能有了更深的了解，学会了用J —K 触发器实现同步电路或者异步电路，并且可以用多种方法完成这次实验。
除了上述方法，也可以采用四个触发器实现1——15计数的电路，并对其进行改进，使其在13（即1101的时候），Q 3Q 2进行清零。
当然，达到相同目的的J 和K 也是不唯一的。
2、在使用触发器前，要对其进行检查。
具体方法是将J 、K 以及清零端接高电平，C1接CP ，将Q 接led 灯，若灯每次状态都发生改变，则证明触发器没有问题。
在实验中若是出现了问题，要进行故障检查。
有以下的检查方法
⑴ 查线法
由于在实验中大部分故障都是由于布线错误引起的，因此，在故障发生时，复查电路连线为排除故障的有效方法。
应着重注意：有无漏线、错线，导线与插孔接触是否可靠，集成电路各脚是否与插座插牢、集成电路是否插反等。
⑵ 观察法
用万用表直接测量各集成块的Vcc端是否加上电源电压；输入信号、时钟脉冲等是否加到实验电路上，观察输出端有无反应。
重复测试观察故障现象，然后对某一故障状态，用万用表测试各输入/输出端的直流电平，从而判断出故障是否由插座、集成块引脚连接线等原因造成的故障。
3、在此次实验中，最容易发生的错误就是弄混了Q与Q反向。
在实验前一定要观察触发器的结构，使其与功能图相对应。
作为端口输出的时候，也一定要检查，输出的是Q还是Q反。