SR锁存器
电路中的触发器与锁存器
电路中的触发器与锁存器电路中的触发器和锁存器是数字电子电路中非常重要的组件。
它们在计算机、通信设备和各种数字系统中起着关键的作用。
触发器和锁存器可以存储和传输二进制数据，是数字电路中的存储单元。
一、触发器触发器是一种多稳态逻辑电路，可以存储和处理二进制数据。
它可以将输入信号通过时钟脉冲的触发而切换到输出端。
触发器有两个稳态，即使时钟信号停止，触发器的输出也会保持不变。
在数字电路中，常用的触发器有SR触发器、D触发器、JK触发器和T触发器等。
SR触发器是最简单的触发器之一，它有两个输入端，分别是S （Set，设定）和R（Reset，复位）。
当S和R都为低电平时，输出保持不变；当S为高电平，R为低电平时，输出为高电平；当S为低电平，R为高电平时，输出为低电平；而当S和R都为高电平时，则为禁止状态。
D触发器也是一种常用的触发器，它只有一个输入端D。
当时钟信号到来时，输入端的值被传送到输出端。
这使得D触发器非常适用于数据存储、寄存器和移位寄存器等应用。
JK触发器是一种可改变输出状态的触发器。
它有两个输入端，分别是J（Set）和K（Reset）。
当时钟信号到来时，JK触发器的输出将根据J、K的状态进行切换。
当J和K同时为1时，输出反转；当J和K同时为0时，输出保持上一个状态不变；当J为1，K为0时，输出为1；而当J为0，K为1时，输出为0。
T触发器是一种特殊的JK触发器，它只有一个输入端T（Toggle，翻转）。
当时钟信号到来时，T触发器的输出将根据输入端的状态进行翻转。
如果T为1，输出翻转；如果T为0，输出保持不变。
二、锁存器锁存器是一种用来存储和传输二进制数据的电路。
它可以在时钟信号的作用下，将数据保持在输出端，并在时钟信号改变时刷新数据。
常用的锁存器有RS锁存器、D锁存器和JK锁存器等。
RS锁存器和SR触发器的工作原理类似，有两个输入端R和S，用于设置和复位。
当R和S同时为0时，输出保持不变；当R为1，S为0时，输出为1；当R为0，S为1时，输出为0；而当R和S同时为1时，则为禁止状态。
sr锁存器工作原理
sr锁存器工作原理概述SR锁存器是一种常见的电子数字电路，用于储存一个比特的信息。
它由两个互补的可控开关组成，可以将输入信号锁存为输出信号。
本文将详细介绍SR锁存器的工作原理及其应用。
SR锁存器结构SR锁存器由两个存储单元（Flip-flop）组成，每个存储单元有两个控制信号S （Set）和R（Reset）。
这两个信号控制着存储单元的输出状态，初始状态为复位状态（Q=0）。
SR锁存器工作原理SR锁存器的工作原理可以通过以下步骤来说明： 1. 初始化：初始状态下，存储单元的输出为0。
2. 输入信号传递：当输入信号S=1，R=0时，存储单元的输出Q 将置为1。
3. 方向转换：当输入信号S=0，R=1时，存储单元的输出Q将置为0。
4. 保持状态：当输入信号S=0，R=0时，存储单元将保持之前的状态，即保持输出Q不变。
5. 禁止状态：当输入信号S=1，R=1时，存储单元的输出将处于禁止状态，即无法确定输出Q的状态。
SR锁存器的工作特点： - 在输入信号S=1，R=0时，SR锁存器处于设置（Set）状态，输出Q=1。
- 在输入信号S=0，R=1时，SR锁存器处于复位（Reset）状态，输出Q=0。
- 在输入信号S=0，R=0时，SR锁存器的输出保持之前的状态。
- 在输入信号S=1，R=1时，SR锁存器处于禁止状态，输出Q无法确定。
SR锁存器应用SR锁存器在数字电路中有广泛的应用，以下是一些典型的应用场景：1. 存储器设计SR锁存器可以用于构建各种存储器单元，如寄存器和RAM（随机存取存储器）。
这些存储器被广泛应用于计算机系统中的数据存储和处理。
2. 状态存储SR锁存器可以用来储存系统的状态信息。
例如，它可以用于电路中的状态控制，当输入信号满足特定条件时，改变SR锁存器的状态从而控制系统的工作。
3. 时序逻辑SR锁存器可以用于储存时序逻辑电路中的中间数据或结果。
它可以实现时钟信号的同步传递，确保时序电路的正确运行。
锁存器的工作原理
锁存器的工作原理锁存器（Latch）是数字电路中常用的一种存储元件，它可以在一定条件下“锁住”输入信号，使得输出信号保持不变。
锁存器广泛应用于寄存器、触发器等电路中，是数字系统中的重要组成部分。
本文将介绍锁存器的工作原理，以帮助读者更好地理解和应用这一重要的数字电路元件。
锁存器由两个互补的双稳态触发器组成，常见的有RS锁存器、D锁存器、JK锁存器等。
这些锁存器在不同的输入条件下，可以实现数据的存储和传输。
下面我们将分别介绍几种常见的锁存器的工作原理。
首先是RS锁存器。
RS锁存器由两个与非门组成，其中一个与非门的输出接到另一个与非门的输入，反之亦然。
当输入为00时，输出保持不变；当输入为01时，输出为10；当输入为10时，输出为01；当输入为11时，输出保持不变。
这样，RS锁存器可以实现数据的存储和传输。
其次是D锁存器。
D锁存器由一个与非门和一个与门组成。
当时钟信号为高电平时，数据输入D经过与门传输到输出Q；当时钟信号为低电平时，输出Q保持不变。
这样，D锁存器可以实现在时钟信号的控制下，数据的存储和传输。
最后是JK锁存器。
JK锁存器由两个与非门和一个与门组成。
当J和K都为1时，输出取反；当J为1，K为0时，输出为1；当J为0，K为1时，输出为0；当J和K都为0时，输出保持不变。
这样，JK锁存器可以实现数据的存储和传输，并且具有复位和置位功能。
总的来说，锁存器是数字电路中重要的存储元件，它通过不同的输入条件实现数据的存储和传输。
不同类型的锁存器具有不同的特性和功能，可以根据具体的应用场景选择合适的锁存器类型。
希望本文对读者对锁存器的工作原理有所帮助，更深入地理解和应用这一重要的数字电路元件。
sr锁存器原理
sr锁存器原理SR锁存器原理。
SR锁存器是一种重要的数字逻辑电路，它可以存储一个比特的信息，并且在特定的时刻对输入信号进行锁存。
SR锁存器由两个交叉连接的门电路组成，其中一个门电路的输出连接到另一个门电路的输入，而另一个门电路的输出也连接到第一个门电路的输入。
这种结构使得SR锁存器可以实现存储功能，同时也可以根据输入信号进行更新。
接下来，我们将详细介绍SR锁存器的原理和工作方式。
首先，我们来看一下SR锁存器的基本结构。
SR锁存器由两个门电路组成，一个是与门，另一个是非门。
与门的输入分别连接到S（Set）和R（Reset）输入端，而非门的输入则连接到与门的输出。
当S输入为1，R输入为0时，与门的输出为1，非门的输入为0，此时SR锁存器处于置位状态；当S输入为0，R输入为1时，与门的输出为0，非门的输入为1，此时SR锁存器处于复位状态；当S和R输入均为0时，SR锁存器的状态保持不变。
通过控制S和R输入信号，可以实现对SR 锁存器的置位、复位和保持操作。
接下来，我们来分析SR锁存器的工作原理。
当S输入为1，R输入为0时，与门的输出为1，非门的输入为0，此时SR锁存器处于置位状态，即Q=1，Q’=0；当S输入为0，R输入为1时，与门的输出为0，非门的输入为1，此时SR锁存器处于复位状态，即Q=0，Q’=1；当S和R输入均为0时，SR锁存器的状态保持不变，即Q和Q’保持上一状态不变。
这样，通过控制S和R输入信号，可以实现对SR锁存器的状态控制和更新。
除了基本的SR锁存器外，还有一种带使能端的SR锁存器，它在原有的基础上增加了一个使能端。
使能端为0时，无论S和R输入信号如何变化，SR锁存器的状态都将保持不变；使能端为1时，SR锁存器才会根据S和R输入信号进行更新。
这种带使能端的SR锁存器可以有效地避免在输入信号变化时出现不稳定的状态，提高了稳定性和可靠性。
总结一下，SR锁存器是一种重要的数字逻辑电路，它可以实现对一个比特信息的存储和更新。
sr锁存器知识点总结
sr锁存器知识点总结SR锁存器有四种工作状态，分别为S=0，R=1；S=1，R=0；S=0，R=0；S=1，R=1。
其中S=0，R=0是禁止状态，S=1，R=1是未定状态，而S=0，R=1和S=1，R=0则是有效状态。
在S=1，R=0的情况下，输出Q=1，Q'=0，而在S=0，R=1的情况下，输出Q=0，Q'=1。
在S=0，R=0的情况下，锁存器的状态保持上一时刻的状态；在S=1，R=1的情况下，锁存器处于未定状态，输出Q和Q'的状态取决于前一时刻的状态。
SR锁存器常用于数字电路中，它可以被用作触发器或者是存储器。
他可以存储一位的数据，并且可以通过输入端来控制输出端的状态。
SR锁存器在数字系统中有广泛的应用，比如在计数器、寄存器、存储器等方面都有着重要的地位。
下面将对SR锁存器的工作原理和应用进行更详细的讲解。
SR锁存器的工作原理：SR锁存器由两个交叉反馈的门电路组成，通常是两个与门和两个非门。
其原理如下图所示：其中，S和R分别代表设置和复位输入，Q和Q'分别代表正输出和负输出。
对于S=1，R=0的情况，输出Q=1，Q'=0；对于S=0，R=1的情况，输出Q=0，Q'=1。
在S=1，R=1的情况下，锁存器处于未定状态，输出Q和Q'的状态取决于前一时刻的状态；在S=0，R=0的情况下，锁存器的状态保持上一时刻的状态。
SR锁存器的应用：1.触发器SR锁存器可以被用作触发器，起到存储和控制信号的作用。
当输入S=1，R=0时，锁存器处于设置状态，输出Q=1，Q'=0；当输入S=0，R=1时，锁存器处于复位状态，输出Q=0，Q'=1。
这样就可以通过输入端控制输出端的状态，起到触发器的作用。
2.计数器SR锁存器还可以被用作计数器，用来存储和控制计数器的状态。
通过输入信号来控制输出端的状态，从而实现计数器的功能。
3.寄存器SR锁存器还可以被用作寄存器，用来存储数据。
由与非门组成的SR锁存器
主
从
R
Q’
Q
Q’
Q0时，只允J的 许信号进入主触发 Q1时，只允K许 的信号进入主触
结论：主从JK触发器存在一次性翻转现象。 在CLK=1期间：若Q=0，J变化多次，则Q会发生一次性翻转；
若Q=1，K变化多次，则Q会发生一次性翻转。
画波形
例5.3.2：
题5.8：
小结
•掌握电平触发器、脉冲触发器各自的动作特 点及波形绘制。
5.3 时钟脉冲触发的触发器
一、电路结构与工作原理 提高可靠性，要求每个
1. 主从SR触发器
CLK周期输出状态只能改 变1次
脉冲触发方式
主触发器
从触发器
主触发器在CLK=1 时接收输入信号
CLS KRQQ*
X X XX Q
0 00 0
主 从SR触 发 器
0 01 1
CLK1时，主触发器工作收，S、 接R的输入信号 0 1 0 0
作业
P151 5.2、5.4、5.7
综合以上情况，可 示以 为Q*表Q
CLS KRQQ*
X X XX Q 0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 1 0 不定# 1 1 1 不定#
S = JQ’、R = KQ
Q* = S+R’Q
Q* = JQ’+K’Q
CLJKKQQ*
X X XX Q
0 0 0 0 保持
约束条件: SR = 0
2. 动作特点
在CLK=1的全部时 间里，S和R的变化都 将引起输出状态的变 化；而在CLK=0期间 输出状态保持不变。
设初态为0
在CLK=1期间，输出 状态可以随输入状态的变
数电实验五触发器实验报告
数电实验五触发器实验报告一、实验目的二、实验原理三、实验器材四、实验步骤五、实验结果分析六、实验总结一、实验目的本次数电实验旨在通过触发器实验，加深学生对于触发器的理解和应用，掌握触发器的工作原理及其在电路中的应用。
二、实验原理1. 触发器概述触发器是一种存储器件，可以将输入信号转换成稳定的输出信号，并且能够记住先前输入过的状态。
触发器有两个稳态（高电平或低电平），并且只有在时钟信号到来时才会改变状态。
2. SR锁存器SR锁存器是最简单的触发器之一，由两个交叉耦合反相输出（NOR或NAND）门构成。
当S=1，R=0时，Q=1；当S=0，R=1时，Q=0；当S=R=0时，保持上一个状态不变。
但是SR锁存器存在一个致命缺陷——SET和RESET不能同时为1。
3. D锁存器D锁存器是由一个数据输入口和一个时钟输入口组成。
当D为1且时钟信号到来时，Q会被置为1；当D为0且时钟信号到来时，Q会被置为0。
D锁存器可以看做是SR锁存器的一种特殊情况，即S=D，R=not D。
4. JK锁存器JK锁存器是由J、K、时钟和输出端Q组成的。
当J=1，K=0时，Q=1；当J=0，K=1时，Q=0；当J=K=1时，Q状态取反；当J=K=0时，保持上一个状态不变。
JK锁存器可以看做是SR锁存器的一种改进型。
5. T锁存器T锁存器是由T、时钟和输出端Q组成的。
当T为1且时钟信号到来时，Q状态取反；当T为0且时钟信号到来时，保持上一个状态不变。
T锁存器可以看做是JK锁存器的一种特殊情况，即J=T，K=not T。
三、实验器材本次实验所需材料如下：- 数字电路实验箱- 74LS73触发器芯片- 电源线、万用表等四、实验步骤1. 按照电路图连接74LS73芯片。
2. 打开电源并接通电路。
3. 分别将CLK输入高低电平，并记录输出结果。
4. 将D输入高低电平，并记录输出结果。
5. 将J、K输入高低电平，并记录输出结果。
6. 将T输入高低电平，并记录输出结果。
SR锁存器
Q
1
若初态 Q n = 1
6
G2 ≥1 S
0
Q
11
若初态 Q n = 0
第一节 SR锁存器
当R=1 、 S=1时 状态不确定
无论初态Q n为0或1，锁存器的次态 Q n 、Q n 都为0 。
1 G1
R
≥1
G2 ≥1 S
1
0
Q
Q
0
锁存器的输出既不是0态，也不是1态 当S、R 同时回到0时，由于两个或非 门的延迟时间无法确定，使得锁存器 最终稳定状态也不能确定。因此在正 常工作时输入信号应遵守约束条件。
1
第一节 SR锁存器
一、概述
锁存器：是一种对脉冲电平敏感的存储单元电路。 触发器：是一种对脉冲边沿敏感的存储电路。
触发器和锁存器具备的两个基本特点： 1. 具有两个能自行保持的稳定状态，
用来表示逻辑状态的 0 和 1 ， 或二进制数的 0 和 1 。 2. 根据不同的输入信号可以置成 1 或 0 状态。
注意：约束条件为 SR = 0
7
功能表
第一节 SR锁存器
S
R
Q
Q 锁存器状态
0
0 不变 不变
保持
0
1
0
1
0
1
0
1
0
1
1
1
0
0
不确定
可见：正常工作时，输入信号要满足SR=0的约束条 件，即S=R=1是不允许的。
上页 下页 返回
8
三 、 工作波形
第一节 SR锁存器
基本的SR锁存器的保持、置0、置1功能,是一个存储 单元应具备的最基本的功能，其典型工作波形如下：
都能直接改变输出端的状态， S
SR锁存器——精选推荐
SR锁存器
⼀、触发器概述
1. 触发器定义
能够存储1位⼆值信号（0或1）的基本单元电路统称为触发器。
触发器是构成时序逻辑电路的基本电路，是联系组合逻辑电路和时序逻辑电路的桥梁。
2. 触发器的两个基本特点
1）具有两个能⾃⾏保持的稳定状态（双稳）表⽰逻辑状态的0和1；
2）根据不同的输⼊信号可以置成0和1；
3.触发器分类
⼆、与⾮门构成的SR锁存器⼯作原理
1. SR锁存器
SR锁存器（⼜称基本RS触发器）是各种触发器电路中结构形式最简单的⼀种，同时，TA⼜是许多复杂电路结构触发器的基本组成部分。
2. 与⾮门构成的SR锁存器的⼯作原理
3. 与⾮门构成的SR锁存器特点
4. 与⾮门构成的SR锁存器描述
5. 与⾮门构成的SR锁存器应⽤举例
三、或⾮门构成的SR锁存器⼯作原理
1. 或⾮门构成的SR锁存器⼯作原理
2. 或⾮门构成的SR锁存器特点
3. 或⾮门构成的基本RS触发器描述
4. 或⾮门构成的基本RS触发器应⽤举例
⼩结。
SR-latch(SR锁存器)
1.我们用循环来存储数据的：
这是著名的反相器inverter：
如果，两个反相器接在一起，构成一个loop。
没有外界干涉，并且可以一直供电的话，如果里面本身有了一个数据（0或者1），数据就在这个循环中被保存了下来：
2.把任何两输入门的两个端子，一个看成控制端，一个看成输入端：
这里以NOR为例：
当控制端A=0时，B作输入，输出不变，则这相当于一个单输入、单输出的门：（即inverter）
控制端A=1时，变成了一个和输入无关、输出为0的门。
那么，上面那个循环，你可以重新用两个NOR来实现，会成这个样子：
上面这个看起来很无聊，但是下面这个，就成了Latch了：
只是注意一点，输入均为1的时候，按照上面的分析，两个均输出零。
但是，在实际电路里面，0遇到1，可能会把输入的1拉低。
所以，不好说了。
数字电路学习——锁存器
数字电路学习——锁存器
⼀、SR锁存器
1、RS锁存器的电路结构及⼯作原理
RS锁存器是⼀两输⼊、两输出的电路，其电路如图1（a），其有两个互相交叉反馈相连的两个与⾮门构成，其两个输出为两个相反的输出（或称为互补输出），图1（b）给出了其逻辑符号。
图1 或⾮门SR锁存器
2、SR锁存器状态真值表
3、SR锁存器的应⽤举例
基本RS锁存器虽然电路相当简单，但有很⼴泛的使⽤，下图是在时序电路是⼴泛使⽤的消除抖动开关电路的使⽤的例⼦。
我们通常使⽤的开关⼀般是机械触点实现开关的合上和断开的，由于机械触点存在弹性，这就决定了当它们合上的时候，产⽣反弹的问题，反映在电信号上将出现不规则的脉冲信号，若要求合上输出就为低电平时，就须通过电路加以改进，下图就实现变个功能。
⼆、D锁存器
1、D锁存器的⼯作原理
当CP = 1 时,输出端的状态随输⼊端的状态⽽改变。
Q n+1 = D , 存⼊新的数据；当CP = 0 时,⽆论 D 如何变化，输出端的状态保持不变。
Q n+1 = Q n，存⼊的数据不变。
为了触发器可靠的⼯作，要求 D 输⼊信号先于CP = 1 的信号，称为建⽴时间。
图2 D锁存器电路图与真值表
2、D锁存器的应⽤
锁存器⼴泛⽤于计算机与数字系统的输⼊缓冲电路，其作⽤是将输⼊信号暂时寄存，等待处理，这⼀⽅⾯因为计算机或数字系统的操作都是有序进⾏的，通常不可能信号⼀到即刻处理，另⼀⽅⾯，也可防⽌输⼊信号的各个位到达时间不⼀致造成竞争与冒险。
在单⽚机系统中，当控制信号有效时，锁存器更新单⽚机的输出数据，当控制信号为低电平时，锁存单⽚机的输出信号，只要控制信号
不发⽣改变，所存的数据就不会改变。
sr锁存器状态方程
SR锁存器状态方程1. 简介SR锁存器是一种基本的数字电路元件，用于存储和传输数据。
它由两个相互交叉的反馈路径组成，可以实现数据的存储和更新。
SR锁存器状态方程描述了SR锁存器在不同输入条件下的输出状态。
2. SR锁存器结构SR锁存器由两个输入端（S和R）和两个输出端（Q和Q’）组成。
其中，S表示设置输入，R表示复位输入，Q表示输出，Q’表示输出的补码。
在SR锁存器中，当S=0且R=0时，保持原来的状态不变；当S=1且R=0时，将Q 置为1；当S=0且R=1时，将Q置为0；当S=1且R=1时，出现禁止状态，并且无法确定输出。
3. 状态方程SR锁存器的状态方程可以通过真值表或卡诺图来推导得出。
以下是使用真值表推导出的SR锁存器状态方程。
S R Q(n) Q(n+1)0 0 0 00 1 0 01 0 1 11 1 X X根据上表，可以得到以下状态方程：Q(n+1) = S + Q(n)’R其中，Q(n)表示当前时刻的输出状态，Q(n+1)表示下一时刻的输出状态。
4. 状态转换图SR锁存器的状态转换图描述了在不同输入条件下，SR锁存器从一个状态转移到另一个状态的过程。
以下是SR锁存器的状态转换图。
graph LRA[00] -- S=0,R=0 --> AA -- S=0,R=1 --> B[01]A -- S=1,R=0 --> C[10]B -- S=1,R=0 --> CC -- S=0,R=1 --> B5. SR锁存器工作原理SR锁存器通过两个交叉连接的非门（NAND门）和两个输入端（S和R）实现数据的存储和更新。
以下是SR锁存器的工作原理：•当S=0且R=0时，两个非门都处于开启状态，保持原来的状态不变。
•当S=1且R=0时，非门A处于关闭状态，非门B处于开启状态，将Q置为1。
•当S=0且R=1时，非门A处于开启状态，非门B处于关闭状态，将Q置为0。
•当S=1且R=1时，非门A和非门B都处于关闭状态，出现禁止状态，并且无法确定输出。
锁存器ppt课件
5.2.1 SR 锁存器 5.2.1 D 锁存器
1
5.2 锁存器
5.2.1 SR 锁存器
1. 基本SR锁存器
G1
R
≥1
Q
G2
≥1
S
Q
+VDD
或非门
或非门
G1
G2
Q T1 T4 Q
T3 R
T6 S
T2 T5
初态：R、S信号作用前Q端的 次态：R、S信号作用后Q端的
状态，初态用Q n表示。
G2 ≥1 S
0
Q
11
若初态 Q n = 0
5
S=1 、 R=1 状态不确定
无论初态Q n为0或1，触发器的次态 Q n 、Q n 都为0 。
1 G1
R
≥1
G2 ≥1 S
1
0
Q
Q
0
触发器的输出既不是0态，也不是1态
当S、R 同时回到0时，由于两个与非
门的延迟时间无法确定，使得触发器 最终稳定状态也不能确定。 约束条件: SR = 0
6
3）工作波形
S
置1
R
置0
Q
Q
7
4）用与非门构成的基本SR锁存器
、
a.电路图
b.功能表
c.国标逻辑符号
S
≥1
≥1
R
Q
RS Q Q
S
1 1 不变 不变
S
10 1 0
RR
Q
01 0 1
0 0 1 不定
约束条件: S +R = 0
Q Q
8
例 运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。
+5V
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
≥1
≥1
R
SR
S
0
00
0
5.1 SR锁存器
工作原理
②. R = 1、S = 0
0
1
0
0
1
1
Q
Q
Q
≥1
≥1
≥1
R
SR
1
01
5.1.1 基本SR 锁存器
工作原理
1
Q R S Qn+1 功能
0
0 0 0 0 保持 100 1
Q
0 1 0 0 置0
110 0
≥1
R信号有效，置0。
S
信号消失后，记忆0
0
5.1 SR锁存器
RS锁存器功能表
RS 00 10 01 11
Qn+1 Qn+1 功能说明
Q
保持
0
置0
1
置1
0 0 非定义状态
5.1SR锁存器
5.1.1 基本SR 锁存器
S R Q
Q
不 置1 允 置1 置0
许
置1
保不 持允
许
R、S信号都有效后同时撤销，状态不确定。
不 确 定
13
5.1 SR锁存器
5.1.2 门控SR 锁存器
课程：数字电子技术
Mar., 2020
大连科技学院 电气工程学院
组合逻辑电路
根 据
数
逻字
辑电
功 能
路
举例：
组合逻辑电路 时序逻辑电路
A B
输入 CI 变量
功能特点：任意时 刻的输出仅取决于 该时刻的输入，与
原状态无关。
S
输出
变量
CO
任何时刻，S和CO的取值只与A、B和CI的取值有关， 与电路过去的工作状态无关。
电路具有记忆1位二进制数据的功能。
5.1 SR锁存器
5.1.1 基本SR 锁存器
1. 基本SR锁存器 基本SR锁存器如图所示
电路说明： 两个互补的输出端Q和 Q 两个输入端R、S R- Reset 为置0端（复位端） S- Set 为置1端 （置位端） 逻辑表达式：Q R Q Q S Q
现态：R、S信号作用前Q端的状态， 现态用Qn表示，可简写为Q。
2
时序电路的模型
时序逻辑电路由进行逻辑运算的组合电路和起记忆作用的存储
电路组成。电路模型如图。
j
Ii
组合
电路 E 存储电路 k
O S
m
结构特征: 电路由组合电路和存储电路组成。 电路的输出信号由输入信号和状态信号决定。
基本双稳态电路
双稳态的概念：只有两种稳定的状态(0，1)，在外作用 下，可以从一个稳定状态变化到另一个稳定状态。
基本双稳态电路 1. 电路结构
最基本的双稳态电路如图所示 反馈
电路有两个互补的输出端Q和 Q Q端的状态定义为电路输出状态。
基本双稳态电路 2. 逻辑状态分析
1
0
0
1
0
1
1
0
0状态
1状态
在两种稳定状态中，输出Q和 Q 总是互补的；
具有0/1两种逻辑状态，一旦进入其中一种状态，就能长期保持
不变的单元电路，称双稳态电路；
5.1 SR锁存器
5.1.1 基本SR 锁存器
基本SR锁存器工作原理小结 ①. 输入信号高电平为有效电平 ②. R=0 S=0 都无效 保持不变 ③. R=1有效 置0 Q=0 ④. S=1有效 置1 Q=1 ⑤. 不允许S、R同时有效 输入信号约束条件：SR=0 波形图如图 S=1，置1，S撤销后仍为1 R=1，置0， R撤销后仍为0
次态：R、S信号作用后Q端的状态，
次态用Qn+1 表示。
逻辑符号
状态方程: Qn1 f (R,S, Q)
5.1 SR锁存器
工作原理
①. R = 0、S = 0
0
1
0
1
Q
Q
≥1
≥1
Qn1 f (R,S, Q) 5.1.1 基本SR 锁存器
1
0
工作原理
1
0
Q R S Qn+1 功能
Q
Q
000 0
1 0 0 1 保持
工作原理
②. R = 0、S = 1
1
0Байду номын сангаас
1
0
1
1
Q
Q
Q
≥1
≥1
≥1
R
SR
0
10
5.1.1 基本SR 锁存器
工作原理
0
Q R S Qn+1 功能
0
0 0 0 0 保持 10 01
Q
0 1 0 0 置0
11 00
≥1
0 0 1 1 置1
10 11
S
1
S信号有效，置1。
信号消失后，记忆1
5.1 SR锁存器
输入信号不能通过；
0S
B=1，L=A ，门被打开，输
入信号能通过。
使能信 号控制 门电路
E=0，G3、G4门被封锁， Q3=Q4 =0，锁存器状态不变； E=1，G3、G4门被打开， Q3=S ，Q4=R，锁存器状态随 输入信号R、S变化而变化。与基本SR锁存器功能一致。
例5.2.3 门控SR锁存器的E、S、R的波形如下图，设锁 存器初始状态Q=0，Q=1，画出Q和Q的波形。
E S R Q Q
16
工作原理
②. R = 1、S = 1
0
0
0
0
1
1
Q
Q
Q
≥1
≥1
≥1
R
SR
1
11
5.1.1 基本SR 锁存器
工作原理
Q R S Qn+1 功能
0
0 0 0 0 保持
0
10 01
Q
0 1 0 0 置0
11 00
0 0 1 1 置1
≥1
10 11
0 1 1 ？ 不允许 S 11 1？
1
不允许R、S信
号同时有效。
2. 逻辑门控SR锁存器 基本RS锁存器，锁存器状态直接受输入信号RS控制，一旦
输入信号变化，锁存器状态随之发生变化。
电路结构
逻辑符号
5.1 SR锁存器
基本SR锁存器
5.1.2 门控SR 锁存器
2. 逻辑门控SR锁存器
封锁概念
0R
从另一个角度看：L = 1有效，
B：控制信号，A：输入信号。
B=0，L=0(无效)， 门被封锁，