数电实验报告 实验二 利用MSI设计组合逻辑电路

设计，而不是只因为熟悉门电路设计就使用它。
数电实验报告
实验二 利用 MSI 设计组合逻辑电路
姓名： 学号： 班级： 院系： 指导老师：
2016 年
目录
实验目的： 错误!未定义书签。
实验器件与仪器： 错误!未定义书签。 实验原理： 错误!未定义书签。 实验内容： 错误!未定义书签。 实验过程： 错误!未定义书签。 实验总结： 错误!未定义书签。
F0-F7 波形可知，本实验电路达到了设计目标。
74LS197 的十六进制输出 Q3、Q2 作为 S2 和 S1 端的输入，Q1 作为 S0
端的输入，对应 A 信号。Q0 作为 B 信号输入。
真值表如下：
S1
S0
A
B
Y
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
1
0
1
0
0
0
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
表所示，试用 3 线-8 线译码器 74LS138 实现该电路。将 74LS197 连接 成八进制作为电路的输入信号源，将 Q1Q2Q3 分别与 ABC 连接，D 接 模拟开关，静态检测正确后，用示波器观察并记录 D = 1 时，CP、A、 B、C 及 F0-F7 的波形。 LU（Logic Unit，逻辑单元）设计，在实验箱上实现。 用八选一数据选择器 151 设计一个函数发生器电路，它的功能如下表 所示。待静态测试检查电路工作正常后，进行动态测试。将 74LS197 连接成十六进制作为电路的输入信号源，用示波器观察并记录 CP、 S1、S0、A、B、Y 的波形。 AU（Arithmetic Unit，算术单元）设计，在实验箱上实现。 设计一个半加半减器，输入为 S、A、B，其中 S 为功能选择口。当 S = 0 时输出 A+B 及进位；当 S=1 时输出 A-B 及借位。 利用卡诺图化简后只用门电路实现。 使用 74LS138 实现。 使用 74LS151 实现，可分两次连线单独记录和/差结果、进/借位结果、 或使用两块 74LS151 实现。 ALU（Arithmetic & Logic Unit，算术逻辑单元，本内容只做仿真） 用 proteus 设计一个六输入二输出的 ALU。 六个输入包括了三个控制端和三个数据输入端。 控制端：S2、S1、S0 决定 ALU 的 8 种功能，其中指定 6 种功能为与、 或、非、异或、全加、全减，剩余功能自由拟定。
实验过程与结果：
按实验内容连接电路，先将 F0-F7 分别接到 8 个 led，用单步脉冲检 查电路是否连接正确。LED 灯亮灭情况无误后，74LS197 接 10KHz 方 波输入信号，用示波器观察并记录下了各组信号。由于疏忽，报告里 照片中只有 F0-F7 的波形，有完整波形的图像并未记录下来，但就
1
0
0
0
0
1
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
0
最终得出 D0-D7 输入端连接如下图：
由于时间关系，本实验没经过单步调试的过程，直接用 10kHz 的方波 作为 74LS197 的输入信号，用示波器观察得波形如下图：
在后来添加的白线的后面，依次显示对应真值表顺序的波形。
用 74LS138 实现
由真值表可知，C1 对应
，Cn 对应
，用 74LS20
实现。
实验总结：
注意记录每个实验的示波器波形，作为实验报告的资料和实验的存
档。
示波器的使用已较为熟练，接触不良的影响依然存在。
学习到的新知识要会使用，不能停留在以前的思维方式，例如学会了
使用 MSI 设计逻辑电路，设计起来比门电路简单的话，就使用 MSI
数据输入端：当 ALU 进行全加（全减）运算时，三个数据输入端分别 为被加数（被减数）、加数（减数）、进位（借位）。当 ALU 进行逻辑 运算（与、或、非、异或）时，三个数据输入端中的两个作为操作数 的输入，另外一个可以忽略。 输出端：当 ALU 进行全加（全减）运算时，两个输出端分别为和（差）、 进位（借位）。当 ALU 进行逻辑运算时，两个输出端为逻辑运算的结 果和结果的取反。 一种供参考的 ALU 功能表： 提示：ALU 的输入端接六位计数器（000000~111111）的输出。
候，可由逻辑图写出。
从上式可看出。 - 同时又是 S2、S1、S0 这三个变量的全部最小项 的译码输出。所以这种译码器也叫最小项译码器。如果将 S2、S1、S0 当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当 的组合起来，便可产生任何形式的三变量组合逻辑函数。 用逻辑选择器实现组合逻辑电路 数据选择器的功能是从一组输入数据中选出某一个信号输出。或称为 多路开关。如双四选一数据选择器 74LS153
本实验一共完成了两次，一次使用门电路完成，一次使用 74LS138 完
成。真值表如下：
S
P1
P2
C1
Cn
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
0
0
1
0
1
1
1
1
Hale Waihona Puke Baidu
1
0
1
0
1
1
1
0
0
用门电路实现 得出表达式 C1 = P1 +P2 ，用 74LS86 上的异或门实现
Cn = *P2*S + P1*P2* = P2*( *S + P1* )，用 74LS86 和 74LS08 实现。
Y1 和 Y2 为两个独立的输出端， 和 为附加控制端用于控制电路工 作状态和扩展功能。A1、A0 为地址输入端。D10、D11、D12、D13 或 D20、D21、D22、D23 为数据输入端。通过选定不同的地址代码即 可从 4 个数据输入端选出要的一个，并送到输出端 Y。输出逻辑式可 写成
其简化真值表如下表所示。
S1
A1
A0
Y1
1
X
X
0
0
0
0
D10
0
0
1
D11
0
1
0
D12
0
1
1
D13
从上述可知，如果将 A1A0 作为两个输入变量，同时令 D10、D11、 D12、D13 为第三个输入变量的适当状态（包括原变量、反变量、0 和 1），就可以在数据选择器的输出端产生任何形式的三变量组合逻 辑电路。
实验内容：
数据分配器与数据选择器功能正好相反。它是将一路信号送到地址选 择信号指定的输出。如输入为 D，地址信号为 A、B、C，可将 D 按地 址分配到八路输出 F0、F1、F2、F3、F4、F5、F6、F7。其真值表如下
实验：
实验目的：
熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使 用方法。 掌握用 MSI 设计的组合逻辑电路的方法。
实验器件与仪器：
数字电路实验箱、数字万用表、示波器。 虚拟器件：74LS00，74LS197，74LS138，74LS151
实验原理：
中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻 辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现 任意逻辑函数。 用译码器实现组合逻辑电路 译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。 如 3 线-8 线译码器。当附加控制门 Gs 的输入为高电平（S = 1）的时