电子技术基础数电部分课后答案(第五版康华光6-3
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
n Q0
n n
输出方程
Y Q A
1
0 × A
0 0
0 1
n
J1
K1 × Q1 ×
n
激励方程
n
Q0 × × A × 0
0 Q1 ×
0 × A
1 ×
0 ×
× 1
J 1 Q0 A
n Q0
J0 0 Q1 ×
n
K0 × ×
n
n Q0
K A
1
1 × A
× ×
× Q1 ×
× × A
0 0
1 1
J0 A
D0
D Q A
n 1 0 0
Q0 0 1 1 × 1 A 1 1 × ×
n
Y 0 0 Q1
n
Q0 0 0 0 0 × 1 A 0 1 × ×
n
0 0 × × Q1
n
Y Q Q Q A
n n n 1 0 2
0 Q
n 2
× 0
× ×
Q2
n
× 0
画出逻辑电路
& A D0 FF0 1D C1 R Q0 Q0 & ≥ 1 Q2Q1Q0+Q1A+Q 2A
00 0/1 11 1/0 0/0 1/0 01
0/1
c
1/0
1/0
现态 Q1Q 0 00 01 11
4、选择触发器的类型
触发器个数: 两个。 类型：采用对 CP 下降沿敏感的 JK 触发器。
Q1n+1 Q0n+1 ／Y A=0
00 / 0 00 / 0 00 / 1
A=1
01 /0 11 /0 11 /0
000 / 0
011 / 1
011 / 1
三种状态分配方案
方案1 状态 自然二进制 码 a b 000 001
方案2 格雷码
000 001
方案3 “一对一”
00001 00010
c
d e
010
011 100
011
010 110
00100
01000 10000
3、求激励方程、输出方程 状态转换真值表
0 1 1 0 0 1 1 0 0 0
1 0 1 0 1 0 1 0 0 0
D3、 D2、 D1、 D0、是触发器初态还是次态的函数？ D3、 D2、 D1、 D0是触发器初态的函数
画出各触发器激励信号的卡诺图
D3 0 0 Q3
n
Q1 0 0 × 0 Q0
n
n
D2
Q1 0 0 1 × 0 Q0
n
n
K0 A
6. 根据激励方程和输出方程画出逻辑图,并检查自启动能力 激励方程 输出方程
J Q A
1 0
K A
1
Y Q A
1
J A
0
K A
0
FF0 A 1 1J Q0
&
FF1 1J Q1 &
＞C1
1K
＞C1
1K
Y
CP
0/0
检查自启动能力和输出 当 Q1 Q = 10时 0
0/0 0/1
(2) 确定激励方程组
计数脉 冲CP的 顺序
现
态
次 态
激励信号
n+1 n n n n n+1 n+1 n+1 D D D D Q1 Q1 Q 0 Q 3 Q3 Q2 Q2 1 0 3 Q0 2
0 1 2 3 4 5 6 7 8 9
0 0 0 0 0 0 0 0 1 1
0 0 0 0 1 1 1 1 0 0
0 1 × ×
0 0 × ×
n
n
1 0 × ×
0 1 × ×
n
1 × 0 Q3
× 1
Q2
Q2
n n D3 Q3 Q0
n n n Q2 Q1 Q0
n n n n n n n D2 Q2 Q1 Q2 Q0 Q2 Q1 Q0
D1 0 0 Q3
n
Q1 1 1 × 0 Q0
n
n
D0 1
n n
00
1/0
01
1/0
A=0 A=1
Q Q = 00
1
0
Y 1
Y 0
1
0/1
10
1/0
11
1/0
Q Q = 11
1
0
能自启动
输出方程 Y
Q A
1
Y QQ A
0
修改电路 输出方程 Y
Q A
1
Y QQ A
1 0
FF0 A 1 1J Q0
&
FF1 1J Q1 &
＞C1
1K
＞C1
1K
Y
CP
例6.3.3用D 触发器设计状态变化满足下状态图的时序逻辑电路
0 0 0 0 0 0 0 0 1 1
0 0 0 0 1 1 1 1 0 0
0 0 1 1 0 0 1 1 0 0
0 1 0 1 0 1 0 1 0 1
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
0 1 1 0 0 1 1 0 0 0
1 0 1 0 1 0 1 0 1 0
A=0 a/0 c/0 a/0 e/0 a/0 A=1 b/0 d/0 d/0 d/1 d/1
现态 000 001 010
次态/输出（Sn+1/Y） A=0 000 / 0 010 / 0 000 / 0 A=1 001 / 0 011 / 0 011 / 0
a b c d e
011
100
100 / 0
a
b
c d e f g
c/0
a/0 e/0 a/0 g/0 a/0
d/0
d/0 f/1 f/1 f/1 f/1
a b c
d
e f
e/0
a/0 e/0
f/1
f/1 f/1
2、状态编码 a=000;b=001;c=010 ;d=011;e=100
最后简化的状态表
现态
（Sn）
已分配状态的状态表
（Sn）
次态/输出（Sn+1/Y）
次态去的两个状态称为等价状态。
（3）状态编码（状态分配）
状态编码（状态分配）：给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数：
2n-1<M≤2n
（M--状态数; n--触发器的个数）
编码原则：应有利于激励方程和输出方程的化简及电路的稳定可靠。
（4）选择触发器的类型 （5）求出电路的激励方程和输出方程 （6）画出逻辑图并检查自启动能力
n n n n n n n D2 Q2 Q1 Q2 Q0 Q2 Q1 Q0
n D0 Q0
&
CP
& ≥1
＞
≥1
＞ ＞
1D R 1D R Q
1
& ≥1
＞
1D R 1D
CP RESE T
RESE T
R
C1
C1
C1
C1
＞
＞
＞
＞
R
C1
1D
Q FF
3 3
R
Q3
2
Q
1D C1FF
2
R
FFC1
1
1D
Q1 0 0 × 0 Q0
n
n
0 0 × ×
1 1 × ×
0 0 × ×
1 1 × ×
n
1 × 1 Q3
× 0
Q2
Q2
n n D1 Q1 Q0
n n n Q3 Q1 Q0
n D0 Q0
(3) 画出逻辑图，并检查自启动能力
n n n n n D3 Q3 Q0 Q2 Q1 Q0
n n n n n D1 Q1 Q0 Q3 Q1 Q0
0
0 0 1 0
1
0
0
1
0
1
1
1
D2 0 0 0 0 × 0 A 0 0 × ×
Q0
n
D1 0 1 Q1
n
Q0 0 0 0 1 × 1 A 1 1 × ×
n
1 0 × ×
Q
n 1
D Q
2
n 1
2
Q Q A
n n 1 0
Q2Baidu Nhomakorabea
n
n
× 0
× ×
Q2
n
× 0
D Q Q Q A Q A
n n n 1 0 1 1 2
5. 求激励方程和输出方程
J=X K=1
S=x R=0
现态 Q1Q0 00
Q1n+1 Q0n+1 ／Y A=0 00 / 0 00 / 0 00 / 1 A=1 01 /0 11 /0 11 /0
J=X K=0
1
0
J=0 K=X
S=0 R=x
01 11
J=1 K=X
n Q1
状态转换真值表及激励信号
Q
n
2
Q
0 0 0 0
n
1
Q
0 0 1 1
n
0
A 0 1 0 1
Q
n1
2
(D2) 0 0 0 0
Q
n1
1
(D1 ) 0 0 1 1
Q
n1
0
(D0) 0 1 0 1
Y 0 0 0 0
0 0 0 0
0
0 0 0 1
1
1 1 1 0
0
0 1 1 0
0
1 0 1 0
0
0 1 0 0
0
1 0 1 0
0
1 0 1 0
A=1
b/ 0 c/ 0 c/ 0 b/ 0
1/0
a b c d
1/0
2. 状态化简
0/0
0/0 1/0
现态
次态／输出
a
b
1/0
A=0
A=1
a
b
1/0
a/ 0
a/ 0 a/1
b /0
c/0 c /0
0/1
c
c
3、状态分配
0/0 0/0
令 a = 00，b = 01，c = 11，
0/0
a
1/0
b
1/0
0 0 1 1 0 0 1 1 0 0
0 1 0 1 0 1 0 1 0 1
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
0 1 1 0 0 1 1 0 0 0
1 0 1 0 1 0 1 0 1 0
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
6.3.2 同步时序逻辑电路设计举例
例6.3.1 用D触发器设计一个8421 BCD码同步十进制加计数器。 8421码同步十进制加计数器的状态表
计数脉 冲CP的 顺序 现 态 次 态
n+1 n n n n n+1 n+1 n+1 Q Q Q Q3 Q Q Q2 1 0 3 Q 1 2 0
0 1 2 3 4 5 6 7 8 9
次态/输出（Sn+1/Y） A=0 a/0 A=1 b/0
（Sn）
a
b
c d e f g
c/0
a/0 e/0 a/0 g/0 a/0
d/0
d/0 f/1 f/1 f/1 f/1
2、状态表化简 第一次化简状态表
现态
（Sn）
现态
（Sn）
次态/输出（Sn+1/Y） A=0 a/0 A=1 b/0
次态/输出（Sn+1/Y） A=0 a/0 c/0 a/0 A=1 b/0 d/0 d/0
0/0 a 1/0 0/0 b 1/0 1/0 g 1/1 0/0 d 1/1 f 1/1 0/0 1/1 e 0/0 0/0 c 0/0
1、列出原始状态表 原始状态表
0/0
现态
a 1/0 0/0 b 1/0 1/0 g 1/1 0/0 d 1/1 f 1/1 0/0 1/1 e 0/0 0/0 c 0/0
Q FF
0 0
R
C1
1D
Q3 FF3 Q3
Q2 Q2 FF2
Q1
Q1 FF 1
Q0 Q0 FF0
Q2
Q1
Q0
画出完全状态图
0000 0001 0010 0011
1011 1010
1001
Q3Q2Q1Q0
0100
1101 1100
1000
0111
0110
0101
1111
1110
电路具有自启动能力
例2: 设计一个串行数据检测器。电路的输入信号A是与时钟 脉冲同步的串行数据，其时序关系如下图所示。输出信 号为Y；要求电路在A信号输入出现110序列时，输出信 号Y为1，否则为0。 解: (1)根据给定的逻辑功能建立原始状态图和原始状态表 1.）确定输入、输出变量及电路的状态数: 输入变量：A 输出变量：Y 状态数：4个
n +1 Q0 Q1
n Q0
A
n +1
Y
J1
激励信号 K1 J0
× × × ×
K0
× ×
0 0 0
0 0 1
0 1 0
0 1 1
1 1 1
1 0 1
0 0 0 1 0 1
0 1 0 1 0 1
0 0 0 0 1 0
0 0 0 1
× ×
1 0
0 1 × 0 × ×
1
×
1 0
卡诺图化简得
Y Q0 0 Q1 ×
2.）定义输入 输出逻辑状态和每个电路状态的含义； a —— 初始状态; b—— A输入1后;
c —— A输入11后;
d —— A输入110后。
列出原始状态转换表
S A/Y 0/0 a 0/0 0/0 d 1/0 0/1 c 1/0
初始状态
现态
b
次态/输出
A=0
a/ 0 a/ 0 d/ 1 a/ 0
画出 逻辑图 并检查 自启动 能力
（1）根据给定的逻辑功能建立原始状态图和原始状态表
①明确电路的输入条件和相应的输出要求，分别确定输入变量 和输出变量的数目和符号。
②找出所有可能的状态和状态转换之间的关系，建立原始状态图。 ③根据原始状态图建立原始状态表。 （2）状态化简-----求出最简状态图 状态化简：合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的输出，并转换到同一个
6.3 同步时序逻辑电路的设计
同步时序逻辑电路的设计是分析的逆过程,其任务
是根据实际逻辑问题的要求，设计出能实现给定逻
辑功能的电路。
6.3.1 设计同步时序逻辑电路的一般步骤
同步时序电路的设计过程
由给定的逻 辑功能建立 原始状态图 和原始状态 表
状态 化简
状态 分配
选择 触发 器类 型
确定 激励方程组 和 输出方程组
D1 CP
FF1 1D C1 R
Q1 Q1 1
&
Q1Q0 A
D2 R
FF2 1D C1 R
Q2 Q2
1 &
≥ 1
Y=Q1Q0A+Q2 A
画出完整的状态图，检查所设计的计数器能否自启动.
0/0 000 0/0 100 1/1 0/0 111 0/0 1/1 1/0 011 1/1 1/0 001 0/0 0/0 0/0 1/0 010 1/1 1/1 101 110 0/0
n n
输出方程
Y Q A
1
0 × A
0 0
0 1
n
J1
K1 × Q1 ×
n
激励方程
n
Q0 × × A × 0
0 Q1 ×
0 × A
1 ×
0 ×
× 1
J 1 Q0 A
n Q0
J0 0 Q1 ×
n
K0 × ×
n
n Q0
K A
1
1 × A
× ×
× Q1 ×
× × A
0 0
1 1
J0 A
D0
D Q A
n 1 0 0
Q0 0 1 1 × 1 A 1 1 × ×
n
Y 0 0 Q1
n
Q0 0 0 0 0 × 1 A 0 1 × ×
n
0 0 × × Q1
n
Y Q Q Q A
n n n 1 0 2
0 Q
n 2
× 0
× ×
Q2
n
× 0
画出逻辑电路
& A D0 FF0 1D C1 R Q0 Q0 & ≥ 1 Q2Q1Q0+Q1A+Q 2A
00 0/1 11 1/0 0/0 1/0 01
0/1
c
1/0
1/0
现态 Q1Q 0 00 01 11
4、选择触发器的类型
触发器个数: 两个。 类型：采用对 CP 下降沿敏感的 JK 触发器。
Q1n+1 Q0n+1 ／Y A=0
00 / 0 00 / 0 00 / 1
A=1
01 /0 11 /0 11 /0
000 / 0
011 / 1
011 / 1
三种状态分配方案
方案1 状态 自然二进制 码 a b 000 001
方案2 格雷码
000 001
方案3 “一对一”
00001 00010
c
d e
010
011 100
011
010 110
00100
01000 10000
3、求激励方程、输出方程 状态转换真值表
0 1 1 0 0 1 1 0 0 0
1 0 1 0 1 0 1 0 0 0
D3、 D2、 D1、 D0、是触发器初态还是次态的函数？ D3、 D2、 D1、 D0是触发器初态的函数
画出各触发器激励信号的卡诺图
D3 0 0 Q3
n
Q1 0 0 × 0 Q0
n
n
D2
Q1 0 0 1 × 0 Q0
n
n
K0 A
6. 根据激励方程和输出方程画出逻辑图,并检查自启动能力 激励方程 输出方程
J Q A
1 0
K A
1
Y Q A
1
J A
0
K A
0
FF0 A 1 1J Q0
&
FF1 1J Q1 &
＞C1
1K
＞C1
1K
Y
CP
0/0
检查自启动能力和输出 当 Q1 Q = 10时 0
0/0 0/1
(2) 确定激励方程组
计数脉 冲CP的 顺序
现
态
次 态
激励信号
n+1 n n n n n+1 n+1 n+1 D D D D Q1 Q1 Q 0 Q 3 Q3 Q2 Q2 1 0 3 Q0 2
0 1 2 3 4 5 6 7 8 9
0 0 0 0 0 0 0 0 1 1
0 0 0 0 1 1 1 1 0 0
0 1 × ×
0 0 × ×
n
n
1 0 × ×
0 1 × ×
n
1 × 0 Q3
× 1
Q2
Q2
n n D3 Q3 Q0
n n n Q2 Q1 Q0
n n n n n n n D2 Q2 Q1 Q2 Q0 Q2 Q1 Q0
D1 0 0 Q3
n
Q1 1 1 × 0 Q0
n
n
D0 1
n n
00
1/0
01
1/0
A=0 A=1
Q Q = 00
1
0
Y 1
Y 0
1
0/1
10
1/0
11
1/0
Q Q = 11
1
0
能自启动
输出方程 Y
Q A
1
Y QQ A
0
修改电路 输出方程 Y
Q A
1
Y QQ A
1 0
FF0 A 1 1J Q0
&
FF1 1J Q1 &
＞C1
1K
＞C1
1K
Y
CP
例6.3.3用D 触发器设计状态变化满足下状态图的时序逻辑电路
0 0 0 0 0 0 0 0 1 1
0 0 0 0 1 1 1 1 0 0
0 0 1 1 0 0 1 1 0 0
0 1 0 1 0 1 0 1 0 1
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
0 1 1 0 0 1 1 0 0 0
1 0 1 0 1 0 1 0 1 0
A=0 a/0 c/0 a/0 e/0 a/0 A=1 b/0 d/0 d/0 d/1 d/1
现态 000 001 010
次态/输出（Sn+1/Y） A=0 000 / 0 010 / 0 000 / 0 A=1 001 / 0 011 / 0 011 / 0
a b c d e
011
100
100 / 0
a
b
c d e f g
c/0
a/0 e/0 a/0 g/0 a/0
d/0
d/0 f/1 f/1 f/1 f/1
a b c
d
e f
e/0
a/0 e/0
f/1
f/1 f/1
2、状态编码 a=000;b=001;c=010 ;d=011;e=100
最后简化的状态表
现态
（Sn）
已分配状态的状态表
（Sn）
次态/输出（Sn+1/Y）
次态去的两个状态称为等价状态。
（3）状态编码（状态分配）
状态编码（状态分配）：给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数：
2n-1<M≤2n
（M--状态数; n--触发器的个数）
编码原则：应有利于激励方程和输出方程的化简及电路的稳定可靠。
（4）选择触发器的类型 （5）求出电路的激励方程和输出方程 （6）画出逻辑图并检查自启动能力
n n n n n n n D2 Q2 Q1 Q2 Q0 Q2 Q1 Q0
n D0 Q0
&
CP
& ≥1
＞
≥1
＞ ＞
1D R 1D R Q
1
& ≥1
＞
1D R 1D
CP RESE T
RESE T
R
C1
C1
C1
C1
＞
＞
＞
＞
R
C1
1D
Q FF
3 3
R
Q3
2
Q
1D C1FF
2
R
FFC1
1
1D
Q1 0 0 × 0 Q0
n
n
0 0 × ×
1 1 × ×
0 0 × ×
1 1 × ×
n
1 × 1 Q3
× 0
Q2
Q2
n n D1 Q1 Q0
n n n Q3 Q1 Q0
n D0 Q0
(3) 画出逻辑图，并检查自启动能力
n n n n n D3 Q3 Q0 Q2 Q1 Q0
n n n n n D1 Q1 Q0 Q3 Q1 Q0
0
0 0 1 0
1
0
0
1
0
1
1
1
D2 0 0 0 0 × 0 A 0 0 × ×
Q0
n
D1 0 1 Q1
n
Q0 0 0 0 1 × 1 A 1 1 × ×
n
1 0 × ×
Q
n 1
D Q
2
n 1
2
Q Q A
n n 1 0
Q2Baidu Nhomakorabea
n
n
× 0
× ×
Q2
n
× 0
D Q Q Q A Q A
n n n 1 0 1 1 2
5. 求激励方程和输出方程
J=X K=1
S=x R=0
现态 Q1Q0 00
Q1n+1 Q0n+1 ／Y A=0 00 / 0 00 / 0 00 / 1 A=1 01 /0 11 /0 11 /0
J=X K=0
1
0
J=0 K=X
S=0 R=x
01 11
J=1 K=X
n Q1
状态转换真值表及激励信号
Q
n
2
Q
0 0 0 0
n
1
Q
0 0 1 1
n
0
A 0 1 0 1
Q
n1
2
(D2) 0 0 0 0
Q
n1
1
(D1 ) 0 0 1 1
Q
n1
0
(D0) 0 1 0 1
Y 0 0 0 0
0 0 0 0
0
0 0 0 1
1
1 1 1 0
0
0 1 1 0
0
1 0 1 0
0
0 1 0 0
0
1 0 1 0
0
1 0 1 0
A=1
b/ 0 c/ 0 c/ 0 b/ 0
1/0
a b c d
1/0
2. 状态化简
0/0
0/0 1/0
现态
次态／输出
a
b
1/0
A=0
A=1
a
b
1/0
a/ 0
a/ 0 a/1
b /0
c/0 c /0
0/1
c
c
3、状态分配
0/0 0/0
令 a = 00，b = 01，c = 11，
0/0
a
1/0
b
1/0
0 0 1 1 0 0 1 1 0 0
0 1 0 1 0 1 0 1 0 1
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
0 1 1 0 0 1 1 0 0 0
1 0 1 0 1 0 1 0 1 0
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
6.3.2 同步时序逻辑电路设计举例
例6.3.1 用D触发器设计一个8421 BCD码同步十进制加计数器。 8421码同步十进制加计数器的状态表
计数脉 冲CP的 顺序 现 态 次 态
n+1 n n n n n+1 n+1 n+1 Q Q Q Q3 Q Q Q2 1 0 3 Q 1 2 0
0 1 2 3 4 5 6 7 8 9
次态/输出（Sn+1/Y） A=0 a/0 A=1 b/0
（Sn）
a
b
c d e f g
c/0
a/0 e/0 a/0 g/0 a/0
d/0
d/0 f/1 f/1 f/1 f/1
2、状态表化简 第一次化简状态表
现态
（Sn）
现态
（Sn）
次态/输出（Sn+1/Y） A=0 a/0 A=1 b/0
次态/输出（Sn+1/Y） A=0 a/0 c/0 a/0 A=1 b/0 d/0 d/0
0/0 a 1/0 0/0 b 1/0 1/0 g 1/1 0/0 d 1/1 f 1/1 0/0 1/1 e 0/0 0/0 c 0/0
1、列出原始状态表 原始状态表
0/0
现态
a 1/0 0/0 b 1/0 1/0 g 1/1 0/0 d 1/1 f 1/1 0/0 1/1 e 0/0 0/0 c 0/0
Q FF
0 0
R
C1
1D
Q3 FF3 Q3
Q2 Q2 FF2
Q1
Q1 FF 1
Q0 Q0 FF0
Q2
Q1
Q0
画出完全状态图
0000 0001 0010 0011
1011 1010
1001
Q3Q2Q1Q0
0100
1101 1100
1000
0111
0110
0101
1111
1110
电路具有自启动能力
例2: 设计一个串行数据检测器。电路的输入信号A是与时钟 脉冲同步的串行数据，其时序关系如下图所示。输出信 号为Y；要求电路在A信号输入出现110序列时，输出信 号Y为1，否则为0。 解: (1)根据给定的逻辑功能建立原始状态图和原始状态表 1.）确定输入、输出变量及电路的状态数: 输入变量：A 输出变量：Y 状态数：4个
n +1 Q0 Q1
n Q0
A
n +1
Y
J1
激励信号 K1 J0
× × × ×
K0
× ×
0 0 0
0 0 1
0 1 0
0 1 1
1 1 1
1 0 1
0 0 0 1 0 1
0 1 0 1 0 1
0 0 0 0 1 0
0 0 0 1
× ×
1 0
0 1 × 0 × ×
1
×
1 0
卡诺图化简得
Y Q0 0 Q1 ×
2.）定义输入 输出逻辑状态和每个电路状态的含义； a —— 初始状态; b—— A输入1后;
c —— A输入11后;
d —— A输入110后。
列出原始状态转换表
S A/Y 0/0 a 0/0 0/0 d 1/0 0/1 c 1/0
初始状态
现态
b
次态/输出
A=0
a/ 0 a/ 0 d/ 1 a/ 0
画出 逻辑图 并检查 自启动 能力
（1）根据给定的逻辑功能建立原始状态图和原始状态表
①明确电路的输入条件和相应的输出要求，分别确定输入变量 和输出变量的数目和符号。
②找出所有可能的状态和状态转换之间的关系，建立原始状态图。 ③根据原始状态图建立原始状态表。 （2）状态化简-----求出最简状态图 状态化简：合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的输出，并转换到同一个
6.3 同步时序逻辑电路的设计
同步时序逻辑电路的设计是分析的逆过程,其任务
是根据实际逻辑问题的要求，设计出能实现给定逻
辑功能的电路。
6.3.1 设计同步时序逻辑电路的一般步骤
同步时序电路的设计过程
由给定的逻 辑功能建立 原始状态图 和原始状态 表
状态 化简
状态 分配
选择 触发 器类 型
确定 激励方程组 和 输出方程组
D1 CP
FF1 1D C1 R
Q1 Q1 1
&
Q1Q0 A
D2 R
FF2 1D C1 R
Q2 Q2
1 &
≥ 1
Y=Q1Q0A+Q2 A
画出完整的状态图，检查所设计的计数器能否自启动.
0/0 000 0/0 100 1/1 0/0 111 0/0 1/1 1/0 011 1/1 1/0 001 0/0 0/0 0/0 1/0 010 1/1 1/1 101 110 0/0