电子技术基础数电部分课后答案(第五版康华光6-3
数电课后答案解析康华光第五版(完整)
gragnieban dAl l t h i ng st he i rb ei n gtllAdnaemitaat i me an d2>由真值表画出卡诺图eragniebnisgnihtllAdehtnisgnhtllAdnaet h 000=(Vcc-ehtnisgan dAl l t h i ni nt he i rb ei D I 4.5mA解：由逻辑电路写出逻辑表达式L AB AB A B=+=A 信号相同时，输出为1，不同时，输出为0如图所示试用2输入与非门设计一个3输入的组合逻辑电路。
当输入的二进制码小于；输入大于等于3时，输出为1。
根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。
由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图Al l t h i ng si nt he *L A BC A BC=+=用2输入与非门实现上述逻辑表达式某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。
当满足以下条件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。
输入与非门设计该表决电路。
）设一位教练和三位球迷分别用A 和时表示不同意，输出L 表示表决结果。
me an dAl l t h i ng si n由卡诺图化简得L=AB+AC+AD+BCD由于规定只能用2输入与非门，将上式变换为两变量的与非 ****L AB AC AD BCD AB AC ==．3 判断图所示电路在什么条件下产生竞争冒险，怎at i me an dAl l t h i ng si nt he i rb 解： 根据电路图写出逻辑表达式并化简得*L A B = 当A=0，C=1时， 有可能产生竞争冒险，为消除可能产生的竞争冒险，L B B =+4.4.4 试用74HC147设计键盘编码电路，十个按键分别对应十进制数为8421BCD 码。
要求按键9的优先级别最高，并且有工作状态标志，以说明没有按键按下和按键0按下两种情况。
电子技术基础数字部分第五版康光华主编第1~6章章节详细习题答案
第一章习题答案一周期性信号的波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比0121112（ms）图题1.1.4解： 周期T=10ms 频率f=1/T=100Hz占空比q=t w /T ×100%=1ms/10ms ×100%=10%将下列十进制数转换为二进制数、八进制数和十六进制数，要求误差不大于2-4：（1）43（2）127（3）（4）解：1. 转换为二进制数：（1）将十进制数43转换为二进制数，采用“短除法”，其过程如下：2 43 ………………………余1……b 02 21 ………………………余1……b 12 1 ………………………余1……b 52 2 ………………………余0……b 42 5 ………………………余1……b 32 10 ………………………余0……b 2高位低位从高位到低位写出二进制数，可得（43）D =（101011）B（2）将十进制数127转换为二进制数，除可用“短除法”外，还可用“拆分比较法”较为简单： 因为27=128，因此（127）D =128-1=27-1=（1000 0000）B -1=（111 1111）B（3）将十进制数转换为二进制数，整数部分（254）D =256-2=28-2=（1 0000 0000）B -2=（1111 1110）B 小数部分（）D =（）B（）D=（1111 ）B（4）将十进制数转换为二进制数整数部分（2）D=（10）B小数部分（）D=（）B演算过程如下：0.718×2=1.436……1……b-1 0.436×2=0.872……0……b-2 0.872×2=1.744……1……b-3 0.744×2=1.488……1……b-4 0.488×2=0.976……0……b-5 0.976×2=1.952……1……b-6高位低位要求转换误差小于2-4，只要保留小数点后4位即可，这里算到6位是为了方便转换为8进制数。
《电子技术基础》第五版高教康华光版部分课后答案
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制2 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于4（2）127 （4）2.718解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 (3)A B AB AB ⊕=+（A ⊕B ）=AB+AB 解：真值表如下A B A B ⊕ABAB A B ⊕AB +AB0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
数电课后标准答案康华光第五版（完整）
数电课后标准答案康华光第五版（完整）第⼀章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的⼆进制数0101101001．1．4⼀周期性数字波形如图题所⽰，试计算：（1）周期；（2）频率；（3）占空⽐例MSB LSB0 1 2 11 12 （ms）解：因为图题所⽰为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空⽐为⾼电平脉冲宽度与周期的百分⽐，q=1ms/10ms*100%=10%1.2数制2 1.2.2将下列⼗进制数转换为⼆进制数，⼋进制数和⼗六进制数（要求转换误差不⼤于4（2）127 （4）2.718解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4⼆进制代码1.4.1将下列⼗进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试⽤⼗六进制写书下列字符繁荣ASCⅡ码的表⽰：P28（1）+ （2）@ （3）you (4)43解：⾸先查出每个字符所对应的⼆进制表⽰的ASCⅡ码，然后将⼆进制码转换为⼗六进制数表⽰。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的⼗六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的⼗六紧张数分别为34,331.6逻辑函数及其表⽰⽅法1.6.1在图题1. 6.1中，已知输⼊信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与⾮， (b)为同或⾮，即异或第⼆章逻辑代数习题解答2.1.1 ⽤真值表证明下列恒等式 (3)A B AB AB ⊕=+（A ⊕B ）=AB+AB 解：真值表如下A B A B ⊕ABAB A B ⊕AB +AB0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
《电子技术基础》康华光第五版模电课后问答题答案
第二章运算放大器2.1 集成电路运算放大器2.1.1答；通常由输入级，中间级，输出级单元组成，输入级由差分式放大电路组成，可以提高整个电路的性能。
中间级由一级或多级放大电路组成，主要是可以提高电压增益。
输出级电压增益为1，可以为负载提供一定的功率。
2.1.2答：集成运放的电压传输曲线由线性区和非线性区组成，线性区的直线的斜率即Vvo 很大，直线几乎成垂直直线。
非线性区由两条水平线组成，此时的Vo达到极值，等于V+或者V-。
理想情况下输出电压+Vom=V+,-Vom=V-。
2.1.3答：集成运算放大器的输入电阻r约为10^6欧姆，输出电阻r约为100欧姆，开环电压增益Avo约为10^6欧姆。
2.2 理想运算放大器2.2.1答：将集成运放的参数理想化的条件是：1.输入电阻很高，接近无穷大。
2.输出电阻很小，接近零。
3.运放的开环电压增益很大。
2.2.2答：近似电路的运放和理想运放的电路模型参考书P27。
2.3 基本线性运放电路2.3.1答:1.同相放大电路中，输出通过负反馈的作用，是使Vn自动的跟从Vp，使Vp≈Vn，或Vid=Vp-Vn≈0的现象称为虚短。
2.由于同相和反相两输入端之间出现虚短现象，而运放的输入电阻的阻值又很高，因而流经两输入端之间Ip=In≈0,这种现象称为虚断。
3.输入电压Vi通过R1作用于运放的反相端，R2跨接在运放的输出端和反相端之间，同相端接地。
由虚短的概念可知，Vn≈Vp=0,因而反相输入端的电位接近于地电位，称为虚地。
虚短和虚地概念的不同：虚短是由于负反馈的作用而使Vp≈Vn,但是这两个值不一定趋向于零，而虚地Vp,Vn接近是零。
2.3.2答：由于净输入电压Vid=Vi-Vf=Vp-Vm,由于是正相端输入，所以Vo为正值，Vo等于R1和R2的电压之和，所以有了负反馈电阻后，Vn增大了，Vp不变，所以Vid变小了，Vo 变小了，电压增益Av=Vo/Vi变小了。
由上述电路的负反馈作用，可知Vp≈Vn,也即虚短。
电子技术基础数字部分第五版康光华主编第1~6章章节详细习题答案
第一章习题答案1.1.4 一周期性信号的波形如图题1.1.4所示，试计算：（1）周期；（2）频率；（3）占空比012（ms）图题1.1.4解： 周期T=10ms 频率f=1/T=100Hz 占空比q=t w /T ×100%=1ms/10ms ×100%=10%1.2.2 将下列十进制数转换为二进制数、八进制数和十六进制数，要求误差不大于2-4： （1）43 （2）127 （3）254.25 （4）2.718 解：1. 转换为二进制数：（1）将十进制数43转换为二进制数，采用“短除法”，其过程如下：2 43 ………………………余1……b 02 21 ………………………余1……b 12 1 ………………………余1……b 52 2 ………………………余0……b 42 5 ………………………余1……b 32 10 ………………………余0……b20高位低位从高位到低位写出二进制数，可得（43）D =（101011）B（2）将十进制数127转换为二进制数，除可用“短除法”外，还可用“拆分比较法”较为简单： 因为27=128，因此（127）D =128-1=27-1=（1000 0000）B -1=（111 1111）B（3）将十进制数254.25转换为二进制数，整数部分（254）D =256-2=28-2=（1 0000 0000）B -2=（1111 1110）B 小数部分（0.25）D =（0.01）B （254.25）D =（1111 1110.01）B（4）将十进制数2.718转换为二进制数 整数部分（2）D =（10）B小数部分（0.718）D =（0.1011）B 演算过程如下：0.718×2=1.436……1……b-1 0.436×2=0.872……0……b-2 0.872×2=1.744……1……b-3 0.744×2=1.488……1……b-4 0.488×2=0.976……0……b-5 0.976×2=1.952……1……b-6高位低位要求转换误差小于2-4，只要保留小数点后4位即可，这里算到6位是为了方便转换为8进制数。
电子技术基础(数字部分)第五版答案康华光 电子技术基础第五版康华光课后答案
电子技术基础(数字部分)第五版答案康华光电子技术基础第五版康华光课后答案第一章数字逻辑习题1、1数字电路与数字信号图形代表的二进制数0001、1、4一周期性数字波形如图题所示，试计算：周期；频率；占空比例MSBLSB0121112解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms频率为周期的倒数，f=1/T=1/=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%数制将下列进制数转换为二进制数，八进制数和六进制数127 解：D=-1=B-1=B=O=H72D=B=O=H二进制代码将下列进制数转换为8421BCD码：43解：D=BCD试用六进制写书下列字符繁荣ASCⅡ码的表示：P28+ @ you43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为六进制数表示。
“+”的ASCⅡ码为0011，则B=H@的ASCⅡ码为1000000,B=Hyou的ASCⅡ码为本1111001,1111,1101,对应的六进制数分别为79,6F,7543的ASCⅡ码为0100,0110011,对应的六紧张数分别为34,33 逻辑函数及其表示方法在图题1、中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: 为与非，为同或非，即异或第二章逻辑代数习题解答用真值表证明下列恒等式ABABAB⊕=+=AB+AB解：真值表如下ABAB⊕ABABAB⊕AB+AB111111111111由最右边2栏可知，与AB+AB的真值表完全相同。
用逻辑代数定律证明下列等式AABCACDCDEACDE++++=++解：AABCACDCDE++++ABCACDCDE=+++AACDCDE=++ACDCDE=++ACDE=++用代数法化简下列各式ABCBC+解：ABCBC+ABABABAB=、+、+++BABAB=++ABB=+AB=+AB=ABCDABDBCDABCBDBC++++解：ABCDABDBCDABCBDBC++++ABCDDABDBCDCBACADCDBACADBACDABBCBD=++++=+++=+++=++=++画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门LABAC=+LDAC=+LABCDBCDBCDBCDABD=+++用卡诺图化简下列个式ABCDABCDABADABC++++解：ABCDABCDABADABC++++ ABCDABCDABCCDDADBBCCABCDD=+++++++++ ABCDABCDABCDABCDABCDABCDABCD=++++++LABCDmd=+ΣΣ解：LAD=+LABCDmd=+ΣΣ解:LADACAB=++已知逻辑函数LABBCCA=++，试用真值表,卡诺图和逻辑图表示解:1>由逻辑函数写出真值表ABCL1111111111111111112>由真值表画出卡诺图3>由卡诺图,得逻辑表达式LABBCAC=++用摩根定理将与或化为与非表达式LABBCACABBCAC=++=、、4>由已知函数的与非-与非表达式画出逻辑图第三章习题MOS逻辑门电路根据表题所列的三种逻辑门电路的技术参数，试选择一种最合适工作在高噪声环境下的门电路。
《电子技术基础》第五版课后答案 高教 康华光版
1．11.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.21.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 42?（2）127 （4）2.718解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H 72（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.41.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.61.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
课后答案网 课后答案网解: (a)为与非， (b)为同或非，即异或课后答案网 课后答案网(3)ABABAB⊕=+（A⊕B）=AB+AB解：真值表如下A B AB⊕ ABAB AB⊕ AB+AB0 0 0 1 0 1 10 1 1 0 0 0 01 0 1 0 0 0 01 1 0 0 1 1 1由最右边2栏可知，AB⊕与AB+AB的真值表完全相同。
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-时序逻辑电路【圣才出品】
号。同步时序电路的时钟脉冲 CP 或 CP 一般是不作为输入变量考虑的。
②找出所有可能的状态和状态转换之间的关系，则建立起原始状态图。 ③根据原始状态图建立原始状态表。 （2）状态化简 原始状态图或原始状态表很可能隐含多余的状态，去除多余状态的过程称为状态化简， 其目的是减少电路中触发器及门电路的数量，但不能改变原始状态图或原始状态表所表达的 逻辑功能。 状态化简建立在等价状态的基础上：如果两个状态作为现态，其任何相同输入所产生的 输出及建立的次态均完全相同，则这两个状态称为等价状态。凡是两个等价状态都可以合并 成一个状态而不改变输入-输出关系。 （3）状态分配 对每个状态指定一个特定的二进制代码，称为状态分配或状态编码。 ①要确定状态编码的位数。
3 / 61
圣才电子书 十万种考研考证电子书、题库视频学习平台
2．米利型和穆尔型时序电路 电路输出是输入变量及触发器状态的函数，这类时序电路称为米利型电路或米利型状态 机，它的一般化模型如图 6-2 所示。 电路输出仅仅取决于各触发器的状态，而不受电路当时的输入信号影响或没有输入变 量，这类电路称为穆尔型电路或穆尔型状态机，其模型如图 6-3 所示。
电子专业技术基础(数字部分)第五版答案康华光
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 42. （2）127 （4）2.718解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H 72 （4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3)ABABAB⊕=+（A⊕B）=AB+AB 解：真值表如下ABAB⊕ABABAB⊕AB+AB111111111111由最右边2栏可知，与AB+AB的真值表完全相同。
电子技术基础数字部分第五版(康华光)6-.-时序逻辑电路的分析与设计
y2 y1 = 10 （记为C）
y2 y1 = 11 （记为D）
并且该电路的状态表如前页所示。
从状态表中可知：若电路的初始状态为A，当输入X = 1 时， 在时钟脉冲的作用下，电路将进入次态C，且输出Z = 1。若 输入X 又由1变为0，则在时钟脉冲到来时，电路的次态变为 B，且输出Z为1。
状态方程 : Sn+1＝f3(E，Sn)
表达存储电路从现态到次态的转换关系式
I i输入 组合 激励 状态 电路 E
k
j 输出 存储电路
O S
CP m
2021/3/11
7
时序电路可从不同的角度进行分类：
1. 若按电路中状态改变的方式来分，可分为：
同步时序电路：有统一的时钟脉冲，只有在时钟脉冲作用 下，时序电路的状态才能发生改变，时钟脉冲起着同步的 作用。即存储电路里所有触发器有一个统一的时钟源，它 们的状态在同一时刻更新。
2021/3/11
4
时序逻辑电路的模型
外部输入（输入）
Ii
内部输入（状态）
组合
j
内部输出（激励）
外部输出（输出）
O
电路 E k
存储电路
S
CP m
结构特征: *电路由组合电路和存储电路组成。
*电路存在反馈。
2021/3/11
5
组合逻辑部分用来产生电路的输出和“激励”；存储元件则 用来记忆电路以前时刻的输入情况，并用“状态” 表征。时 钟信号起同步作用。
区别项 电路特性 电路结构 函数描述
2021/3/11
组合电路
输出仅与当前输入有关 不含存储元件 用输出函数描述
时序电路
输出与当前输入和现态有关
含存储元件
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-逻辑门电路【圣才出品】
第3章逻辑门电路3.1复习笔记一、MOS逻辑门电路1．逻辑电路的一般特性（1）输入和输出的高、低电平数字电路中的高、低电压常用高、低电平来描述，并规定在正逻辑体制中，用逻辑1和0分别表示高、低电平。
当逻辑电路的输入信号在一定范围内变化时，输出电压并不会改变，因此逻辑1和0对应一定的电压范围。
（2）噪声容限噪声容限表示门电路的抗干扰能力。
在数字系统中，各逻辑电路之间的连线可能会受到各种噪声的干扰，这些噪声会叠加在工作信号上，只要其幅度不超过逻辑电平允许的最小值或最大值，则输出逻辑状态不会受影响。
通常将这个最大噪声幅度称为噪声容限。
（3）传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间。
（4）功耗①静态功耗当电路的输出没有状态转换时的功耗。
静态时，CMOS电路的电流非常小，使得静态功耗非常低。
②动态功耗CMOS电路在输出发生状态转换时的功耗，它主要由两部分组成：a ．由于电路输出状态转换的瞬间，其等效电阻比较小，从而导致有较大的电流从电源VDD 经CMOS 电路流入地；b ．由于CMOS 管的负载通常是电容性的，因此当输出由高电平到低电平，或者由低电平到高电平转换时，会对电容进行充、放电，这个过程将增加电路的损耗。
（5）延时-功耗积理想的数字电路或系统，要求它既速度高，同时功耗低。
用符号DP 表示延时-功耗积：pd DDP t P 式中，pd t 为传输延迟时间，D P 为门电路功耗。
DP 值越小，特性越理想。
（6）扇入数和扇出数门电路的扇入数取决于它的输入端的个数。
门电路的扇出数指其在正常工作情况下，所能带同类门电路的最大数目。
考虑如下两种情况：①拉电流工作情况负载电流从驱动门流向外电路，输出为高电平的扇出数表示：②灌电流工作情况负载电流从外电路流入驱动门，驱动门所能驱动同类门的个数：2．MOS 开关及等效电路（1）MOS 管开关特性图3-1（a ）为N 沟道增强型MOS 管构成的开关电路。
电子技术基础数字部分第五版康光华主编第6章习题答案
第六章作业答案解：根据状态表作出对应的状态图如下：6.1.3 已知状态图如题图6.1.3所示，试列出其状态表。
00/010/06.1.8已知状态表如表题6.1.8所示，若电路的初始状态为Q 1Q 0=00，输入信号A 的波形如图题6.1.8所示，输出信号为Z ，试画出Q 1Q 0的波形（设触发器对下降沿敏感）。
解：根据已知的状态表及输入信号A=011001，该电路将从初始状态Q1Q0=00开始，按照下图所示的顺序改变状态：Q1Q0的波形图如下：CPAQQ16.2.1试分析图题6.2.1（a）所示时序电路，画出其状态表和状态图。
设电路的初始状态为0，试画出在图题6.2.1（b）所示波形的作用下，Q和Z的波形图。
CP AZ解：由电路图可写出该电路的状态方程和输出方程分别为：1n n Q A Q Z AQ+=⊕=状态图如下所示：0/1Q 和Z 的波形如下所示：CP A Q Z6.2.4分析图题6.2.4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图。
A CPZ解：电路的激励方程组为：10101011J Q K AQ J Q K ==== 状态方程组为：()11101101100nn n nnnnnn n Q Q Q QQ Q AQ Q Q Q A ++==+=+输出方程为： 10Z AQ Q =根据状态方程组和输出方程可列出状态表如下：状态图如下：6.3.2 某同步时序电路的状态图如图题6.3.2所示，试写出用D 触发器设计时的最简激励方程组。
解：由状态图可知，要实现该时序电路需要用3个D 触发器。
（2）画出各激励信号的卡诺图，在状态转换真值表中未包含的状态为不可能出现的，可作无关项处理。
（3）由卡诺图得到各激励信号的最简方程如下：22110nnnD Q D Q D Q === 6.3.5试用下降沿触发的JK 触发器和最少的门电路实现图6.3.5所示的Z 1和Z 2输出波形。
Z Z解：从Z 1和Z 2输出波形可以看出，对于每一个Z 1或Z 2周期，均可等分为4段时间间隔相等的状态，即Z 2 Z 1=00、Z 2 Z 1=01、Z 2 Z 1=11和Z 2 Z 1=01，因此要设计的时序电路可以有4个状态,分别用00、01、10、11来表示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6.3.2 同步时序逻辑电路设计举例
例6.3.1 用D触发器设计一个8421 BCD码同步十进制加计数器。 8421码同步十进制加计数器的状态表
计数脉 冲CP的 顺序 现 态 次 态
n+1 n n n n n+1 n+1 n+1 Q Q Q Q3 Q Q Q2 1 0 3 Q 1 2 0
0 1 2 3 4 5 6 7 8 9
00
1/0
01
1/0
A=0 A=1
Q Q = 00
1
0
Y 1
Y 0
1
0/1
10
1/0
11
1/0
Q Q = 11
1
0
能自启动
输出方程 Y
Q A
1
Y QQ A
0
修改电路 输出方程 Y
Q A
1
Y QQ A
1 0
FF0 A 1 1J Q0
&
FF1 1J Q1 &
＞C1
1K
＞C1
1K
Y
CP
例6.3.3用D 触发器设计状态变化满足下状态图的时序逻辑电路
Q
n
2
Q
0 0 0 0
n
1
Q
0 0 1 1
n
0
A 0 1 0 1
Q
n1
2
(D2) 0 0 0 0
Q
n1
1
(D1 ) 0 0 1 1
Q
n1
0
(D0) 0 1 0 1
Y 0 0 0 0
0 0 0 0
0
0 0 0 1
1
1 1 1 0
0
0 1 1 0
0
1 0 1 0
0
0 1 0 0
0
1 0 1 0
0
1 0 1 0
n Q0
n n
输出方程
Y Q A
1
0 × A
0 0
0 1
n
J1
K1 × Q1 ×
n
激励方程
n
Q0 × × A × 0
0 Q1 ×
0 × A
1 ×
0 ×
× 1
J 1 Q0 A
n Q0
J0 0 Q1 ×
n
K0 × ×
n
n Q0
K A
1
1 × A
× ×
× Q1 ×
× × A
0 0
1 1
J0 A
次态/输出（Sn+1/Y） A=0 a/0 A=1 b/0
（Sn）
a
b
c d e f g
c/0
a/0 e/0 a/0 g/0 a/0
d/0
d/0 f/1 f/1 f/1 f/1
2、状态表化简 第一次化简状态表
现态
（Sn）
现态
（Sn）
次态/输出（Sn+1/Y） A=0 a/0 A=1 b/0
次态/输出（Sn+1/Y） A=0 a/0 c/0 a/0 A=1 b/0 d/0 d/0
2.）定义输入 输出逻辑状态和每个电路状态的含义； a —— 初始状态; b—— A输入1后;
c —— A输入11后;
d —— A输入110后。
列出原始状态转换表
S A/Y 0/0 a 0/0 0/0 d 1/0 0/1 c 1/0
初始状态
现态
b
次态/输出
A=0
a/ 0 a/ 0 d/ 1 a/ 0
A=0 a/0 c/0 a/0 e/0 a/0 A=1 b/0 d/0 d/0 d/1 d/1
现态 000 001 010
次态/输出（Sn+1/Y） A=0 000 / 0 010 / 0 000 / 0 A=1 001 / 0 011 / 0 011 / 0
a b c d e
011
100
100 / 0
D1 CP
FF1 1D C1 R
Q1 Q1 1
&
Q1Q0 A
D2 R
FF2 1D C1 R
Q2 Q2
1 &
≥ 1
Y=Q1Q0A+Q2 A
画出完整的状态图，检查所设计的计数器能否自启动.
0/0 000 0/0 100 1/1 0/0 111 0/0 1/1 1/0 011 1/1 1/0 001 0/0 0/0 0/0 1/0 010 1/1 1/1 101 110 0/0
n n n n n n n D2 Q2 Q1 Q2 Q0 Q2 Q1 Q0
n D0 Q0
&
CP
& ≥1
＞
≥1
＞ ＞
1D R 1D R Q
1
& ≥1
＞
1D R 1D
CP RESE T
RESE T
R
C1
C1
C1
C1
＞
＞
＞
＞
R
C1
1D
Q FF
3 3
R
Q3
2
Q
1D C1FF
2
R
FFC1
1
1D
0 1 × ×
0 0 × ×
n
n
1 0 × ×
0 1 × ×
n
1 × 0 Q3
× 1
Q2
Q2
n n D3 Q3 Q0
n n n Q2 Q1 Q0
n n n n n n n D2 Q2 Q1 Q2 Q0 Q2 Q1 Q0
D1 0 0 Q3
n
Q1 1 1 × 0 Q0
n
n
D0 1
n n
000 / 0
011 / 1
011 / 1
三种状态分配方案
方案1 状态 自然二进制 码 a b 000 001
方案2 格雷码
000 001
方案3 “一对一”
00001 00010
c
d e
010
011 100
011
010 110
00100
01000 10000
3、求激励方程、输出方程 状态转换真值表
画出 逻辑图 并检查 自启动 能力
（1）根据给定的逻辑功能建立原始状态图和原始状态表
①明确电路的输入条件和相应的输出要求，分别确定输入变量 和输出变量的数目和符号。
②找出所有可能的状态和状态转换之间的关系，建立原始状态图。 ③根据原始状态图建立原始状态表。 （2）状态化简-----求出最简状态图 状态化简：合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的输出，并转换到同一个
6.3 同步时序逻辑电路的设计
同步时序逻辑电路的设计是分析的逆过程,其任务
是根据实际逻辑问题的要求，设计出能实现给定逻
辑功能的电路。
6.3.1 设计同步时序逻辑电路的一般步骤
同步时序电路的设计过程
由给定的逻 辑功能建立 原始状态图 和原始状态 表
状态 化简
状态 分配
选择 触发 器类 型
确定 激励方程组 和 输出方程组
Q1 0 0 × 0 Q0
n
n
0 0 × ×
1 1 × ×
0 0 × ×
1 1 × ×
n
1 × 1 Q3
× 0
Q2
Q2
n n D1 Q1 Q0
n n n Q3 Q1 Q0
n D0 Q0
(3) 画出逻辑图，并检查自启动能力
n n n n n D3 Q3 Q0 Q2 Q1 Q0
n n n n n D1 Q1 Q0 Q3 Q1 Q0
次态去的两个状态称为等价状态。
（3）状态编码（状态分配）
状态编码（状态分配）：给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数：
2n-1<M≤2n
（M--状态数; n--触发器的个数）
编码原则：应有利于激励方程和输出方程的化简及电路的稳定可靠。
（4）选择触发器的类型 （5）求出电路的激励方程和输出方程 （6）画出逻辑图并检查自启动能力
a
b
c d e f g
c/0
a/0 e/0 a/0 g/0 a/0
d/0
d/0 f/1 f/1 f/1 f/1
a b c
d
e f
e/0
a/0 e/0
f/1
f/1 f/1
2、状态编码 a=000;b=001;c=010 ;d=011;e=100
最后简化的状态表
现态
（Sn）
已分配状态的状态表
（Sn）
次态/输出（Sn+1/Y）
0 0 1 1 0 0 1 1 0 0
0 1 0 1 0 1 0 1 0 1
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
0 1 1 0 0 1 1 0 0 0
1 0 1 0 1 0 1 0 1 0
0 0 0 0 0 0 0 1 1 0
0 0 0 1 1 1 1 0 0 0
5. 求激励方程和输出方程
J=X K=1
S=x R=0
现态 Q1Q0 00
Q1n+1 Q0n+1 ／Y A=0 00 / 0 00 / 0 00 / 1 A=1 01 /0 11 /0 11 /0
J=X K=0
1
0
J=0 K=X
S=0 R=x
01 11
J=1 K=X
n Q1
状态转换真值表及激励信号
Q FF
0 0
R
C1
1D
Q3 FF3 Q3
Q2 Q2 FF2