多波形信号发生器设计 电子技术课程设计

湖南文理学院课程设计报告

课程名称：电子技术课程设计

教学院部：电气与信息工程学院

专业班级：通信工程08101班

学生姓名：林洪湖（200816020143）

指导教师：***

完成时间：2010 年6月25日

报告成绩：

目录

1.绪论 (3)

信号发生器现状 (3)

2.系统设计 (3)

控制芯片的选择 (4)

3.硬件电路的设计 (4)

3.1基本原理： (4)

3.2各部分电路原理 (8)

4.软件设计 (14)

4.1主程序流程图 (14)

4.2子程序流程图 (15)

5.测试结论 (18)

5.1软件仿真结果 (19)

5.2硬件测试结果 (21)

参考文献...................................... 错误!未定义书签。

多波形信号发生器设计

1.绪论

1.1信号发生器现状

波形发生器亦称函数发生器，作为实验用信号源，是现今各种电子电路实验设计应用中必不可少的仪器设备之一。目前，市场上常见的波形发生器多为纯硬件的搭接而成，且波形种类有限，多为锯齿、正弦、方波、三角等波形。

信号发生器作为一种常见的应用电子仪器设备，传统的可以完全由硬件电路搭接而成，如采用555振荡电路发生正弦波、三角波和方波的电路便是可取的路径之一，不用依靠单片机。但是这种电路存在波形质量差，控制难，可调范围小，电路复杂和体积大等缺点。在科学研究和生产实践中，如工业过程控制，生物医学，地震模拟机械振动等领域常常要用到低频信号源。而由硬件电路构成的低频信号其性能难以令人满意，而且由于低频信号源所需的RC很大；大电阻，大电容在制作上有困难，参数的精度亦难以保证；体积大，漏电，损耗显著更是其致命的弱点。一旦工作需求功能有增加，则电路复杂程度会大大增加。

本次用要用到的有函数发生器5G8038、集成振荡器E1648、集成定时器555/556.

2.系统设计

2.1系统方案

方案：采用函数信号发生器5G8038集成模拟芯片，它是一种可以同时产生方波、三角波、正弦波的专用集成电路。但是这种模块产生的波形都不是纯净的波形，会寄生一些高次谐波分量，采用其他的措施虽可滤除一些，但不能完全滤除掉。

方案方框图

采用分立元件实现非稳态的多谐振振荡器，然后根据需要加入积分电路等构成正弦、矩形、三角等波形发生器。这种信号发生器输出频率范围窄，而且电路参数设定较繁琐，其频率大小的测量往往需要通过硬件电路的切换来实现，操作不方便。

采用5G8038数模转换器生成波形，由于是软件滤波，所以不会有寄生的高次谐波分量，生成的波形比较纯净。它的特点是价格低、性能高，在低频范围内稳定性好、操作方便、体积小、耗电少。

能满足毕业设计的基本要求又能充分发挥其优势，电路简单，易控制，性价比较高。

2.2控制芯片的选择

本次要用到的芯片有函数发生器材5G8308、集成振荡器E1648和集成定时器555/556。

3.硬件电路的设计

3.1基本原理

1 5G8038的特性

5G8038性能特点如下：

（1）输出各类波形的频率漂移小于50×10-6Hz/℃；

（2）通过调节外接阻容元件值，很容易改变振荡频率，使工作频率在0.001Hz-300kHz范围内可调节。

（3）输出的波形失真小；

（4）三角波输出线性度可优于0.1%。

（5）矩形脉冲输出占空比调节范围可达1-99%，可获得窄脉冲、方波、宽脉冲输出；

（6）输出脉冲（或方波）电平可从4.2-28V；

（7）外围电路简单（外接元件较少），引出线比较灵活、适用性强。

5G8038是上海元件五厂生产的，而国外生产的同类产品ICL8038的性能特点要优于以互换使用。P0口：P0口为一个8位漏级开路双向I/O 口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验

时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O 口，可接收输出4个TTL 门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL ）这是由于上拉的缘故。

P3口也可作为AT89C51的一些特殊功能口，如下所示： 口管脚 备选功能

P3.0 RXD （串行输入口）

P3.1 TXD （串行输出口）

P3.2 /INT0（外部中断0）

P3.3 /INT1（外部中断1）

P3.4 T0（记时器0外部输入）

P3.5 T1（记时器1外部输入）

P3.6 /WR （外部数据存储器写选通）

P3.7 /RD （外部数据存储器读选通）

P3口同时为闪烁编程和编程校验接收一些控制信号。

③E1648的晶振及其连接方法

CPU 工作时都必须有一个时钟脉冲。有两种方式可以向89S52提供时钟脉冲：一是外部时钟方式，即使用外部电路向89S52提供始终脉冲，见图3-3--(a)；二是内部时钟方式，即使用晶振由89S52内部电路产生时钟脉冲。

E1648的时钟脉冲

J 一般为石英晶体，其频率由系统需要和器件决定，在频率稳定度要求不高时也可以使用陶瓷滤波器。

89C52

XTAL2

XTAL1 89C52 XTAL2 XTAL1